CN106841982B - 一种集成电路测试系统总定时准确度测量装置和方法 - Google Patents

一种集成电路测试系统总定时准确度测量装置和方法 Download PDF

Info

Publication number
CN106841982B
CN106841982B CN201710024534.1A CN201710024534A CN106841982B CN 106841982 B CN106841982 B CN 106841982B CN 201710024534 A CN201710024534 A CN 201710024534A CN 106841982 B CN106841982 B CN 106841982B
Authority
CN
China
Prior art keywords
passage
module
trip point
time
half period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710024534.1A
Other languages
English (en)
Other versions
CN106841982A (zh
Inventor
周厚平
杨志文
李轩冕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
709th Research Institute of CSIC
Original Assignee
709th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 709th Research Institute of CSIC filed Critical 709th Research Institute of CSIC
Priority to CN201710024534.1A priority Critical patent/CN106841982B/zh
Publication of CN106841982A publication Critical patent/CN106841982A/zh
Application granted granted Critical
Publication of CN106841982B publication Critical patent/CN106841982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics

Abstract

本发明公开一种集成电路测试系统总定时准确度测量装置和方法，其装置包括能依次与集成电路测试系统的各个通道连接的采样测量模块、与采样测量模块的输入端连接的外部参考时钟模块、与采样测量模块连接的数据处理模块；其中，外部参考时钟模块输出的参考时钟序列的周期为所述通道输出的数据序列的周期的整数倍；采样测量模块在参考时钟的上升沿/下降沿开始测量每个通道的数据序列；数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。该装置通过在参考时钟的上升/下降沿触发下测量每个通道的数据序列，对测量的数据序列进行准确定时，将表征通道并行定时参数转换成串行测量参数，能提高测量结果准确度和可信度。

Description

一种集成电路测试系统总定时准确度测量装置和方法
技术领域
本发明涉及一种测量方法和系统，具体涉及一种集成电路测试系统总定时准确度测量装置和方法。
背景技术
集成电路测试系统一般具有数百或数千个统一控制但资源完全独立和冗余的数字通道，其可以同步发出指定的信号序列用于集成电路的测试。其中，集成电路测试系统总定时准确度是反映测试系统的信号驱动或者比较沿是否在预期的时间范围内到达，各信号之间的相对时间是否准确的时间参数。
当前对集成电路测试系统的总定时准确度的测量一般通过系统内部自测量的方法以及通过通道间分别两两互相参考测量其差异并合成不确定度的方法。前者由于整个测量过程由内部部件完成，且是利用内部未测量的测量单元去测量另外一个未测量单元，同时整个过程无标准仪表或其他可溯源设备，因此测量结果的可信度不高。后者利用单个通道的短期稳定性作为参考，其他通道与该通道进行比较测量；但是由于参考通道是测试系统的一个普通的通道，其稳定性没有定量的评测，也没有量化的指标，所以准确度也不高。
发明内容
有鉴于此，有必要提供一种能提高总定时准确度测量可信度和准确度的集成电路测试系统总定时准确度测量装置和方法。
一种集成电路测试系统总定时准确度测量装置，包括能依次与集成电路测试系统的各个通道连接的采样测量模块、与采样测量模块的输入端连接的外部参考时钟模块、与采样测量模块连接的数据处理模块；其中，外部参考时钟模块输出的参考时钟序列的周期为所述通道输出的数据序列的周期的整数倍；采样测量模块在参考时钟的上升沿/下降沿开始测量每个通道的数据序列；数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。
以及一种集成电路测试系统总定时准确度测量方法，具体步骤如下：
步骤1：将采样测量模块的输入端与集成电路测试系统的一个通道连接，并将通道的输出设置为预设周期的数据序列，同时将外部参考时钟模块输出的参考时钟序列的周期设为通道输出的数据序列的周期的整数倍；
步骤2：将采样测量模块设置在参考时钟的上升沿/下降沿开始测量所述通道的数据序列；
步骤3：测量完成后，将采样测量模块的输入端与集成电路测试系统的下一个通道连接，转入步骤2；直到所有通道的数据序列测量完成；
步骤4：数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。
本发明的集成电路测试系统总定时准确度测量装置和方法通过在参考时钟的上升/下降沿的触发下测量每个通道的数据序列，对测量的数据序列进行准确定时，将表征通道并行定时参数转换成转行测量参数，能提高测量的可操作性以及测量结果的准确度和可信度。
附图说明
图1为集成电路测试系统总定时准确度测量装置；
图2为集成电路测试系统总定时准确度测量方法的流程图；
图3为数据处理模块的结构框图；
图4A为眼图的合成示意图；
图4B为复合眼图的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，集成电路测试系统总定时准确度测量装置包括通道切换模块2、采样测量模块3、控制模块4、外部参考时钟模块5、数据处理模块6。集成电路测试系统1包括N个通道。N个通道分别与通道切换模块2的输入端连接。通道切换模块2的输出端与采样测量模块3的输入端连接。外部参考时钟模块5与采样测量模块3的输入端连接。采样测量模块3的输出端与数据处理模块6连接。控制模块4分别与集成电路测试系统1、通道切换模块2、采样测量模块3、外部参考时钟模块5的控制端连接。其中，采样测量模块3可以是实时采样示波器。外部参考时钟模块5可以是稳定的时钟模块或者是台式仪表，如SR620。控制模块4用于控制通道的输出数据序列、通道切换模块2切换测量的通道、采样测量模块3的测量时刻以及外部参考时钟模块5输出的参考时钟序列的周期。
在另一实施方式中，不连入通道切换模块2和控制模块4，通过人工操作将集成电路测试系统的每个通道依次连接到采样测量模块3。测量流程如图2所示，且具体的测量过程如下：
步骤1：将通道输出的数据序列设定为预设频率的信号，同时将外部参考时钟模块5输出的参考时钟序列的周期设定为通道的信号周期的整数倍，以保证在参考时钟序列的周期内能测量到被测通道输出的多个周期的信号数据。当外部参考时钟模块5处于连续工作模式时，操作人员将集成电路测试系统1中的一个通道直接连接到采样测量模块3上，启动测量。
步骤2：将采样测量模块3设置在参考时钟的上升沿/下降沿开始测量通道的数据序列。
步骤3：测量完成后手动停止，并将集成电路测试系统1中的下一个通道连接到采样测量模块3上，转入步骤2。重复以上过程，直到所有通道的数据序列测量完成。
步骤4：数据处理模块6根据采样测量模块3测量到的所有通道的数据序列确定集成电路测试系统的总定时准确度。
在第一实施方式中，采用控制模块4则可以控制通道切换模块2和采样测量模块3同步工作，其原理和手动操作类似。测量流程如图2所示，且具体的测量过程如下：
步骤一：将集成电路测试系统1的各个通道与通道切换模块2的输入端连接，通道切换模块2的输出端与采样测量模块3的输入端连接。控制模块4控制集成电路测试系统1的通道输出预设频率的信号序列，同时控制外部参考时钟模块5输出的参考时钟序列的周期为通道输出的数据序列周期的整数倍，以保证在参考时钟序列的周期内能测量到被测通道输出的多个周期的信号数据。此外，控制模块4控制集成电路测试系统1的一个通道与通道切换模块2的输入端连通。
步骤二：待时钟稳定后，控制模块4控制采样测量模块3在参考时钟的上升/下降沿开始测量通道的数据序列。
步骤三：一般的，连续测量第一个通道多个周期的数据后，控制模块4控制通道切换模块2切换到下一个通道。转入步骤二，重复上述过程，直到所有通道的数据序列测量完成。其中，控制模块4控制通道切换模块2的切换通道带宽至少为通道输出的信号数据的带宽的3倍。
步骤四：数据处理模块6根据采样测量模块3测量到的所有通道的数据序列确定集成电路测试系统的总定时准确度。
无论是手动测量还是自动测量，每个通道的数据测量完成后，由于每个通道测量到的数据的第一数据都是在参考时钟的上升/下降沿的触发下测量得到的，且参考时钟序列的周期是通道输出的数据序列周期的整数倍，因而可以认为测量到的每个通道的数据是并行测量得到的，测量到的每个通道的第一个数据是直接对齐。
无论是手动测量还是自动测量，如图3所示，数据处理模块6均包括获取单元6.1、电平中点值确定单元6.2、跳变点时间确定单元6.3、总定时准确度确定单元6.4。
获取单元6.1用于读取采样测量模块3测量到的每个通道的数据序列。
电平中点值确定单元6.2采用密度聚类算法对获取单元6.1获取的每个通道的数据序列进行聚类分析，获得的两个簇的中心分别为高电平值和低电平值，高电平值与低电平值的均值即为所述每个通道的电平中点值。
跳变点时间确定单元6.3根据所述每个通道的电平中点值确定所述每个通道的数据序列中的跳变点，并确定所述每个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数M和时间t、第一个数据到第一个跳变点的初始跳变时间t0，同时根据所述每个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数M和时间t确定每个半周期跳变点理论时间tL。
其中，半周期个数M为：时间t/(跳变点数-1)。每个半周期跳变点理论时间tL为t0+n*(t/M)(n＝0,1,……)。当电平中点值位于两个相邻测量数据之间时，即计算出的电平中点值在数据序列中没有对应的时间，则采用线性拟合的方法确定电平中间值对应的时间。
总定时准确度确定单元6.4根据所有的所述每个通道的第一个数据、初始跳变时间t0和每个半周期跳变点理论时间tL，或者根据所有的所述每个通道的每个半周期跳变点理论时间tL和每个半周期跳变点实际时间tS，确定集成电路测试系统的总定时准确度。
具体的，当总定时准确度确定单元6.4根据所有的所述每个通道的第一个数据、初始跳变时间t0和每个半周期跳变点理论时间tL确定总定时准确度时，如图4A所示，总定时准确度确定单元6.4以所述每个通道的每个半周期跳变点理论时间为基准合成单个通道的眼图，再以每个通道的第一个数据为基准、以对应的初始跳变时间t0为偏移量将所有通道的眼图合并成一个复合眼图。如图4B所示，所述复合眼图的水平方向的眼厚D即为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
当总定时准确度确定单元6.4根据所有的所述每个通道的每个半周期跳变点理论时间tL和每个半周期跳变点实际时间tS确定总定时准确度时，总定时准确度确定单元6.4将所述每个通道的每个半周期跳变点实际时间tS与对应的每个半周期跳变点理论时间tL的差值确定为所述每个通道的每个半周期偏移时间Δt，即Δt＝tS-tL；再将所有通道的每个半周期偏移时间中的最大值与最小值之差，即max(Δt)-min(Δt)确定为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
为进一步提高测量结果的可信度，测量结果应当将外部参考时钟模块5的稳定性误差以及采样测量模块3的测量误差作为不确定度分量合成到测量结果中。
对应的，数据处理模块6根据采样测量模块3测量到的所有通道的数据序列确定集成电路测试系统的总定时准确度，的具体过程如下：
步骤4.1：读取采样测量模块3测量到的一个通道的数据序列。
步骤4.2：采用密度聚类算法对步骤4.1中获取的数据序列进行聚类分析，获得的两个簇的中心分别为高电平值和低电平值，高电平值与低电平值的均值即为所述一个通道的电平中点值。
步骤4.3：根据所述一个通道的电平中点值确定所述一个通道的数据序列中的跳变点，并确定所述一个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间、第一个数据到第一个跳变点的初始跳变时间，同时根据所述一个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间确定每个半周期跳变点理论时间。其中，当电平中点值位于两个相邻测量数据之间时，即计算出的电平中点值在数据序列中没有对应的时间，则采用线性拟合的方法确定电平中间值对应的时间。
步骤4.4：读取采样测量模块3测量到的下一个通道的数据序列，转入步骤4.2；直到读完采样测量模块3测量到的所有通道的数据序列。
步骤4.5：根据步骤4.4最终获得的所有的每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间，或者根据步骤4.4最终获得的所有的每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间，确定集成电路测试系统的总定时准确度。
在步骤4.5中，根据步骤4.4最终获得的所有的每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间确定总定时准确度的具体过程为：如图4A所示，以所述每个通道的每个半周期跳变点理论时间为基准合成单个通道的眼图，再以每个通道的第一个数据为基准、以对应的初始跳变时间为偏移量将所有通道的眼图合并成一个复合眼图；如图4B所示，所述复合眼图的水平方向的眼厚D即为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
在步骤4.5中，根据步骤4.4最终获得的所有的每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间确定总定时准确度的具体过程为：将所述每个通道的每个半周期跳变点实际时间与对应的每个半周期跳变点理论时间的差值确定为所述每个通道的每个半周期偏移时间，再将所有通道的每个半周期偏移时间中的最大值与最小值之差确定为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
为进一步提高测量结果的可信度，测量结果应当将外部参考时钟模块5的稳定性误差以及采样测量模块3的测量误差作为不确定度分量合成到测量结果中。
本发明的集成电路测试系统总定时准确度测量装置和方法通过在参考时钟的上升/下降沿的触发下测量每个通道的数据序列，对测量的数据序列进行准确定时，将表征通道并行定时参数转换成转行测量参数，能提高测量的可操作性以及测量结果的准确度和可信度。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种集成电路测试系统总定时准确度测量装置，其特征在于，包括能依次与集成电路测试系统(1)的各个通道连接的采样测量模块(3)、与采样测量模块(3)的输入端连接的外部参考时钟模块(5)、与采样测量模块(3)连接的数据处理模块(6)；
其中，外部参考时钟模块(5)输出的参考时钟序列的周期为所述通道输出的数据序列的周期的整数倍；采样测量模块(3)在参考时钟的上升沿/下降沿开始测量每个通道的数据序列；数据处理模块(6)根据采样测量模块(3)测量到的所有通道的数据序列确定总定时准确度；
所述集成电路测试系统总定时准确度测量装置还包括通道切换模块(2)、控制模块(4)，集成电路测试系统(1)的各个通道与通道切换模块(2)的输入端连接，通道切换模块(2)的输出端与采样测量模块(3)的输入端连接；控制模块(4)分别与集成电路测试系统(1)、通道切换模块(2)、采样测量模块(3)、外部参考时钟模块(5)的控制端连接，控制模块(4)用于控制通道的输出数据序列、通道切换模块(2)切换测量的通道、采样测量模块(3)的测量时刻以及外部参考时钟模块(5)输出的参考时钟序列的周期；
所述数据处理模块(6)包括获取单元(6.1)、电平中点值确定单元(6.2)、跳变点时间确定单元(6.3)、总定时准确度确定单元(6.4)；
获取单元(6.1)用于读取采样测量模块(3)测量到的每个通道的数据序列；
电平中点值确定单元(6.2)采用密度聚类算法对获取单元(6.1)获取的每个通道的数据序列进行聚类分析，获得的两个簇的中心分别为高电平值和低电平值，高电平值与低电平值的均值即为所述每个通道的电平中点值；
跳变点时间确定单元(6.3)根据所述每个通道的电平中点值确定所述每个通道的数据序列中的跳变点，并确定所述每个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间、第一个数据到第一个跳变点的初始跳变时间，同时根据所述每个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间确定每个半周期跳变点理论时间；
总定时准确度确定单元(6.4)根据所有的所述每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间，或者根据所有的所述每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间，确定集成电路测试系统的总定时准确度。
2.根据权利要求1所述的一种集成电路测试系统总定时准确度测量装置，其特征在于，当总定时准确度确定单元(6.4)根据所有的所述每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间确定总定时准确度时，总定时准确度确定单元(6.4)以所述每个通道的每个半周期跳变点理论时间为基准合成单个通道的眼图，再以每个通道的第一个数据为基准、以对应的初始跳变时间为偏移量将所有通道的眼图合并成一个复合眼图，所述复合眼图的水平方向的眼厚即为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
3.根据权利要求1所述的一种集成电路测试系统总定时准确度测量装置，其特征在于，当总定时准确度确定单元(6.4)根据所有的所述每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间确定总定时准确度时，总定时准确度确定单元(6.4)将所述每个通道的每个半周期跳变点实际时间与对应的每个半周期跳变点理论时间的差值确定为所述每个通道的每个半周期偏移时间，再将所有通道的每个半周期偏移时间中的最大值与最小值之差确定为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
4.一种集成电路测试系统总定时准确度测量方法，其特征在于，具体步骤如下：
步骤1：将采样测量模块(3)的输入端与集成电路测试系统(1)的一个通道连接，并将通道的输出设置为预设周期的数据序列，同时将外部参考时钟模块(5)输出的参考时钟序列的周期设为通道输出的数据序列的周期的整数倍；
步骤2：将采样测量模块(3)设置在参考时钟的上升沿/下降沿开始测量所述通道的数据序列；
步骤3：测量完成后，将采样测量模块(3)的输入端与集成电路测试系统(1)的下一个通道连接，转入步骤2；直到所有通道的数据序列测量完成；
步骤4：数据处理模块(6)根据采样测量模块(3)测量到的所有通道的数据序列确定总定时准确度。
所述步骤4的具体过程如下：
步骤4.1：读取采样测量模块(3)测量到的一个通道的数据序列；
步骤4.2：采用密度聚类算法对步骤4.1中获取的数据序列进行聚类分析，获得的两个簇的中心分别为高电平值和低电平值，高电平值与低电平值的均值即为所述一个通道的电平中点值；
步骤4.3：根据所述一个通道的电平中点值确定所述一个通道的数据序列中的跳变点，并确定所述一个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间、第一个数据到第一个跳变点的初始跳变时间，同时根据所述一个通道的数据序列中的第一跳变点到最后一个跳变点经过的半周期个数和时间确定每个半周期跳变点理论时间；
步骤4.4：读取采样测量模块(3)测量到的下一个通道的数据序列，转入步骤4.2；直到读完采样测量模块(3)测量到的所有通道的数据序列；
步骤4.5：根据步骤4.4最终获得的所有的每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间，或者根据步骤4.4最终获得的所有的每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间，确定集成电路测试系统的总定时准确度。
5.根据权利要求4所述的一种集成电路测试系统总定时准确度测量方法，其特征在于，步骤4.5中，根据步骤4.4最终获得的所有的每个通道的第一个数据、初始跳变时间和每个半周期跳变点理论时间确定总定时准确度的具体过程为：以所述每个通道的每个半周期跳变点理论时间为基准合成单个通道的眼图，再以每个通道的第一个数据为基准、以对应的初始跳变时间为偏移量将所有通道的眼图合并成一个复合眼图，所述复合眼图的水平方向的眼厚即为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
6.根据权利要求4所述的一种集成电路测试系统总定时准确度测量方法，其特征在于，步骤4.5中，根据步骤4.4最终获得的所有的每个通道的每个半周期跳变点理论时间和每个半周期跳变点实际时间确定总定时准确度的具体过程为：将所述每个通道的每个半周期跳变点实际时间与对应的每个半周期跳变点理论时间的差值确定为所述每个通道的每个半周期偏移时间，再将所有通道的每个半周期偏移时间中的最大值与最小值之差确定为集成电路测试系统的边沿置放准确度，边沿置放准确度的2倍即为总定时准确度。
CN201710024534.1A 2017-01-11 2017-01-11 一种集成电路测试系统总定时准确度测量装置和方法 Active CN106841982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710024534.1A CN106841982B (zh) 2017-01-11 2017-01-11 一种集成电路测试系统总定时准确度测量装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710024534.1A CN106841982B (zh) 2017-01-11 2017-01-11 一种集成电路测试系统总定时准确度测量装置和方法

Publications (2)

Publication Number Publication Date
CN106841982A CN106841982A (zh) 2017-06-13
CN106841982B true CN106841982B (zh) 2018-05-22

Family

ID=59124768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710024534.1A Active CN106841982B (zh) 2017-01-11 2017-01-11 一种集成电路测试系统总定时准确度测量装置和方法

Country Status (1)

Country Link
CN (1) CN106841982B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611768B (zh) * 2020-05-21 2023-04-25 北京百度网讯科技有限公司 用于监控时钟信号的方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739202A (zh) * 2012-07-06 2012-10-17 电子科技大学 一种可级联的多通道dds信号发生器
CN103176122A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种多通道数据采集装置
CN103513208A (zh) * 2012-06-29 2014-01-15 中国船舶重工集团公司第七0九研究所 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
CN104914390A (zh) * 2015-04-28 2015-09-16 中国船舶重工集团公司第七0九研究所 集成电路测试系统总定时精度校准装置
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的系统及其测试方法
CN105911460A (zh) * 2016-06-21 2016-08-31 电子科技大学 具有同步信号自校准功能的多通道逻辑分析仪

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728753B2 (en) * 2008-10-13 2010-06-01 National Semiconductor Corporation Continuous synchronization for multiple ADCs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176122A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种多通道数据采集装置
CN103513208A (zh) * 2012-06-29 2014-01-15 中国船舶重工集团公司第七0九研究所 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法
CN102739202A (zh) * 2012-07-06 2012-10-17 电子科技大学 一种可级联的多通道dds信号发生器
CN104914390A (zh) * 2015-04-28 2015-09-16 中国船舶重工集团公司第七0九研究所 集成电路测试系统总定时精度校准装置
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的系统及其测试方法
CN105911460A (zh) * 2016-06-21 2016-08-31 电子科技大学 具有同步信号自校准功能的多通道逻辑分析仪

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种集成电路测试系统在线计量方法研究;周厚平;《计算机与数学工程》;20150120;第43卷(第1期);第36-38、132页 *
集成电路测试系统总定时精度自动校准程序设计;刘倩等;《计算机与数字工程》;20150120;第43卷(第1期);第29-31、69页 *

Also Published As

Publication number Publication date
CN106841982A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN100501421C (zh) 一种快速频率测量系统及方法
CN103529457A (zh) 一种用于卫星导航信号模拟器自身时延校准的系统及方法
CN104850033B (zh) 一种航空超导磁测量系统同步精度的标定方法及装置
CN101403632A (zh) 计量仪表动态多路同步检测装置及检测方法
CN106932604A (zh) 电机实时测速方法及系统
CN106841982B (zh) 一种集成电路测试系统总定时准确度测量装置和方法
CN104569886B (zh) 基于时频参数标准仪器方式的信号检测设备校准方法
CN108693498A (zh) 一种电能表校验方法
CN103837836A (zh) 一种同步检测电池传感器
CN201935964U (zh) 石英晶体振荡器仪表智能化自动检测装置
CN103344937A (zh) 智能电能表功耗检测设备及检测方法
CN112179394B (zh) 一种智能化仪器仪表检定系统及方法
CN102193029A (zh) 非常规采样时间短期频率稳定度测量方法
CN105842566B (zh) 自动化测绘数字滤波器幅频特性曲线的系统及其测绘方法
CN107765202A (zh) 集成电路测试系统中交流测量单元的在线校准系统及方法
CN110220617A (zh) 一种温度传感器的试验装置
CN203596805U (zh) 时统信号模拟装置
CN109297674A (zh) 基于压力扫描阀模型表面压力连续测量试验系统
CN208459563U (zh) 水电机组调速器静态性能测试系统
CN111781553B (zh) 一种分压器校验系统及方法
CN108490380A (zh) 一种电压电流互感器在线校验系统
CN105158607B (zh) 一种非独立多通道模拟量实时监测方法
CN114666525A (zh) 一种基于asic结构的音视频切换校验系统
CN204270072U (zh) 一种航空超导磁测量系统同步精度的标定装置
CN108802615A (zh) 水电机组调速器静态性能测试系统及其测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant