CN106899303A - 闪存模数转换器校准 - Google Patents

闪存模数转换器校准 Download PDF

Info

Publication number
CN106899303A
CN106899303A CN201611178362.5A CN201611178362A CN106899303A CN 106899303 A CN106899303 A CN 106899303A CN 201611178362 A CN201611178362 A CN 201611178362A CN 106899303 A CN106899303 A CN 106899303A
Authority
CN
China
Prior art keywords
calibration
analog
adc
digital converter
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611178362.5A
Other languages
English (en)
Other versions
CN106899303B (zh
Inventor
李棹
柴田肇
T·C·考德威尔
董韵之
赵嘉林
R·E·施瑞尔
V·考兹罗夫
D·N·奥尔里德
P·M·什雷斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Priority to CN202010061855.0A priority Critical patent/CN111313897A/zh
Publication of CN106899303A publication Critical patent/CN106899303A/zh
Application granted granted Critical
Publication of CN106899303B publication Critical patent/CN106899303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only

Abstract

公开了闪存模数转换器校准。模数转换器(ADC)是可以包括参考混洗器和环路滤波器的设备。ADC可以通过参考混洗器的指针的增量调整，改变环路滤波器的系数以及将ADC的校准码存储在非易失性存储器中来实现更好的性能。通过递增地调整参考混洗器的指针，可以比利用指针的随机调整更有效地执行校准。通过临时改变环路滤波器系数，可以将更大量的活动引入环路滤波器。该活动可以允许校准更有效地进行。通过将校准码存储在非易失性存储器中，可以减少用于校准码的搜索空间。因此，可以更快地进行校准，并且可以提高校准本身。

Description

闪存模数转换器校准
相关申请的交叉引用
本申请要求于2015年12月18日提交的美国临时申请第62/269,810号和于2015年12月23日提交的美国临时申请第62/387,343号的权益。两个文献的全部内容据此其全部内容通过引用并入本文。
技术领域
模数转换器(ADC)是可以包括参考混洗器和环路滤波器的设备。本公开涉及通过调整参考混洗器的指针，改变环路滤波器的系数或者将校准码存储在非易失性存储器中来改进ADC的校准。
背景技术
在许多电子应用中，模拟输入信号被转换为数字输出信号。例如，在精密测量系统中，电子设备设置有用于进行测量的传感器，并且该传感器可以生成模拟输入信号。然后将模拟信号提供给ADC以产生用于进一步处理的数字输出信号。在另一种情况下，天线基于携带空气中的信息/信号的电磁波产生模拟信号。然后将由天线产生的模拟信号提供给ADC以产生用于进一步处理的数字输出信号。
因此，ADC可以应用于诸如宽带通信系统，音频系统，接收器系统等的许多地方。ADC将表示真实世界现象(例如光，声音，温度或压力)的模拟电信号转换为数字信号用于数据处理目的。ADC用于广泛的应用，包括通信、能源、医疗保健、仪器仪表和测量、电机和功率控制、工业自动化和航空航天/国防。
设计ADC是非平凡的任务，因为每个应用在速度、性能、功率、成本和尺寸上可以具有不同的目标。随着使用ADC的应用数量的增长，对精确和可靠的转换性能的需求也在增长。
发明内容
在一些实施例中，提供了一种用于校准模数转换器的系统。该系统包括模数转换器，该模数转换器接收模拟输入并且包括将模拟输入与参考电压进行比较的比较器以及对比较器的参考电压的参考进行混洗的参考混洗器，比较器将基于参考的模拟输入到数字数据。该系统进一步包括测量数字数据的功率的RMS计量器，基于数字数据的功率校准模数转换器的校准逻辑，以及存储校准码的非易失性存储器。
在一些实施例中，提供了一种用于校准模数转换器的系统。该系统包括多个比较器，其接收输入模拟信号，将输入模拟信号与多个参考进行比较，并输出数字信号。该系统进一步包括混洗多个引用的参考混洗器。该系统进一步包括RMS计，其接收数字信号并输出测量的信号。另外，系统包括校准逻辑，其被配置为对多个比较器执行增量重排，并且基于测量的信号确定使多个比较器中的一个的平均闪存功率最小化的校准系数。
在一些实施例中，提供了一种用于校准模数转换器的方法。该系统包括确定模数转换器是否稳定，以及如果确定模数转换器是稳定的，则将分量值写入模数转换器。
附图说明
图1是Δ-Σ模数转换器(DS ADC)的说明性系统图；
图2是根据本公开的一些实施例的1-2连续时间多级Δ-Σ模数转换器(CT MASHADC)的说明性系统图；
图3是在单个部件上的校准的直方图；
图4是示出没有非易失性存储器的常规闪速ADC校准算法的流程图；
图5是说明用非易失性存储器校准的快闪ADC的示例性算法的流程图；
图6示出了两级Σ-ΔADC中的校准和未校准闪存的直方图；
图7示出了具有递增混洗器参考控制的示例性快速ADC校准算法；
图8示出1-2CT MASH ADC中的后端调制器的框图；
图9示出了用于确定用于闪存校准的调制器系数的示例性算法；
图10示出了用于获得用于快速ADC校准的一组分量值的示例性算法；
图11示出了具有修改的分量值的示例性快速ADC校准算法；
图12示出了具有超过3000个样本的默认环路滤波器的功率表输入；
图13示出了示例Δ-ΣADC环路滤波器，其中可以通过改变电阻器值，电容器值或DAC电流来修改传递函数；
图14示出了原始和经修改的环路滤波器噪声传递函数(NTF)的比较。
图15示出了具有超过3000个样本的修改的环路滤波器的功率表输入；和
图16示出了根据本公开的实现的系统的示例。
具体实施方式
模数转换器(ADC)的基础知识
模数转换器(ADC)是将由模拟信号携带的连续物理量转换成表示该量的振幅的数字值(或携带该数字值的数字信号)的电子设备。该转换涉及模拟输入信号的量化，因此转换通常引入少量的误差。通常，通过模拟输入信号的周期性采样来进行量化。结果是将连续时间和连续幅度模拟输入信号转换为离散时间和离散幅度数字信号的数字值序列(即，数字信号)。
ADC通常由以下应用属性定义：其带宽(其可以适当地转换为数字信号的模拟信号的频率范围)，其分辨率(最大模拟信号可以被分离到的离散电平的数目)分频和表示在数字信号中)，以及其信噪比(ADC可以如何精确地测量相对于ADC引入的噪声的信号)。
Δ-Σ模数转换器(DS ADC)
基于Δ-Σ(DS)调制(本文称为“DS ADC”)的ADC已经广泛地用于数字音频和高精度仪器系统中。图1是Δ-Σ模数转换器(DS ADC)的示例性系统图，或者在本文中有时称为Δ-Σ调制器。DS ADC包括环路滤波器102、量化器104和反馈数模转换器(DAC)106(即，在DSADC的反馈路径中的DAC)。
DS ADC通常以低成本以高分辨率将模拟输入信号转换为数字输出信号。通常，DSADC使用DS调制器对模拟信号u进行编码。
量化器104可用于此目的，采用例如低分辨率ADC作为1位ADC、闪速ADC、闪速量化器等。然后，如果适用，则DS ADC可以应用数字滤波器未示出)到DS调制器(即，量化器104)的输出以形成更高分辨率的数字输出。
具有一个或多个积分器的环路滤波器102为DS ADC提供误差反馈，并帮助将来自量化器104的噪声从基带形成到较高频率。该误差通常通过取原始模拟输入信号u和使用反馈DAC 106(其中数字化信号v被转换回模拟信号)产生的原始模拟输入信号的重建版本之间的差来产生。DS ADC的一个特性是其将量化噪声q(来自量化器104)推送到较高频率的能力，也称为噪声整形。噪声整形的量取决于环路滤波器102的阶数。结果，DS ADC通常能够实现高分辨率模数转换。
反馈DAC 106与具有量化器104的反馈配置。也就是说，量化器的输出被馈送到反馈DAC 106的输入，并且反馈DAC的输出被反馈到输入路径量化器。一般来说，反馈DAC 106是多位DAC，其利用由到反馈DAC 106的输入位控制的多个单位元件来实现。反馈DAC 106的分辨率(位宽度)通常是相同的作为量化器104的分辨率。每个单位DAC元件(例如，电流控制单元)从输入数字码v生成馈送到反馈DAC 106的反馈DAC的模拟输出信号的一部分。在一些情况下，这些单位元件被称为构成反馈DAC 106的DAC元件。电流引导电路理想地将相同量的电流引导到输出(即，DAC元件被加权相同或具有相同的权重)。
多级噪声整形模数转换器(MASH ADC)
一些DS ADC设计涉及功率，而一些其它DS ADC设计涉及复杂性。在一些情况下，DSADC设计涉及精度，即对误差和/或噪声的控制。例如，对于强调噪声整形的应用，可以使用更高阶的DS调制器。也就是说，在环路滤波器中使用更多的积分器和反馈路径以将更多的量化噪声整形成高频。三角积分ADC(例如，图1)使用与过采样组合的量化噪声整形来折衷具有信号带宽的分辨率。高阶整形和多位实现允许更积极的权衡，但是存在使ADC不稳定的风险。
已经提出了用于DS ADC(多级噪声整形(MASH)ADC)的一组结构，其中一些变型具有前端和后端，其中每个调制器的输入不同，和/或阶段可以不同。MASH ADC通过依赖于单独更稳定的Δ-Σ调制器的级联来避免这种不稳定性问题。然而，MASH ADC依赖于量化噪声的消除，其可以由模拟和数字传递函数之间的精确匹配引起。
一般来说，MASH ADC包括用于数字化输入信号和系统的误差的多个级，以满足与带宽，分辨率和信噪比相关的设计目标。MASH ADC的一个优点是设计级联稳定的低阶环路，同时实现潜在不稳定的高阶环路的更高性能。这些级中的一个或多个通常使用原始模拟输入信号作为参考信号以产生残余信号(即，模拟输入信号的重建版本之间的误差)，以减少由ADC引入的噪声量和/或以提高输出的分辨率。
从模拟输入信号，第一级使用第一ADC产生数字输出信号。可以从第一DAC模拟输出中减去第一级中的量化器的输入(例如，模拟输入信号)，以产生第一级量化噪声。结果是第一级产生表示其量化噪声的模拟信号，并且第二级使用第二ADC对第一级的量化噪声进行量化。多级方法允许减少量化噪声，从而允许MASH ADC实现更高的性能。如果使用更多的级，则可以从第二DAC模拟输出中减去第二级中的量化器的输入，以产生第二级量化噪声，该第二级量化噪声又可以由第三级进行量化。有效地，结果是第一级的量化噪声被第二级抑制，并且来自第二级的量化噪声被第三级抑制。因此，MASH ADC产生与单个三阶环路相同的噪声抑制，即使使用三个更稳定的一阶环路。
图2是根据本公开的一些实施例的1-2连续时间(CT)MASH ADC的说明性系统图。在该示例中，CT MASH ADC具有两个阶段：作为第一阶段(或前端)的一阶Δ-Σ调制器和作为第二阶段(或后端)的二阶Δ-Σ调制器。Δ-Σ调制器的阶数由级中的积分器数目(反馈环路的数目)确定。尽管该示例是1-2CT MASH ADC，但是本公开可应用于各种转换器，包括其他CT MASH ADC架构，其他MASH ADC架构和具有反馈DAC的流水线调制器，其误差影响转换器。
再次参考图2，由第一级前端内的闪速量化器(FLASH1)提供的粗量化的残余被馈送到第二级后端并被数字化。数字输出V1和V2在数字域中正确组合为1-2CT MASH ADC的最终数字字。反馈DAC的非线性，即静态失配，定时失配误差(有时称为定时误差)和开关误差(有时称为开关失配误差或占空比误差)将在调制器中引入谐波失真。
在NVM中存储校准码
现有的闪存校准算法遭受一致性问题。这些问题在图1中示出。特别地，图3示出多个直方图。顶部直方图示出了没有校准器件的器件的带内噪声。中间直方图说明了器件校准后的带内噪声。底部直方图说明带有带内噪声。
特别的，图3的中间直方图表示，在相同部分的100个校准上，有一些校准产生2dB的退化。
在实践中，首先在测试器上对部件进行性能筛选，其中不良部件被抛出。然后，当客户在现场重新运行校准时，存在降低的性能水平的可能性。在这种情况下，客户可能退回部件并对公司造成财务和声誉损失。因此，这种降级可能是特别成问题的。
图4是示出不使用非易失性存储器的常规闪速ADC校准算法的流程图。由于没有来自先前校准的信息，所有比较器的校准码首先被归零，并且测量RMS功率计的输出。然后，校准逻辑选择比较器，并在比较器的最小校准码处开始比较器的校准码。然后，测试器或校准逻辑搜索比较器的所有可能的校准码，以确定哪个校准码产生最小RMS功率输出。在将比较器的校准码设置为该校准码之后，校准逻辑前进到下一个比较器并且再次搜索下一个比较器的所有可能的校准码。
通过修改系统以包括非易失性存储器，可以约束搜索空间，从而导致更快的校准。特别地，非易失性存储器可以存储在测试器上发现的校准码。当系统在现场通电时，ADC将从非易失性存储器检索在测试仪上发现的代码。因此，可以保持性能一致性。
非易失性存储器可以是可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、铁电RAM(包括但不限于聚合物印刷铁电存储器)或磁阻RAM。
图5示出用于校准具有非易失性存储器的快闪ADC的算法的示例流程图。
算法在S505开始，在该步骤芯片被通电，并且测试器或校准逻辑从非易失性存储器读取多个比较器的初始校准码。每个比较器基于校准码将模拟输入信号转换为数字输出信号。这些校准码存储在存储器中。
在S510，系统中的RMS功率计测量并输出ADC的数字输出信号的RMS功率。测试器或校准逻辑接收该功率的值，并将Min_RMS值设置为等于该功率的值。
在S515，测试器或校准逻辑选择多个比较器中的初始比较器。
在S520，测试器或校准逻辑将所选择的比较器的初始校准码减少一。比较器基于减少的校准码将模拟输入信号转换为数字输出信号。
在S525，RMS功率计测量并输出ADC的数字输出信号的RMS功率。测试器或校准逻辑接收该功率的值。
在S530，测试器或校准逻辑确定在S525接收的RMS计量器的输出是否小于Min_RMS值。
如果测试器或校准逻辑在S530确定RMS计输出小于Min_RMS值，则在S535，测试器或校准逻辑将Min_RMS值设置为等于RMS计输出。测试器或校准逻辑还将当前校准码存储在存储器中。然后，算法进行到S540。
如果测试器或校准逻辑在S530确定RMS计输出不小于Min_RMS值，则算法进行到S540。
在S540，测试器或校准逻辑将选择的比较器的校准码增加2。比较器基于增加的校准码将模拟输入信号转换为数字输出信号。
在S545，RMS功率计测量并输出ADC的数字输出信号的RMS功率。测试器或校准逻辑接收该功率的值。
在S550，测试器或校准逻辑确定在S545接收的RMS仪表输出是否小于Min_RMS值。
如果测试器或校准逻辑在S550确定RMS计输出小于Min_RMS值，则在S555，测试器或校准逻辑将Min_RMS值设置为等于RMS计输出。测试器或校准逻辑还将当前校准码存储在存储器中。然后，算法进行到S560。
如果测试器或校准逻辑在S550确定RMS计量器输出不小于Min_RMS值，则算法进行到S560。
在S560，测试器或校准逻辑从存储器读取生成Min_RMS值的校准码。然后，测试器或校准逻辑将所选比较器的校准代码设置为生成Min_RMS值的校准代码。测试器或校准逻辑还将校准码存储在非易失性存储器中。
在S565，测试器或校准逻辑确定所选择的比较器是否是最后一个比较器。
如果测试器或校准逻辑在S565确定所选择的比较器不是最后的比较器，则在S570，测试器或校准逻辑选择下一个比较器。然后，算法返回到S520。
如果测试器或校准逻辑在S565确定所选比较器是最后一个比较器，则算法结束。
因此，利用存储在非易失性存储器中的先前校准码，测试器或校准逻辑不需要运行搜索每个比较器的所有可能的校准码的校准算法。而是，测试器或校准逻辑可以运行仅搜索与存储在非易失性存储器中的校准码相邻(例如，±1)的校准码的算法。
校准可以例如由客户在现场重新运行，或者随着老化效应导致随时间的性能劣化。搜索算法可以使用存储的校准码作为新校准的起点。由于算法寻找导致更好性能的代码，新的校准代码将导致与测试仪上获得的相同或更好的性能。
参考混洗器指针
在1-2连续时间多级Δ-Σ模数转换器中的闪存校准基于“随机游走”方法。在该随机游动方法中，针对每个比较器随机改变DC校准电流，并且选择在没有输入信号的情况下给出最佳性能的组合。在校准期间，对比较器的参考值通过SPI递增地或通过使用内置快速混洗来确保所有比较器在测量校准电流的影响时被切换，并且消除由于混洗引起的任何动态误差。
本算法适用于具有被校准的两个闪存级的两级Σ-ΔADC。
对于两个级的第一级，良好校准的度量具有来自第一闪速ADC的输出功率尽可能接近零。良好校准的第一闪速ADC将具有非常窄的高斯分布(几乎类似脉冲)，其中大多数输出代码为0和小+/-1切换，如图6的顶行所示。
与第一级类似，两级的第二级的良好校准的度量具有尽可能低的来自第二快闪ADC的功率。良好校准的第二闪存将具有更宽的高斯分布，如图6的底行所示，因为第二闪速ADC量化来自第一级的残余。
第一和第二闪速ADC中的每一个具有可以被校准的16个比较器。每个闪存ADC可以独立校准。当第一快闪ADC被校准时，第二级被关闭。当第二快闪ADC被校准时，第一和第二放大器被关闭。
图7示出了具有递增混洗器参考控制的闪速ADC校准过程的算法。在该控制中，SPI接口递增地调整混洗器的参考。
通常，以随机游走方案校准洗牌器参考。在这种随机游走方案中，比较器可能需要很长时间连接到所有参考电压。本增量调整可以减少这种随机散步洗牌器校准方案上的校准时间。
因此，在实践中，可以首先禁用默认(例如，随机游动)重排方案。
然后，在S703，将每个比较器的校准系数设置为默认值(例如，0)。此外，在S706，将指示校准计数的变量初始化为1。
在S709生成校正ADC的16个比较器的序列。这一代可以是随机的或伪随机的。
在S712处选择来自所生成的顺序的第一比较器。在S715，将比较器的校准系数值归零。在一个实施例中，该校准系数值改变比较器的校准电流。在S718，将参考混洗指针置零。在S721，将总闪存功率归零。
接下来，对由比较器看到的参考进行混洗。在一个实施例中，通过由SPI接口写入的递增混洗来混洗参考。在另一个实施方案中，使用快速改组来改组参考。在一些实施例中，这种混洗使所有比较器有机会切换，并且校准考虑任何动态误差。
在递增混洗中，比较器看到的阈值可通过SPI接口编程。在一个实施例中，存在32个可能的比较器阈值设置。该算法顺序通过每个阈值设置，RMS功率计测量ADC的功率输出。也就是说，虽然每次只改变一个比较器，但RMS功率计考虑所有比较器的输出。在一个实施例中，每个测量查看闪存输出的32768(＝215)个样本。因此，在一个实施例中，总共观察1048576个样本(＝32个阈值×32K个样本)用于功率测量。在一些实施例中，这些数字是可编程的，并且可以被优化用于加速校准或提高性能。添加所有32个设置的功率以计算总功率。
因此，在S724，RMS计测量由闪速ADC输出的功率，并且将功率加到总闪存功率。
在S727，SPI写增加混洗器参考。
在S730，校准逻辑确定混洗器参考是否大于最大值(例如，31)。如前所述，在一个实施例中，对于给定比较器-16至+15，存在32个可能的校正值(例如，混洗器基准)，步长为1.因此，针对比较器的每个校正设置测量闪存功率。
如果校准逻辑在S730确定混洗器参考在S730处不大于最大值(例如，31)，则校准逻辑返回到S724。因此，校准逻辑可以为所有32个序列添加功率以得到总功率。
如果校准逻辑在S730确定混洗器参考大于最大值(例如，31)，则校准逻辑进行到S733。
在S733，校准逻辑确定平均闪存功率。特别地，校准逻辑将总闪烁功率除以混洗器参考值的数量(例如，32)，以确定平均闪速ADC功率。
在S736，校准逻辑确定平均闪存功率是否是当前校准系数的最低平均闪存功率。
如果校准逻辑在S736确定平均闪存功率是比较器的当前校准系数的最低平均闪存功率，则在S739校准逻辑将当前校准系数存储在存储器中。也就是说，校准逻辑选择给出该比较器的改进的度量的校正。在一个实施例中，校准逻辑选择导致最低平均闪速ADC输出功率的校正设置。因此，该比较器的校准电流改变。然后校准逻辑进行到S742。
在S742，校准逻辑递增当前校准系数。然后，算法前进到S745。
如果校准逻辑在S736确定平均闪速ADC功率不是该校准系数的最低总闪存功率，则校准逻辑然后进行到S742。
在S745，校准逻辑确定校准系数值是否大于最大值(例如，32)。如果校准逻辑在S745确定校准系数值不大于最大值，则校准逻辑返回到S718。
如果校准逻辑在S745确定校准系数值大于最大值，则校准逻辑在S748将校准系数设置为例如在S739中存储的校准系数。一旦校准逻辑选择用于第一比较器的校正，则在S748将第一比较器设置为该校正值。
在S751，校准逻辑确定是否已经训练了所有(例如，16个)比较器。
如果校准逻辑在S751确定未行使所有比较器，则校准逻辑返回到S712。因此，校准逻辑通过返回到S712来选择下一个比较器来校准另一个比较器。
如果校准逻辑在S751确定已经训练了所有比较器，则校准逻辑在S754确定校准计数是否已经超过预定值。该预定值可以是经验确定的值(例如，56)。可以改变预定值以加速校准或提高性能。
如果校准逻辑在S754确定校准计数尚未超过预定值，则校准逻辑在S760递增校准计数。然后，在S763，校准逻辑对所有比较器采用改进的校准系数，并随机地改变校准系数作为下一个校准序列的种子。
校准逻辑然后返回到S709。因此，一旦所有16个比较器已经被校准，则16个比较器的序列被再次随机化，并且重新校准闪速ADC。
如果校准逻辑在S754确定校准计数已超过预定值，则校准逻辑在S757记录所有比较器的当前校准系数。因此，在56次尝试之后，所选择的闪存校准系数是产生最低测量的闪存输出功率的校正值。在S757之后，可以为实况操作重新启用默认(例如，随机游动)混排方案，并且算法结束。
与该递增混洗相反，在快速混洗中，ADC具有内置的快速混洗架构，其在由每个比较器看到的参考上随机移动。测量闪存输出的可编程数目的样本(例如，32768)一次以测量与w1相关联的功率。
改变环路滤波器系数
改变的环路滤波器系数可以改善ADC的校准。
更具体地，在环路滤波器不被设计为积极地形成量化噪声的意义上，ADC可以被设计为具有相当良性的环路滤波器。如果环路滤波器具有更高的高频增益，则认为该环路滤波器更积极。
对于良性环路滤波器，如图12所示，ADC的输出将主要保持为零，具有很小或没有输入信号。图12示出了具有超过3000个采样的默认环路滤波器的功率计输入。
ADC输出保持为零可能是有问题的，因为RMS计的输出将主要返回相同的零值，而不管使用的校准码。因此，良性环路滤波器可能导致错误的校准。
为了解决这个问题，可以在环路滤波器内增加活动量。增加活动量的一种方式是将环路滤波器修改为更积极。
图13示出了示例Δ-ΣADC环路滤波器，其中可以通过改变电阻器值，电容器值或DAC电流来修改传递函数。通过在该示例环路滤波器中调节电阻器，电容器和/或DAC电流的值，可以实现环路滤波器中的活动量的增加。
可以通过查看从17级ADC的输入(VIN)到输出DOUT的传递函数来验证环路滤波器的积极性。该传递函数称为噪声传递函数(NTF)。在图14中绘制了原始环路滤波器和修改的环路滤波器的NTF的比较。
如图14所示，原始NTF首先下降至-80db增益，并且未达到10db增益。相比之下，修改的NTF相对较晚地下降到-80db增益，并且最终超过10db增益。很明显，修改的NTF在高频区域具有更多的增益，并且它具有比原始NTF更高的总增益(RMS)。
随着高频区域中更多的增益和更多的总增益，可以预期ADC的输出也具有更小的或没有输入信号的活动，特别是高频活动。通过用图15所示的修改的环路滤波器观察ADC的输出来确认该附加活动。特别地，图15示出了具有超过3000个采样的修改的环路滤波器的功率计输入。
转到改变环路滤波器系数的实现，图8示出1-2CT MASH ADC中的后端调制器的框图。所示的电阻器，电容器和DAC电流源(即R23，C2，R32，C3和IDAC2B)的默认系数使得调制器在没有施加输入时呈现死区。这些死区导致快速ADC(即，FLASH2)的校准的困难。
组件值都是可以用SPI接口编程的，并且可以被修改以便以消除死区的方式增加噪声传递函数。这种修改是通过使调制器通过较高的||H||更不稳定来完成的。关注的是，如果||H||∞设置得太高，即使输入信号很小或没有输入信号，调制器也可能变得不稳定。||H||∞是ADC噪声传递函数的无穷大范数。
图9示出了用于确定用于闪存校准的R23、C2、R32、C3和IDAC2B的分量值(即，调制器系数)的算法。
算法在S905开始，在S905处选择调制器阶数和过采样比(OSR)。
在S910，基于调制器阶数和OSR设计巴特沃斯滤波器。在S915处选择期望的无穷大范数||H||∞。在S920，在频域中绘制滤波器，并且确定无限范数||H||∞。然后在S925确定无限范数||H||∞是否是所期望的。
如果在S925确定无限范数||H||∞不是期望的，则算法进行到S930。在S930确定无限范数||H∞||太大。
如果确定在S925处，无限范数||H||∞不是期望的，则算法进行到S930。在S930确定无限范数||H∞||太大。
如果在S930中确定无限范数||H||∞太大，则在S935，将滤波器极移离z域单位圆。另一方面，如果无穷大范数||H||∞不够大，则在S940处将滤波器极移动为更接近z域单位圆。在S935或S940移动滤波器极点之后，算法返回到S920以在频域中绘制滤波器。
如果在S925确定无限范数||H||∞是所期望的，则算法进行到S945。在S945，以无输入或小输入来模拟ADC。随后，在S950，确定ADC是否稳定。
如果在S950确定ADC不稳定，则无限范数||H||∞太高。然后，算法返回到S915，以选择期望的无限范数||H||∞。
另一方面，如果在S950确定ADC是稳定的，则在S955将传递函数转换为ADC系数。具体地，传递函数被转换为电阻器(例如，R23，R32)，电容器(例如，C2，C3)和DAC电流(例如，IDAC2B)的分量值。这些值可以由SPI接口写入。
然后在S960处模拟闪存偏移校准。然后，算法进行到S965。
在S965，确定校准是否成功。如果校准未成功，则算法在S915返回以选择期望的无穷大范数||H||∞。在一个实施例中，校准不成功，因为无穷范数||H||∞太低。
另一方面，如果在S965中确定校准成功，则算法结束。
图10描述了用于获得用于快速ADC校准的一组分量值的更简单的过程，主要基于试错法。
首先，在S1005，在调制器中减小电阻器或电容器值或增加DAC电流。然后，算法前进到S1010。
在S1010，在频域中绘制滤波器，并且找到无穷大范数H∞。
接下来，在S1015确定无限范数||H||∞是否是期望的。
如果在S1015确定无限范数||H||∞不是期望的，则算法返回到S1005。
另一方面，如果在S1015确定无限范数||H||∞是所期望的，则算法前进到S1020。
在S1020，在没有输入或小输入的情况下模拟ADC。然后，算法前进到S1025。
在S1025，确定ADC是否稳定。
如果在S1025中确定ADC不稳定，则算法返回到S1005。在一个实施例中，ADC不稳定，因为无穷大范数||H||∞太高。
另一方面，如果在S1025中确定ADC是稳定的，则算法进行到S1030。
在S1030，模拟闪速ADC偏移校准。然后，算法进行到S1035。
然后在S1035中确定校准是否成功。
如果在S1035中确定校准未成功，则算法返回到S1005。在一个实施例中，校准不成功，因为无限范数H∞太低。
或者，如果在S1035中确定校准成功，则算法结束。
图11描述了具有新的(即，修改的)分量值的闪速ADC校准。在启动时，ADC将使用默认组件值进行编程。在执行闪存校准之前，在S1110中设置新的分量值。具体地，电阻器，电容器和DAC电流值被改变为预定的修改值。
在S1120处使用环路滤波器中的电阻器，电容器和DAC电流的改变的值来执行快速ADC的校准。首先，在使用修改的环路滤波器进行校准期间，模拟输入将断开。此外，RMS计接收并测量ADC的输出功率。RMS计产生一个输出，指示调整ADC的闪存偏移校正寄存器的方向。RMS计的输出例如由校准逻辑或测试器接收。然后，算法前进到S1130。
在S1130，环路滤波器及其组件(例如，电阻器，电容器和DAC电流)被改变回到原始模式。也就是说，默认组件值使用SPI写回到ADC。分量值再次改变，因为当足够大的输入施加到ADC时，例如在使用期间，修改的环路滤波器具有稳定性问题。然后算法结束。
图16示出了根据本公开的实现的系统10的示例。系统10包括ADC 12，ADC 12包括环路滤波器14，参考混洗器24，快闪ADC 16和DAC。该系统进一步包括RMS功率计18，校准逻辑20和非易失性存储器22。环路滤波器14接收输入信号并产生到闪速ADC 16的输出。闪速ADC 16执行模拟到数字转换环路滤波器14的输出产生17级数字数据。参考混洗器24可修改快速ADC 16内的比较器的参考。因此，快闪ADC 16的输出部分地基于从参考混洗器24接收的参考值。
RMS功率计18从闪速ADC 16接收17级数字数据，并测量数字数据的功率(例如，RMS功率或平均功率)。RMS功率计将表示RMS功率和平均功率的值输出到校准逻辑20。
校准逻辑20可以执行上述算法的操作。在存在非易失性存储器22的实施方式中，校准逻辑20可以存储和从非易失性存储器22检索值。非易失性存储器22可以存储例如校准码。
校准逻辑20根据上文阐述的算法将值输出到参考混洗器24，环路滤波器14和/或快闪ADC 16。
根据本公开的系统的实现不限于图1所示的示例。具体地，可以可选地排除一些所示的组件(例如，非易失性存储器22)。此外，可以包括其他组分。
其他实现说明，变体和应用
在一些实施例中，可以修改S712以选取尚未被选择的比较器。这种修改可以减少在试图训练所有比较器时搜索校准系数所花费的时间。
虽然关于具有反馈DAC的Δ-Σ调制器描述了本文所描述的实施例，但所述方法也可应用于其它架构。在一些情况下，算法还可以应用于独立的高速DAC。
在一个示例实施例中，图中的电路可以在电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件，并且还提供用于其他外围设备的连接器的通用电路板。更具体地，板可以提供电连接，系统的其他部件可以通过该电连接电通信。基于配置目标，处理需求，计算机设计等，处理器(包括数字信号处理器，微处理器和支持芯片组)和计算机可读非瞬态存储器元件可耦合到板。其它组件，例如外部存储器，附加传感器，用于音频/视频显示的控制器以及外围设备可以作为插入卡，通过电缆或集成到电路板本身中的方式连接到电路板。在各种实施例中，本文描述的功能可以仿真形式实现为在布置在支持这些仿真功能的结构中的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。
在另一示例性实施例中，附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的组件和电路的设备)或被实现为插件模块到应用特定电子设备的硬件。本公开的特定实施例可以部分地或整体地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字，模拟，混合信号和通常的射频功能：所有这些可以提供在单个芯片衬底上。其它实施例可以包括多芯片模块(MCM)，其具有位于单个电子封装内的多个分离的IC，并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，数字滤波器可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。
本文概述的规格，尺寸和关系(例如，处理器和逻辑操作的数量)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，可以显着地改变这样的信息。该规范仅适用于一个非限制性示例，因此，它们应当被这样解释。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。
本发明特别适用于其中使用MASH ADC的高速，连续时间，高精度应用。可以极大地受益于该架构的应用包括：仪器，测试，频谱分析仪，军事目的，雷达，有线或无线通信，移动电话(特别是因为标准继续推动更高速的通信)和基站。
通过本文提供的众多实施例，可以根据两个、三个、四个或更多个电组件描述相互作用。然而，这仅仅是为了清楚和示例的目的。该系统可以以任何方式合并。沿着类似的设计替代方案，图中所示的部件，模块和元件中的任何一个可以以各种可能的配置组合，所有这些显然都在本说明书的范围内。在某些情况下，通过仅参考有限数量的电气元件，可以更容易地描述给定的一组流的一个或多个功能。图中的电路及其教导是容易扩展的，并且可以容纳大量部件以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的教导。
在本说明书中，包括在“一个实施例”，“示例性实施例”，“实施例”，“另一个实施例”，“另一个实施例”，“另一个实施例”、“一些实施例”、“各种实施例”、“其它实施例”、“替代实施例”中的各种特征(例如元件，结构，模块等旨在表示任何这样的特征包括在本公开的一个或多个实施例中，但是可以或可以不必在相同的实施例中组合。
在适当的情况下，可以删除或移除本公开的一些操作，或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外，这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。由在此描述的实施例提供了基本的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置，时间顺序，配置和定时机制。
本领域技术人员可确定许多其它改变，取代，变化，改变和修饰，并且本公开涵盖落入概述的范围内的所有此类改变，取代，变化，改变和修饰的特征。上述装置的可选特征也可以相对于本文描述的方法或过程实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种用于校准模数转换器的系统，所述系统包括：
模数转换器，其接收模拟输入并且包括：
比较器，其将模拟输入与参考电压进行比较；
参考混洗器，混洗所述比较器的参考电压的参考，所述比较器基于所述参考将所述模拟输入转换为数字数据；
RMS计，其测量所述数字数据的功率；
校准逻辑，其基于所述数字数据的所述功率来校准所述模数转换器；和
非易失性存储器，其存储用于所述模数转换器的校准码。
2.根据权利要求1所述的系统，其中，所述校准逻辑将所述校准码存储到所述非易失性存储器。
3.根据权利要求1所述的系统，其中所述校准逻辑从所述非易失性存储器检索所述校准码。
4.根据权利要求1所述的系统，其中所述校准逻辑确定所述数字数据的功率是否小于预定值。
5.根据权利要求1所述的系统，其中所述校准逻辑确定使所述模数转换器的功率输出最小化的校准码。
6.如权利要求1所述的系统，其中
所述校准逻辑将所述校准码减少第一预定值，以产生减小的校准码，模数转换器基于减小的校准码产生输出，以及
如果输出小于第二预定值，则校准逻辑将减小的校准码存储在非易失性存储器中。
7.根据权利要求1所述的系统，其中，所述校准逻辑将所述校准码增加第一预定值以产生增加的校准码，
模数转换器基于增加的校准码产生输出，以及
如果输出小于第二预定值，则校准逻辑将增加的校准码存储在非易失性存储器中。
8.一种用于校准模数转换器的系统，所述系统包括：
多个比较器，接收输入模拟信号，将所述输入模拟信号与多个参考进行比较，并输出数字信号；
参考混洗器，其对所述多个参考进行混洗；
RMS计，其接收所述数字信号并输出测量的信号；和
校准逻辑，被配置为对所述多个比较器执行增量重排，并且基于所测量的信号确定使所述多个比较器中的一个的平均闪存功率最小化的校准系数。
9.根据权利要求8所述的系统，其中，所述校准逻辑还被配置为确定所述多个比较器中的所述一个的平均闪存功率。
10.根据权利要求8所述的系统，其中，所述校准逻辑计算每个所述参考的总闪存功率，并且将所述总闪存功率除以多个混洗器参考，以确定所述平均闪存功率。
11.根据权利要求8所述的系统，其中，针对多个校准系数值确定所述校准系数。
12.根据权利要求8所述的系统，其中，所述校准逻辑校准所述多个比较器中的每一个。
13.根据权利要求8所述的系统，其中，所述校准被执行预定次数。
14.根据权利要求8所述的系统，其中，所述校准逻辑被配置为随机地改变所述校准系数以产生用于下一次校准的种子。
15.一种用于校准模数转换器的方法，所述系统包括：
确定所述模数转换器是否稳定；和
如果确定所述模数转换器是稳定的，则将分量值写入所述模数转换器。
16.根据权利要求15所述的方法，进一步包括：
在频域中绘制所述模数转换器的传递函数；和
确定传递函数的无穷范数是否足够。
17.根据权利要求15所述的方法，进一步包括：
模拟所述模数转换器的校准。
18.根据权利要求15所述的方法，进一步包括：
如果滤波器的无穷范围超过阈值，则将传递函数极移离z域单位圆。
19.根据权利要求18所述的方法，进一步包括：
如果滤波器的无穷范数没有超过阈值，则移动传递函数极更靠近z域单位圆。
20.根据权利要求15所述的方法，进一步包括：
将所述模数转换器的传递函数转换为所述分量值。
CN201611178362.5A 2015-12-18 2016-12-19 闪存模数转换器校准 Active CN106899303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010061855.0A CN111313897A (zh) 2015-12-18 2016-12-19 闪存模数转换器校准

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562269810P 2015-12-18 2015-12-18
US62/269,810 2015-12-18
US201562387343P 2015-12-23 2015-12-23
US62/387,343 2015-12-23
US15/369,175 US9912342B2 (en) 2015-12-18 2016-12-05 Flash analog-to-digital converter calibration
US15/369,175 2016-12-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010061855.0A Division CN111313897A (zh) 2015-12-18 2016-12-19 闪存模数转换器校准

Publications (2)

Publication Number Publication Date
CN106899303A true CN106899303A (zh) 2017-06-27
CN106899303B CN106899303B (zh) 2020-06-26

Family

ID=59064680

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611178362.5A Active CN106899303B (zh) 2015-12-18 2016-12-19 闪存模数转换器校准
CN202010061855.0A Pending CN111313897A (zh) 2015-12-18 2016-12-19 闪存模数转换器校准

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010061855.0A Pending CN111313897A (zh) 2015-12-18 2016-12-19 闪存模数转换器校准

Country Status (2)

Country Link
US (1) US9912342B2 (zh)
CN (2) CN106899303B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110011667A (zh) * 2018-01-05 2019-07-12 瑞昱半导体股份有限公司 三角积分调变器
CN110311684A (zh) * 2019-07-10 2019-10-08 清华大学 一种基于微机电陀螺的自动调谐带通σ-δ接口电路
CN113328749A (zh) * 2021-04-30 2021-08-31 澳门大学 一种模数转换装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971237B (zh) * 2018-09-29 2023-04-07 瑞昱半导体股份有限公司 三角积分调变器的校正方法与校正电路
CN114124100B (zh) * 2021-12-01 2024-03-22 南京邮电大学 具有背景失配校准的噪声整形sar adc

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847320B1 (en) * 2004-02-13 2005-01-25 National Semiconductor Corporation ADC linearity improvement
CN1606299A (zh) * 2003-10-10 2005-04-13 三星电子株式会社 校正正交频分复用信号码元的公共相差的装置、方法和程序
US7379831B1 (en) * 2004-05-12 2008-05-27 Zilog, Inc. Error correction in an oversampled ADC using few stored calibration coefficients
US20140266825A1 (en) * 2013-03-15 2014-09-18 Analog Devices Technology System, method and recording medium for analog to digital converter calibration

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063383A (en) * 1990-06-04 1991-11-05 National Semiconductor Corporation System and method for testing analog to digital converter embedded in microcontroller
US5319370A (en) 1992-08-31 1994-06-07 Crystal Semiconductor, Inc. Analog-to-digital converter with a continuously calibrated voltage reference
EP0935195A2 (en) 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
US6127955A (en) * 1998-11-20 2000-10-03 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for calibrating analog-to-digital conversion
US6380874B1 (en) 1999-07-12 2002-04-30 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital converter using dynamic element matching
JP3813125B2 (ja) 2001-02-08 2006-08-23 アナログ デバイスズ インコーポレイテッド 可変フルスケールを有するマルチビット・シグマデルタ・アナログ・ディジタル変換器
US7221302B1 (en) 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7420494B1 (en) * 2007-04-30 2008-09-02 Analog Devices, Inc. Mismatch shaping Δ-Σ analog to digital converter system
US20100002747A1 (en) * 2008-07-03 2010-01-07 Bosch Enrique Company System and method for n'th order digital piece-wise linear compensation of the variations with temperature of the non-linearities for high accuracy digital temperature sensors in an extended temperature range
US20100073207A1 (en) 2008-09-22 2010-03-25 Texas Instruments Incorporated Delta-Sigma Analog-to-Digital Converters and Methods to Calibrate Delta-Sigma Analog-to-Digital Converters
US7728753B2 (en) * 2008-10-13 2010-06-01 National Semiconductor Corporation Continuous synchronization for multiple ADCs
JP2012065322A (ja) * 2010-09-17 2012-03-29 Asahi Kasei Electronics Co Ltd 高速データ加重平均
US8482444B1 (en) 2011-07-28 2013-07-09 The Boeing Company Calibration of analog-to-digital converter data capture
US8653996B2 (en) 2012-02-10 2014-02-18 Analog Devices, Inc. Stability correction for a shuffler of a Σ-delta ADC
CN103490752A (zh) 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种自动归零和校准的闪速模数转换电路的比较器电路
US9148168B2 (en) * 2013-10-29 2015-09-29 Analog Devices Global System and method of improving stability of continuous-time delta-sigma modulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606299A (zh) * 2003-10-10 2005-04-13 三星电子株式会社 校正正交频分复用信号码元的公共相差的装置、方法和程序
US6847320B1 (en) * 2004-02-13 2005-01-25 National Semiconductor Corporation ADC linearity improvement
US7379831B1 (en) * 2004-05-12 2008-05-27 Zilog, Inc. Error correction in an oversampled ADC using few stored calibration coefficients
US20140266825A1 (en) * 2013-03-15 2014-09-18 Analog Devices Technology System, method and recording medium for analog to digital converter calibration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110011667A (zh) * 2018-01-05 2019-07-12 瑞昱半导体股份有限公司 三角积分调变器
CN110311684A (zh) * 2019-07-10 2019-10-08 清华大学 一种基于微机电陀螺的自动调谐带通σ-δ接口电路
CN110311684B (zh) * 2019-07-10 2020-11-27 清华大学 一种基于微机电陀螺的自动调谐带通σ-δ接口电路
CN113328749A (zh) * 2021-04-30 2021-08-31 澳门大学 一种模数转换装置
CN113328749B (zh) * 2021-04-30 2023-12-15 澳门大学 一种模数转换装置

Also Published As

Publication number Publication date
CN111313897A (zh) 2020-06-19
CN106899303B (zh) 2020-06-26
US9912342B2 (en) 2018-03-06
US20170179970A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106899303A (zh) 闪存模数转换器校准
EP3182599B1 (en) Adaptive digital quantization noise cancellation filters for mash adcs
CN106888018A (zh) Dac时序失配误差的数字测量
US11139826B2 (en) DAC error measurement method and apparatus
CN104980154B (zh) 数模转换器静态误失配误差的估计
CN106899296A (zh) 频域adc闪存校准
CN104300987B (zh) 用于δ‑∑ adc的集成电路和生成数字控制信号的方法
US9124292B2 (en) System, method and recording medium for analog to digital converter calibration
CN107786208A (zh) 连续mash adcs的抖动注入
US9148168B2 (en) System and method of improving stability of continuous-time delta-sigma modulators
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
US8120517B2 (en) Digital-analog conversion circuit and output data correction method of the same
DE102010036793A1 (de) Analog-Digital-Wandler mit digitalem Filter
US7443326B2 (en) Digital input signals constructor providing analog representation thereof
Medawar et al. Model order determination and segmentation of analog-digital converters integral non linearity
US20160269044A1 (en) Circuits, methods, and media for providing delta-sigma modulators
KR20230128984A (ko) 디지털-아날로그 변환기의 백그라운드 교정
Budyldina et al. Methods for digitizing weak signals much less the LSB level

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220113

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.