CN107786208A - 连续mash adcs的抖动注入 - Google Patents

连续mash adcs的抖动注入 Download PDF

Info

Publication number
CN107786208A
CN107786208A CN201611169196.2A CN201611169196A CN107786208A CN 107786208 A CN107786208 A CN 107786208A CN 201611169196 A CN201611169196 A CN 201611169196A CN 107786208 A CN107786208 A CN 107786208A
Authority
CN
China
Prior art keywords
adc
quantizer
circuit
signal
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611169196.2A
Other languages
English (en)
Other versions
CN107786208B (zh
Inventor
董韵之
柴田肇
T·C·考德威尔
李棹
赵嘉林
J·B·谢尔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN107786208A publication Critical patent/CN107786208A/zh
Application granted granted Critical
Publication of CN107786208B publication Critical patent/CN107786208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及连续MASH ADCS的抖动注入。对于连续时间多级噪声整形模数转换器(CT MASH ADC)，量化噪声消除通常需要估计传递函数，例如前端调制器的噪声传递函数。为了估计噪声传递函数，可以在前端调制器中注入抖动信号。然而，如何可以注入抖动信号并不重要，因为抖动信号可能潜在地泄漏到后端调制器并导致总体噪声劣化。为了解决这些问题中的一些，抖动信号被注入到前端调制器的闪速模数转换器(ADC)之后。此外，可以使用虚拟比较器结构来使抖动与目标闪速ADC的量化噪声同步。

Description

连续MASH ADCS的抖动注入
优先权数据
这是接收来自题为“DITHER INJECTION FOR CONTINOUS-TIME MASH ADCS(于2015年12月16日提交，序列号62/268,034)”的美国临时专利申请的权益的非临时专利申请。该美国临时专利申请的全部内容通过引用并入本文。
技术领域
本公开一般涉及模数转换器(ADC)，更具体地涉及用于多级噪声整形模数转换器的抖动注入技术。
背景技术
在许多电子应用中，模拟输入信号被转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备设置有一个或多个传感器以进行测量，并且这些传感器可以生成模拟信号。然后将模拟信号提供给ADC作为输入，以产生数字输出信号以用于进一步处理。在另一种情况下，天线基于携带空气中的信息/信号的电磁波产生模拟信号。然后由天线产生的模拟信号作为输入提供给ADC，以产生数字输出信号用于进一步处理。
ADC可以应用于诸如宽带通信系统、音频系统、接收机系统等许多地方。ADC可以转换表示真实世界现象(例如光，声音，温度或压力)的模拟电信号，用于数据处理目的。ADC用于广泛的应用，包括通信、能源、医疗保健、仪器仪表和测量、电机和电源控制、工业自动化和航空航天/国防。设计ADC是一项非常重要的任务，因为每个应用在速度、性能、功耗、成本和尺寸方面可能有不同的需求。随着需要ADC的应用的增长，对精确和可靠的转换性能的需求也在增长。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，参考结合附图进行的以下描述，其中相同的附图标记表示相同的部分，其中：
图1是Δ-Σ模数转换器(DS ADC)的说明性系统图；
图2是根据本公开的一些实施例的1-2连续时间多级噪声整形Δ-Σ模数转换器(CT MASH ADC)的说明性系统图；
图3示出根据本公开的一些实施例的具有数字量化噪声消除的示例性两级MASHADC的(高电平图)；
图4示出了到CT MASH ADC的前端内部的量化器的抖动注入；
图5示出了使用经受抖动泄漏的电容数模转换器(CAP-DAC)的一种可能的抖动注入技术；
图6示出了使用经受抖动泄漏的电流导引数模转换器的另一种可能的抖动注入技术；
图7示出了使用主动缓冲器的另一种可能的抖动注入技术，其对于某些应用消耗大量功率；
图8示出根据本公开的一些实施例的在量化器的输出端处注入抖动的改进的抖动注入技术；
图9示出根据本公开的一些实施例的使用虚拟比较器的抖动注入；
图10是示出根据本公开的一些实施例的用于抖动注入以估计传递函数的方法的流程图；
图11示出根据本公开的一些实施例的具有抖动注入的多级噪声整形模数转换器；和
图12是示出根据本公开的一些实施例的用于传递函数估计的方法的流程图。
具体实施方式
对于连续时间多级噪声整形模数转换器(CT MASH ADC)，量化噪声消除通常需要估计传递函数，例如前端调制器的噪声传递函数。为了估计噪声传递函数，可以在前端调制器中注入抖动信号。然而，如何可以注入抖动信号并不重要，因为抖动信号可能潜在地泄漏到后端调制器并且导致总体噪声劣化。为了解决这些问题中的一些，抖动信号注入在前端调制器的闪速模数转换器(ADC)之后。此外，可以使用虚拟比较器结构来使抖动与目标闪速ADC的量化噪声同步。
模数转换器(ADC)的设计考虑因素
ADC是将由模拟信号携带的连续物理量转换成表示该量的幅度的数字值(或携带该数字值的数字信号)的电子装置。该转换涉及模拟输入信号的量化，因此它将引入少量的误差。通常，通过模拟输入信号的周期性采样来进行量化。结果是将连续时间和连续幅度模拟输入信号转换为离散时间和离散幅度数字信号的数字值序列(即，数字信号)。ADC可以通过以下应用要求来定义：其带宽(其可以适当地转换为数字信号的模拟信号的频率范围)及其分辨率(离散电平的数量，最大模拟信号可以被划分并表示为数字信号)。ADC还具有用于量化ADC动态性能的各种规范，包括信号与噪声和失真比(SINAD)，有效位数(ENOB)，信噪比(SNR)，总谐波失真(THD)总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计，可以根据应用要求和性能规格进行选择。
基于Δ-Σ(DS)调制(本文称为“DS ADC”)的ADC已经广泛地用于数字音频和高精度仪器系统中。图1是Δ-Σ模数转换器(DS ADC)的示例性系统图，或有时在本文中称为Δ-Σ调制器。DS ADC包括环路滤波器102，量化器104和反馈数模转换器(DAC)106(即，在DSADC的反馈路径中的DAC)。
DS ADC通常提供能够以低成本以高分辨率将模拟输入信号转换为数字信号的优点。通常，DS ADC使用DS调制器对模拟信号u进行编码。量化器104可用于此目的，采用例如低分辨率ADC作为1位ADC，闪速ADC，闪速量化器等。然后，如果适用，DS ADC可以应用数字滤波器(未示出)到DS调制器(即，量化器104)的输出以形成更高分辨率的数字输出。包括具有一个或多个积分器的环路滤波器102，以为DS ADC提供误差反馈，并帮助将来自量化器104的噪声形成为从基带到较高频率。通常通过取原始模拟输入信号u和使用反馈DAC 106(其中数字化信号v被转换回模拟信号)产生的原始模拟输入信号的重建版本之间的差来产生误差。DS ADC的一个关键特性是其将量化噪声q(来自量化器104)推送到较高频率(也称为噪声整形)的能力。噪声整形的量取决于环路滤波器102的阶数。结果，DS ADC通常能够实现高分辨率模数转换。由于其流行性，已经提出了DS ADC和采用DS ADC的结构的许多变化。
反馈DAC 106通常处于具有模数转换器(ADC)的反馈配置中。也就是说，ADC“v”的数字输出被馈送到反馈DAC 106的输入，并且反馈DAC的输出被反馈到ADC的输入路径。一般来说，反馈DAC 106是多位DAC，其利用由到反馈DAC的输入位控制的多个单位元件来实现。每个单元元件，例如电流控制单元，从馈送到反馈DAC 106的输入数字码v生成反馈DAC的模拟输出信号的一部分。在一些情况下，这些单位元件被称为构成反馈DAC 106的DAC元件。在一些情况下，DAC元件被称为单位元件，因为对于电流导引电路理想地控制相同量的电流到输出(即，DAC元件被加权相同或具有相同的权重)。
已经提出了对DS ADC的不同变化以实现适合于各种系统的各种优点。在一些应用中，DS ADC已经适应于满足功率关注，而一些其他DS ADC已经适应以降低复杂度。在某些情况下，DS ADC已经通过提供对错误和/或噪声的增强的控制来适应于满足精度关注。例如，对于强调噪声整形的应用，可以使用更高阶的DS调制器，即在环路滤波器中使用更多的积分器和反馈路径，用于将更多的量化噪声整形为高频。三角积分ADC(例如，图1)使用与过采样组合的量化噪声的整形来折衷具有信号带宽的分辨率。高阶噪声整形和多位实现允许更积极的权衡，但是存在使ADC不稳定的风险。
已经引入了具有多个DS ADC的多级噪声整形(MASH)ADC。一般来说，MASH ADC具有多个级，例如多个DS ADC。在一个示例中，MASH ADC可以具有两个级，例如前端和后端。每个级接收相应的模拟输入并输出相应的数字输出。在某些情况下，级接收相同的模拟输出。在一些情况下，级接收不同的模拟输入。例如，一些MASH ADC具有前端和后端，其中每个调制器的输入不同。一些MASH ADC具有阶段的实现可能不同的阶段。MASH ADC通过依靠单独稳定的Δ-Σ调制器的级联来解决不稳定性的问题。然而，MASH ADC依赖于量化噪声的消除，这需要模拟和数字传递函数之间的精确匹配。
一般来说，MASH ADC可包括用于数字化系统的信号和误差的多个级(级联Δ-Σ调制器)，以便满足与带宽，分辨率和信噪比相关的设计要求。MASH ADC的一个优点是，设计级联稳定的低阶环路，同时实现(潜在不稳定的)高阶环路的良好性能。在一个示例中，第一级使用第一ADC从模拟输入信号产生数字输出信号。可以从第一DAC模拟输出中减去第一级中的量化器的输入(或者等效地，来自第一环路滤波器/积分器的输出)，以产生第一级量化噪声。第一级量化噪声由第二级数字化。结果是第一级产生表示其量化噪声的模拟信号，并且第二级使用第二ADC对第一级的量化噪声进行量化。多级方法允许减少量化噪声，从而允许MASH ADC实现更高的性能。如果使用更多的级，则可以从第二DAC模拟输出中减去第二级中的量化器(或者等效地，来自第二环路滤波器或积分器的输出)的输入，以产生第二级量化噪声，通过第三阶段量化。到量化器的输入或来自环路滤波器/积分器的输出可以在减法之前被延迟元件延迟。可以提供延迟元件与用于在延迟元件的输入处从模拟信号生成DAC模拟输出的信号路径的可能的跨导和群延迟。为了产生MASH ADC的最终输出，组合相应的输出。有效地，结果是第一级的量化噪声被第二级抑制，并且来自第二级的量化噪声被第三级抑制(产生与单个三阶环相同的噪声抑制，当使用三个级联的一阶环路)。
图2是根据本公开的一些实施例的1-2连续时间多级Δ-Σ模数转换器(CT MASHADC)的说明性系统图。在该示例中，CT MASH ADC具有两个阶段：作为第一级(或前端，本文称为MODA)的一阶Δ-Σ调制器和作为第二阶段(或后端)的二阶Δ-Σ调制器。第一级(或前端)产生第一数字输出V1。第二级(或后端)产生第二数字输出V2。Δ-Σ调制器的阶数由级中的积分器数量(反馈环路的数量)确定。第一级(前端)只有一个积分器(例如，具有产生输出信号X1的运算放大器AMP1 202的积分器)，因此它是一阶调制器。第二级(后端，本文称为MODB)具有两个积分器(例如，具有产生输出X2的放大器运算放大器AMP2 204的积分器，以及具有产生输出X3的运算放大器AMP3 206的积分器)，因此它是二阶调制器。虽然该示例是1-2CT MASH ADC，但是本公开可应用于具有反馈DAC的各种转换器，包括其他CT MASH ADC架构，离散时间(DT)MASH ADC架构，混合CT-DT MASH ADC架构，以及CT，DT或混合CT-DT管线调制器，逐次逼近寄存器(SAR)ADC架构以及具有反馈DAC的其它ADC架构，其误差影响转换器的整体性能。
返回参考图2，由第一级前端内的闪速量化器(“FLASH1”208)提供的粗量化的残差被馈送到第二级后端，并且被第二级后端数字化。第一级前端(或闪速量化器FLASH1 208的输入)X1中的积分器的输出被FLASH1 208数字化，以产生数字输出V1。数字输出V1被提供作为DAC“DAC2A”210的输入以产生模拟输出信号。X1(或延迟块212的输出处的X1的延迟版本)与DAC2A 210模拟输出之间的差产生粗量化的残差。提供延迟元件212以匹配用于产生DAC2A 210模拟输出的信号路径的跨导和群延迟，即通过FLASH1 208和DAC2A 210的路径。前端V1的数字输出和数字输出的后端V2在数字域中被适当地组合为1-2CT MASH ADC的最后数字字。
量化噪声消除
虽然提供多个级增加了复杂性和成本，但是如果能够适当地执行量化噪声的消除，则MASH ADC可以实现显着的性能。图3示出了具有数字量化噪声消除的示例性两级MASHADC的(高电平图)，其可以提供量化噪声的消除。尽管该示例示出了两个阶段，但是通过本公开可以设想，数字量化噪声消除可以应用于具有多于两个级的MASH ADC。两个ADC，ADC1302(前端或MODA)和ADC2 304(后端或MODB)级联布置，表示两个独立级中的ADC。每个ADC从其输入到其输出具有信号传递函数(STF)，STF1和STF2。由ADC1 302引入的量化噪声q出现在其输出处。q1＝u-v1是ADC1 302的量化噪声；q2是ADC2 304的量化噪声。量化噪声由相同级的噪声传递函数(NTF)整形。例如，第一级q1的量化噪声由第一级NTF1的噪声传递函数整形。第二级q2的量化噪声由第二级NTF2的噪声传递函数整形。由DSTF2 306和DNTF1 308表示的传递函数对应于它们对应的模拟对应物STF2和NTF1的数字实现或估计。DSTF2和DNTF1是离散时间传递函数或连续时间传递函数的等效离散时间表示。在两级的数字输出v1，v2分别由DSTF2 306和DNTF1 308滤波之后，数字信号例如通过求和节点310(或一些其它合适的求和电路或加法器)被组合以产生最终数字输出。
对于图2的两级MASH ADC，组合输出v C给出为：
vc＝v1DSTF2-v2DNTF1 (1)
＝uSTF1DSTF2+q1(NTF1DSTF2-STF2DNTF1)-q2NTF2DNTF1
如果使模拟和数字传递函数完全匹配，即，如果DSTF2＝STF2和DNTF1＝NTF1，则上述表达式简化为：
vc＝uSTF1DSTF2-q2NTF2DNTF1 (2)
因此，通过提供对两级的数字输出v1，v2进行滤波的数字滤波器DSTF2206和DNTF1208，来消除来自第一级q1的量化噪声(不再出现在组合输出vc中)分别。来自第二级q2的量化噪声由两个噪声传递函数(即NTF2DNTF1)的乘积整形。如果模拟和数字传递函数不匹配，来自第一级的量化噪声将出现在由(NTF1DSTF2-STF2DNTF1)项整形的组合输出。
这种不期望的效应被称为量化噪声泄漏，并且可以显着降低ADC的可实现的信噪比(SNR)性能。
已经探索了各种技术来减少量化噪声泄漏。在一些情况下，可以使模拟传递函数尽可能准确和可预测，但是该方法仅可能用于使用开关电容器电路(离散时间实现)的某些低速实现。更有效的技术是设计较低性能的模拟电路，估计它们的实际/实际信号和噪声传递函数，并用可编程数字滤波器补偿它们的缺点(如图1的DSTF2 306和DNTF1 308滤波器的箭头所示3)。这种技术工作良好，只要模拟电路是足够线性的并且是时间不变的。可以通过使ADC输出与在第一级的量化器处注入的已知随机信号互相关或在前景中通过注入已知信号来执行传递函数脉冲响应的估计。可编程数字滤波器或消除滤波器可以被实现为可编程有限脉冲响应(FIR)滤波器。
抖动注入技术的一些问题
如图3所示，去除CT MASH ADC中的量化噪声涉及提取CT调制器MODA(例如，前端调制器)内的快速量化器(ADC)的量化误差，用另一个CT调制器MODB(例如，后端调制器)，然后从MODA的输出中减去该量化误差。为了执行这样的操作，通过估计MODA的噪声传递函数(NTF)(在图3中被称为NTF1)来实现数字消除滤波器DNTF1 308。可以通过将抖动信号注入到CT MASH ADC的前端的量化器来执行噪声传递函数的估计。其他传递函数(例如，MODB的信号传递函数，在图3中称为STF2)也可以通过注入抖动信号来估计。为了简单起见，本文的示例涉及注入抖动信号以用于估计前端调制器的噪声传递函数。然而，本公开设想抖动注入也可以用于估计信号路径的其他传递函数，例如后端调制器的信号传递函数或多级ADC中的给定级的其他传递函数。
图4示出了在CT MASH ADC的前端内部到量化器“FLASH”402的抖动注入。图4对应于并简化了图2的图示。在图4所示的示例中，前端可以接收电压输入U，该电压输入U通过节点Si处的电阻器“Ri”(表示模拟输入调制器)。前端调制器具有积分器，其具有对节点Si处的信号进行积分并产生输出信号Xi的运算放大器“Ai”402(类似于图2的运算放大器202)。Xi被提供给要被数字化的闪速量化器“FLASH”404(类似于图2的“FLASH1”208)。调制器在输出“FLASH”404处具有数字输出信号V1。反馈DAC“IDACi”406(类似于图2的“DAC1”214)接收数字输出信号V1并产生要反馈的模拟输出信号到节点Si，即，到调制器的模拟输入。延迟元件“Rj”408(类似于图2的延迟元件212)延迟在Xi处的信号。Xi(或延迟块408的输出处的Xi的延迟版本)与DAC“IDACj”410(类似于图2的“DAC2A”210)模拟输出之间的差产生粗量化的残差(即，的“FLASH”404)。粗量化的残余由后端调制器数字化，由“BE ADC”412表示。可以提供延迟元件408以匹配用于产生“IDAC j”410模拟输出的信号路径的可能的跨导和群延迟，即通过“FLASH”404和“IDACj”410的路径。前端调制器MODA的数字输出V1和后端调制器MODB的数字输出V2在数字域中适当地组合为1的最终数字字-2CT MASH ADC。
通过将抖动信号注入到MODA内的闪速量化器“FLASH”402中，可以提取或确定MODA的噪声传递函数的估计。被注入的该抖动信号和闪速量化器“FLASH”402的量化噪声之间的定时差优选地被最小化，因为任何定时差可以向测量的NTF添加相位误差并且导致噪声泄漏到最终输出中。可以容忍的劣化程度可以取决于目标MASH ADC噪声底限以及相对定时差。以下段落描述了不理想的各种抖动注入技术。
在单环(不是MASH)CT DS ADC中，可以通过向闪速量化器的输入电压增加电压(与抖动信号成比例)来将抖动信号添加到闪速量化器。在图5所示的一个示例中，可以通过使用连接到驱动闪速量化器404的积分器(具有运算放大器402)的求和节点Si的电容数模转换器(CAP-DAC)来完成抖动注入。发生器502可以产生用于驱动由电容器Cd表示的CAP-DAC的抖动信号。CAP-DAC可以将基于抖动信号的电压输出到求和节点Si。在图6所示的另一示例中，如果在闪速量化器404的前面或输入处存在串联电阻器Rx，则可以使用电流导引DAC604来进行抖动注入。抖动发生器602可以产生用于驱动的抖动信号电流导引DAC 604，其输出耦合到节点X i。不幸的是，可用于单环路CT DS ADC的这些技术不能用于正在感测其量化噪声的CT MASH ADC内的闪速量化器404。原因是在MASH ADC的前端中到闪速量化器404的模拟输入电压也被注入到后端(由BE ADC 412表示)，从而导致抖动泄漏。因此，在图5和6所示的方案中注入的抖动电压信号表现得像将由后端数字化并添加到最终输出的附加噪声。这提高了MASH ADC的量化噪声。在前端的NTF较弱的低过采样率(OSR)情况下，这个问题更严重。
在低速应用中，可以在闪速量化器的前面(即，在其输入处)插入有源缓冲器702，并且在缓冲器702之后(在缓冲器702的输出处)添加抖动信号，如图7所示。注入到后端(由BE ADC 412表示)的模拟信号将是缓冲器702之前(在缓冲器702的输入处)的电压。然而，这种技术难以用于低噪声，高速，中增益缓冲器将消耗大量功率的高速低OSR应用中。
改进的抖动注入技术
图8示出根据本公开的一些实施例的在量化器404的输出处注入抖动的改进的抖动注入技术。在高速CT MASH ADC中，可以通过在闪速量化器404的输出(表示为V1，即数字)处将抖动信号相加来将抖动添加到前端的闪速量化器404(示为“闪速”在闪速量化器404处的前端的输出)。该技术与图5-7所示的其他技术相反。如图8所示，由抖动发生器802产生或提供的抖动信号(例如，伪随机信号，随机化数字位流)将抖动信号作为数字位流添加到常规闪速量化器404输出流V1。在高速CT DS ADC中，不涉及数字加法器，抖动位可以像V1的其他闪存输出位一样驱动反馈DAC“IDACi”406的DAC元件。这个方案对Xi节点没有并发症。
后闪烁抖动注入的一个目的是如何确保抖动信号经历与量化噪声相同的传递函数。对于高速应用，这意味着抖动信号定时可能需要与闪速量化器402同步，即量化噪声。在一些实施例中，可以使用可以是时钟伪随机二进制序列(PBRS)生成器的逻辑块或电路(在本文中称为抖动生成器)来生成抖动比特流。然而，抖动块或抖动发生器的逻辑延迟可能与闪速量化器(例如，如图中所示的闪速量化器402)的逻辑延迟不同。在考虑过程，供应和温度变化的情况下，时序差异尤其明显。如果在MASH ADC系统中使用非时钟DAC(例如像CAP-DAC)，则抖动比特流和常规闪速量化器输出比特流之间的定时差可能潜在地引起抖动泄漏。
使用比较器片(例如，伪比较器)重新采样抖动信号可以解决定时问题，特别是在不同的操作条件下。图9示出根据本公开的一些实施例的使用虚拟比较器902的抖动注入。类似于图8所示的方案，抖动信号在量化器404的输出处注入。可以使用相同的比较器片904来首先对抖动产生器902产生的抖动比特进行采样，然后使用其自己的输出)作为后闪烁量化器抖动位流。比较器片904被假定为与量化器404中的比较器片相同或对应。由于在闪速量化器内部使用相同的比较器片作为伪比较器片904，所以闪速量化器404输出和抖动之间的定时行为保证虚拟比较器904的输出处的比特。
在一些情况下，当闪速量化器404内部的比较器具有定时数据锁存器时，可以简化用于抖动信号的额外比较器片904(或用比较器片904替代)定时数据锁存器，其是与闪速量化器的时钟控制数据锁存器相同。由抖动发生器902产生的数字信号可以与闪速量化器404中的定时数据锁存器一起馈送到虚拟时钟控制数据锁存器。因此，抖动信号的定时可以与闪速量化器404的定时匹配。任何逻辑电路，例如在定时锁存器之后的缓冲器，也可以被复制。具有相同的时钟控制数据锁存器和后续逻辑缓冲器等可以保证抖动定时与常规闪速量化器404输出相同。抖动信号可以是1位随机信号或位流，或多位随机信号或位流。
抖动注入的方法
图10是示出根据本公开的一些实施例的用于抖动注入以估计传递函数的方法的流程图。在1002中，在量化器的输出处注入抖动信号。量化器可以是连续时间多级噪声整形ADC(例如图8-9和11的量化器404)的前端或级的闪速量化器或其它合适的(粗略)ADC。在一些实施例中，复制品或虚拟比较器用于重新取样抖动信号以保证抖动信号相对于量化器的定时。可以包括一个或多个复制(逻辑)电路，例如比较器，时钟数据锁存器(时钟锁存电路)或缓冲器等，以保证抖动定时与常规闪速量化器输出相同，防止抖动泄漏到CT MASH ADC的后端。在一个示例中，使用复制品比较器对抖动进行重新采样。在另一个示例中，使用比较器内部的复制时钟锁存电路(当量化器中的比较器具有内置的时钟数据锁存器时)对抖动进行重新采样。
在一些实施例中，该方法包括通过抖动生成器生成抖动位流。为了保证抖动比特流的采样，重新采样或采样可以由复制电路完成，以产生被注入到量化器的输出的抖动信号，其中复制电路复制量化器中的电路以基本上匹配抖动信号与量化器的输出信号。复制电路可以通过设计(例如，通过在硅中复制相同的电路，将复制电路放置在与量化器相同的区域中)与量化器中的电路匹配。复制电路可以由与量化器相同的时钟信号来计时。在一些情况下，通过复制比较器在量化器中的复制比较器来完成抖动比特流的采样。在一些情况下，通过复制时钟控制的数据锁存器来完成抖动比特流的采样，复制时钟控制的数据锁存器复制量化器中的时钟控制的数据锁存器。在一些情况下，通过复制时钟控制的数据锁存器和复制逻辑缓冲器来完成抖动比特流的采样，复制逻辑缓冲器复制量化器中的时钟数据锁存器和逻辑缓冲器。概括地说，采样电路可以包括用于量化器中的复制电路的以下中的一个或多个：比较器，时钟数据锁存器和逻辑缓冲器。
该方案可以用于例如通过执行互相关来估计前端的噪声传递函数。在1004中，可以通过互相关来估计前端的噪声传递函数。本公开设想可以使用所公开的抖动注入技术来估计其他传递函数。例如，该方案可以用于通过互相关来估计后端的信号传递函数。
在1006中，可以基于估计的噪声传递函数对数字滤波器进行编程，例如，为了量化噪声消除的目的。数字滤波器(例如DNTF1 308)可以对MASH ADC的后端(例如，第二级)的数字输出进行滤波。后端处理由量化器引入的量化噪声(例如，q1)。可以基于估计信号传递函数对另一个数字滤波器进行编程，例如，为了量化噪声消除的目的。数字滤波器(例如，DSTF2308)可以对MASH ADC的前端(例如，第一级)的数字输出进行滤波。
示例性MASH ADC
图11示出根据本公开的一些实施例的具有抖动注入的多级噪声整形模数转换器。MASH ADC 1102具有第一级1104(例如，前端MODA)，其具有量化器和反馈DAC。在此关于图3的ADC1 302，图4，图8和图9的闪速量化器404描述量化器。本文关于图4、图8和图9的“IDACi”406描述反馈DAC。在第一级1104之后的用于处理或数字化量化器(例如，q1)的量化噪声的第二级1106(例如，后端，MODB)。MASH ADC 1102优选地具有实现的数字量化噪声消除，其涉及提供用于分别对第一级1104的数字输出V1和第二级1106的数字输出V2进行滤波的数字滤波器DSTF21110和DNTF1 1112。数字滤波器DSTF2 1110和DNTF1 1112可以对应于图3的DSTF2 302和DNTF1 308。数字滤波器DSTF2 1110和DNTF1 1112旨在匹配第二级1106的实际信号传递函数和第一级的实际噪声传递函数阶段1104。
MASH ADC 1102包括抖动电路1108以产生抖动信号，其中抖动信号驱动接收抖动信号的反馈DAC的输入和量化器的输出。有效地，在第一级中的反馈DAC的输出处注入抖动信号。所注入的抖动信号由估计电路1120用于例如确定第一级1104的噪声传递函数和/或确定第二级1106的信号传递函数。在一些实施例中，估计电路1120确定数字滤波器DNTF11112，其对第二级1106的数字输出V2进行滤波。在一些实施例中，估计电路1120确定用于对第一级1104的数字输出V1进行滤波的数字滤波器DSTF2 1110的系数。
估计电路1120可以包括互相关块1160，其接收抖动信号和第一级1104的数字输出V1。抖动信号和第一级1104的数字输出V1的互相关可以估计第一级的噪声传递函数(NTF1)。估计电路1120可以包括互相关块1170，其接收抖动信号和第二级1106的数字输出V2。抖动信号和第二级1106的数字输出V2的互相关可以估计信号传递功能(STF2)。可以将互相关提供给处理器1160(或任何合适的处理逻辑或电路)用于进一步处理。例如，处理器1160可以确定可以写入数字滤波器DSTF2 1110和DNTF1 1112的系数。处理器1160可以是在与MASH ADC相同的管芯上提供的片上微处理器，被配置为执行指令存储在存储器，用于执行与互相关的(后)处理相关联的操作。在一些情况下，处理器1160还可以执行与互相关块1160和1170相对应的互相关。如本文所使用的，互相关涉及两个样本序列的滑动点积或滑动内积。在这种情况下，两个样本序列可以包括具有抖动信号的样本的序列，以及当注入抖动信号时具有级(例如，V1，V2等)的数字输出的样本的序列。
在一些实施例中，抖动电路1108包括时钟伪随机二进制序列发生器，其基本上使抖动信号的定时与第一级1104中的量化器的输出信号匹配。特别地，伪随机二进制序列发生器被实现为匹配第一级1104的量化器的时钟。
在一些实施例中，抖动电路1108包括用于生成抖动比特流的抖动生成器1130和在第一级1104的量化器中复制时钟控制电路1150的采样电路1104。在一些情况下，采样电路1104包括比较器，例如第一级1104的量化器中的比较器的复制品。在一些情况下，采样电路1104包括时钟控制数据锁存器，例如第一级1104的量化器中的时钟控制数据锁存器的复制品在一些情况下，采样电路1104包括时钟数据锁存器和逻辑缓冲器(缓冲时钟数据锁存器的输出)，例如，第一级1104的量化器中的时钟数据锁存器和逻辑缓冲器的副本。
用于传递函数估计的示例性方法和装置
图12是示出根据本公开的一些实施例的用于传递函数估计的方法的流程图。图8-9和12所示的电路可以实现或执行图12所示的方法。在1202中，随机化的数字比特流，即抖动信号，在第一阶段被注入到量化器的输出流多级噪声整形模数转换器(MASH ADC)。注入数字比特流可以包括随机化数字比特流与输出流的匹配定时。在1204中，可以使用随机化数字比特流来确定用于对输出(例如，MASH ADC的第一级，MASH ADC的第二级的输出)进行滤波的数字滤波器的系数，例如通过执行互相关。在一些实施例中，数字滤波器对第一级的数字输出进行滤波，并且数字滤波器匹配在MASH ADC的第一级之后的第二级的信号传递函数。在一些实施例中，数字滤波器对MASH ADC的第一级之后的第二级的数字输出进行滤波，并且数字滤波器匹配第一级的噪声传递函数。系数可以写入数字滤波器以消除来自量化器的量化噪声。结果是有效和鲁棒的抖动注入技术，其适合于估计MASH ADC或其它多级ADC中的传递函数。
示例
示例1是用于传递函数估计的方法，所述方法包括：在多级噪声整形模数转换器(MASH ADC)的级中的量化器的输出处注入抖动信号；估计所述级的传递函数；以及基于所估计的传递函数对数字滤波器进行编程。
在示例2中，示例1可以包括作为级的噪声传递函数的传递函数。
在示例3中，上述示例中的任何一个可以包括作为该级之后的另一级的信号传递函数的传递函数。
在示例4中，上述示例中的任一个可以包括通过数字滤波器对另一级的数字输出进行滤波，其中该另一级处理由量化器引入的量化噪声。
在示例5中，上述示例中的任一个可以包括消除由量化器引入的量化噪声的数字滤波器。
在示例6中，上述示例中的任一个可以包括估计传递函数，包括执行抖动信号和MASH ADC的数字输出的互相关。
在示例7中，上述示例中的任一个可以包括通过抖动生成器生成抖动位流；以及通过复制电路对所述抖动比特流进行采样以生成所述抖动信号，其中所述复制电路复制所述量化器中的电路，以使所述抖动信号的定时与所述量化器的输出信号的定时基本匹配。
在示例8中，上述示例中的任一个可以包括在量化器中复制以下中的一个或多个的复制电路：比较器，时钟数据锁存器和逻辑缓冲器。
示例9是一种多级噪声整形模数转换器(MASH ADC)，所述MASH ADC包括：具有量化器和反馈数模转换器(DAC)的第一级；第二级，用于处理量化器的量化噪声；以及抖动电路以产生抖动信号，其中所述抖动信号驱动接收所述抖动信号的所述反馈DAC的输入和所述量化器的输出。
在示例10中，上述示例中的任一个可以包括用于估计第一级的噪声传递函数的估计电路；以及数字滤波器，用于对所述第二级的数字输出进行滤波以消除所述量化噪声，所述数字滤波器具有由所述估计电路确定的系数。
在示例11中，上述示例中的任一个可以包括用于估计第二级的信号传递函数的估计电路；以及数字滤波器，用于对所述第一级的数字输出进行滤波以消除所述量化噪声，所述数字滤波器具有由所述估计电路确定的系数。
在示例12中，上述示例中的任一个可以包括抖动电路，其包括时钟化伪随机二进制序列发生器，其基本上使抖动信号的定时与量化器的输出信号的定时匹配。
在示例13中，上述示例中的任一个可以包括抖动电路，该抖动电路包括：用于生成抖动位流的抖动发生器；以及用于对所述抖动位流进行采样以生成所述抖动信号的采样电路，其中所述采样电路复制所述量化器中的时钟控制电路。
在示例14中，上述示例中的任一个可以包括采样电路，该采样电路包括以下各项中的一个或多个：比较器，时钟数据锁存器和逻辑缓冲器。
在示例15中，上述示例中的任一个可以包括第一级，并且第二级使用连续时间电路来实现。
在示例16中，上述示例中的任何一个可以包括第一级是一阶Δ-Σ调制器，第二级是二阶Δ-Σ调制器。
示例17是一种用于传递函数估计的装置，所述电路包括：用于将随机化数字位流注入到多级噪声整形模数转换器(MASH ADC)的第一级中的量化器的输出流中的装置)；以及用于使用所述随机化数字位流确定用于对来自所述MASH ADC的输出进行滤波的数字滤波器的系数的装置。
在示例18中，上述示例中的任一个可以包括用于注入随机化数字比特流的装置，其包括用于将随机化数字比特流的定时与输出流的定时进行匹配的装置。
在示例19中，上述示例中的任一个可以包括对MASH ADC的第一级的数字输出进行滤波的数字滤波器；并且所述数字滤波器匹配在所述MASH ADC的第一级之后的第二级的信号传递函数。
在示例20中，上述示例中的任一个可以包括对MASH ADC的第一级之后的第二级的数字输出进行滤波的数字滤波器；并且所述数字滤波器匹配所述MASH ADC的第一级的噪声传递函数。
其他实施方式说明、变型和应用
通常用于蜂窝电信的射频(RF)频带的宽度从用于2G/3G/4G平台的35-75MHz增长到用于今天的长期演进(LTE)的100-200MHz，并且需要放松图像抑制滤波已将直接中频(IF)采样频率推到300+MHz。在一些实施例中，抖动注入技术可以在连续时间(CT)多级噪声整形(MASH)ADC集成电路中使用，其在465MHz信号带宽上实现69dB的DR，组合功耗为从±1.0V/1.8V电源。ADC集成电路可以在28nm CMOS中实现，并且在信号上实现64dB的峰值SNDR，-156dBFS/Hz的小信号噪声谱密度(NSD)和156dB的品质因数(FOM)带宽为465MHz。采用8GHz采样率和465MHz的信号带宽，过采样率(OSR)为8.6。可以选择1-2MASH架构以在低OSR下实现积极的噪声整形。使用低阶子回路也有助于整个ADC的鲁棒性。第一级可以是一阶调制器，以在低OSR情况下针对给定热噪声要求最小化放大器的功率。第一级可以包括有源RC积分器，17级闪速ADC(FLASH1)，电流导引DAC(IDAC1)和电容DAC(CDAC1)。CDAC1实现快速直接反馈(DFB)环路以补偿与所选FLASH-IDAC定时相关联的过量环路延迟。差分200ΩR1U和625uA IDAC1LSB可以设置2V差分p-p输入满量程。抖动块将1位1/2-LSB抖动信号添加到FLASH1的输出。第一级的量化余数经由R21和电流控制DAC(IDAC2A)注入第二级。R21被实现为全通RC晶格滤波器，以提供准确的跨导和大致匹配通过FLASH1-IDAC2A路径的延迟的群延迟。然后残余电流由二阶第二级数字化。第二级包括用于提供DFB环路的有源RC谐振器，17级闪存ADC(FLASH2)，电流导引DAC(IDAC2B和IDAC3)和电容DAC(CDAC2)。第二级使用反馈拓扑来最小化STF峰值，并且第二级的输入满量程按比例缩小以提供6级的级间增益，以最小化总体量化噪声基底，同时防止第一级的残余饱和第二阶段。两个级的数字输出V1和V2被馈送到数字后端用于进一步处理。10抽头可编程FIR滤波器(DNCF)可以在抽取(DEC)四分之一之后实现数字量化噪声消除和均衡。可以在集成启动校准阶段期间使用片外LMS算法来生成DNCF系数。
改进的抖动注入技术的一个重要目的是具有鲁棒抖动注入，其可以具有精确的定时控制，使得抖动信号不能与CT MASH ADC内部的闪速量化器的量化噪声区分开。尽管关于用于在CT MASH ADC中的抖动注入的技术(第一级和第二级用连续时间电路(没有开关电容器电路)来实现)描述了本文描述的实施例，但是这些技术可以应用于其他架构，例如此外，所述技术可用于估计MASH ADC的任何一级的噪声传递函数，包括连续时间MASH ADC(其使用连续时间电路)，离散时间MASH ADC(其使用开关电容器电路)或者混合连续时间和离散时间MASH ADC。尽管许多示例被描述为与闪速量化器一起使用，但是本文描述的技术也可应用于其他类型的模数转换器虽然本文的一些示例涉及1-2MASH ADC(第一级是第一级Δ-Σ调制器，第二级是二级Δ-Σ调制器)，但是抖动注入技术可应用于估计具有不同阶调制器(例如，2-2MASH ADC)的MASH ADC。虽然本文的一些示例涉及两级ADC，但是抖动注入技术适用于估计具有三级或更多级的ADC中的传递函数。
在一个示例实施例中，图中的任何数量的电路可以在相关联的电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件，并且还提供用于其他外围设备的连接器的通用电路板。更具体地，板可以提供电连接，系统的其他部件可以通过该电连接电通信。基于特定配置需求，处理需求，计算机设计等，任何合适的处理器(包括数字信号处理器，微处理器，支持芯片组等)，计算机可读非暂时性存储器元件等可以适当地耦合到板。诸如外部存储器，附加传感器，用于音频/视频显示的控制器以及外围设备的其它组件可以作为插入卡，经由电缆附接到板或者集成到板本身中。在各种实施例中，本文描述的功能可以仿真形式被实现为在布置在支持这些功能的结构中的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。
在另一示例实施例中，附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关联的组件和电路的设备)或者实现为应用中的插件模块电子设备的特定硬件。注意，本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字，模拟，混合信号和通常的射频功能：所有这些可以提供在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，其具有位于单个电子封装内的多个分离的IC，并且被配置为通过电子封装彼此紧密地相互作用。在各种其它实施例中，数字滤波器可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核中实现。
还必须注意，仅为了示例和教导的目的而提供了本文概述的所有规范，尺寸和关系(例如，处理器的数量，逻辑操作等)。在不脱离本公开的精神或所附权利要求的范围的情况下，可以相当大地改变这样的信息。该规范仅适用于一个非限制性示例，因此，它们应当被这样解释。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离本公开，所附权利要求的范围的情况下，可以对这样的实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。
用于抖动注入的本架构特别适用于其中使用MASH ADC的高速，连续时间，高精度应用。可以极大地受益于该架构的应用包括：仪器、测试、频谱分析仪、军事目的、雷达、有线或无线通信、移动电话(特别是因为标准继续推动更高速度的通信)和基站。
注意，利用本文提供的众多示例，可以按照两个，三个，四个或更多个电子部件来描述交互。然而，这仅仅是为了清楚和示例的目的。应当理解，系统可以以任何合适的方式合并。沿着类似的设计替代方案，附图的任何所示的部件，模块和元件可以以各种可能的配置组合，所有这些都明显在本说明书的广泛范围内。在某些情况下，可以通过仅参考有限数量的电气元件来更容易地描述给定的一组流的一个或多个功能。应当理解，图中的电路及其教导是容易扩展的，并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的广泛教导。
注意，在本说明书中，包括在“一个实施例”、“示例性实施例”、“实施例”、“另一实施例”，“一些实施例”、“各种实施例”、“其它实施例”、“替代实施例”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示任何这样的特征包括在本公开的一个或多个实施例中，或者可以不必在相同的实施例中组合。
还重要的是注意，与诸如图10和12中所示的过程的相关的抖动注入的功能仅示出了可以由图4中所示的电路执行或在其内执行的一些可能的功能，这些操作中的一些可以在适当时被删除或移除，或者这些操作可以被显着地修改或改变而不脱离本公开的范围。此外，这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。由在此描述的实施例提供了基本的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置，时间顺序，配置和定时机制。
本领域技术人员可确定许多其它改变，替代，变化，改变和修饰，并且意图是本公开包括所有这样的改变，替代，变化，改变和修饰。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种用于传递函数估计的方法，所述方法包括：
在多级噪声整形模数转换器(MASH ADC)的级中的量化器的输出处注入抖动信号；
估计所述级的传递函数；和
基于估计的传递函数对数字滤波器进行编程。
2.根据权利要求1所述的方法，其中所述传递函数是所述级的噪声传递函数。
3.根据权利要求1所述的方法，其中所述传递函数是所述级之后的另一级的信号传递函数。
4.根据权利要求1所述的方法，进一步包括：
由所述数字滤波器滤波另一级的数字输出，其中所述另一级处理由所述量化器引入的量化噪声。
5.根据权利要求1所述的方法，其中所述数字滤波器消除由所述量化器引入的量化噪声。
6.根据权利要求1所述的方法，其中估计所述传递函数包括执行所述抖动信号与所述MASH ADC的数字输出的互相关。
7.根据权利要求1所述的方法，进一步包括：
通过抖动生成器生成抖动位流；和
通过复制电路对所述抖动位流进行采样以产生所述抖动信号，其中所述复制电路复制所述量化器中的电路，以使所述抖动信号的定时与所述量化器的输出信号的定时基本匹配。
8.根据权利要求7所述的方法，其中所述复制电路在所述量化器中复制以下中的一个或多个：比较器，时钟数据锁存器和逻辑缓冲器。
9.一种多级噪声整形模数转换器(MASH ADC)，所述MASH ADC包括：
具有量化器和反馈数模转换器(DAC)的第一级；
第二级，用于处理量化器的量化噪声；和
抖动电路以产生抖动信号，其中所述抖动信号驱动接收所述抖动信号的所述反馈DAC的输入和所述量化器的输出。
10.根据权利要求9所述的MASH ADC，进一步包括：
估计电路，用于估计所述第一级的噪声传递函数；和
用于对所述第二级的数字输出进行滤波以消除所述量化噪声的数字滤波器，所述数字滤波器具有由所述估计电路确定的系数。
11.根据权利要求9所述的MASH ADC，进一步包括：
估计电路，用于估计所述第二级的信号传递函数；和
用于对所述第一级的数字输出进行滤波以消除所述量化噪声的数字滤波器，所述数字滤波器具有由所述估计电路确定的系数。
12.根据权利要求9所述的MASH ADC，其中所述抖动电路包括时钟伪随机二进制序列发生器，其基本上使所述抖动信号的定时与所述量化器的输出信号的定时匹配。
13.根据权利要求9所述的MASH ADC，其中所述抖动电路包括：
用于产生抖动位流的抖动发生器；和
采样电路，用于对所述抖动位流进行采样以生成所述抖动信号，其中所述采样电路复制所述量化器中的时钟控制电路。
14.根据权利要求13所述的MASH ADC，其中所述采样电路包括以下中的一个或多个：比较器，时钟数据锁存器和逻辑缓冲器。
15.根据权利要求9所述的MASH ADC，其中所述第一级和所述第二级用连续时间电路来实现。
16.根据权利要求9所述的MASH ADC，其中所述第一级是一阶Δ-Σ调制器，所述第二级是二阶Δ-Σ调制器。
17.一种用于传递函数估计的装置，所述电路包括：
用于将随机化数字位流注入到多级噪声整形模数转换器(MASH ADC)的第一级中的量化器的输出流中的装置；和
用于使用所述随机化数字位流确定用于对来自所述MASH ADC的输出进行滤波的数字滤波器的系数的装置。
18.根据权利要求17所述的设备，其中用于注入所述随机化数字位流的装置包括用于将所述随机化数字位流的定时与所述输出流的定时进行匹配的装置。
19.根据权利要求17所述的装置，其中：
所述数字滤波器对所述MASH ADC的第一级的数字输出进行滤波；和
数字滤波器匹配在MASH ADC的第一级之后的第二级的信号传递函数。
20.根据权利要求17所述的装置，其中：
所述数字滤波器对所述MASH ADC的第一级之后的第二级的数字输出进行滤波；和
数字滤波器匹配MASH ADC的第一级的噪声传递函数。
CN201611169196.2A 2015-12-16 2016-12-16 连续mash adcs的抖动注入 Active CN107786208B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562268034P 2015-12-16 2015-12-16
US62/268,034 2015-12-16

Publications (2)

Publication Number Publication Date
CN107786208A true CN107786208A (zh) 2018-03-09
CN107786208B CN107786208B (zh) 2021-08-03

Family

ID=57471706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611169196.2A Active CN107786208B (zh) 2015-12-16 2016-12-16 连续mash adcs的抖动注入

Country Status (4)

Country Link
US (1) US9838031B2 (zh)
EP (2) EP3998707A1 (zh)
CN (1) CN107786208B (zh)
DE (1) DE202016009095U1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111313901A (zh) * 2020-02-28 2020-06-19 清华大学 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN113726338A (zh) * 2021-07-26 2021-11-30 西安电子科技大学 模数转换器及模数转换方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6945331B2 (ja) * 2017-04-18 2021-10-06 ルネサスエレクトロニクス株式会社 アナログ・ディジタル変換器およびミリ波レーダシステム
US10541707B2 (en) * 2017-07-24 2020-01-21 University College Cork, Nui, Cork Apparatus for reducing wandering spurs in a fractional-N frequency synthesizer
US10615820B2 (en) * 2017-11-13 2020-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for digital excess loop delay compensation in a continuous time delta sigma modulator
KR102441025B1 (ko) 2017-12-06 2022-09-05 삼성전자주식회사 반도체 장치 및 그 동작 방법
KR101982209B1 (ko) * 2018-06-14 2019-05-24 고려대학교 산학협력단 연속 시간 델타-시그마 변조기
US10574250B1 (en) * 2019-02-28 2020-02-25 Nxp Usa, Inc. Digital calibration systems and methods for multi-stage analog-to-digital converters
US10924128B2 (en) 2019-05-24 2021-02-16 Analog Devices International Unlimited Company VCO-based continuous-time pipelined ADC
US11075644B2 (en) * 2019-07-12 2021-07-27 Newracom, Inc. Efficient all-digital domain calibration architecture for a successive approximation register analog-to-digital converter
US10965302B1 (en) 2019-10-12 2021-03-30 Analog Devices International Unlimited Company Background static error measurement and timing skew error measurement for RF DAC
US11075643B2 (en) 2019-12-20 2021-07-27 Analog Devices International Unlimited Company Background timing skew error measurement for RF DAC
US11128310B1 (en) * 2020-04-24 2021-09-21 Analog Devices International Unlimited Company Background duty cycle error measurement for RF DAC
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11218158B1 (en) 2021-01-21 2022-01-04 Analog Devices International Unlimited Company Digital estimation of transfer functions in continuous-time analog-to-digital converters
US11502699B1 (en) * 2021-06-24 2022-11-15 Nxp B.V. System and method of calibration of sigma-delta converter using injected signal correlation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970120B1 (en) * 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US7825845B1 (en) * 2007-02-07 2010-11-02 Cirrus Logic, Inc. Digital output semiconductor magnetic field sensor integrated circuit
CN104579344A (zh) * 2013-10-18 2015-04-29 亚德诺半导体集团 多级噪声整形模数转换器
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862169A (en) 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
US5959562A (en) 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
TW443039B (en) 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
DE19937246B4 (de) 1999-08-06 2005-12-22 Siemens Ag Kaskadierter Sigma-Delta-Modulator
US6473019B1 (en) 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6873281B1 (en) 2003-08-28 2005-03-29 Impinj, Inc. Interleaved digital correction for MASH delta-sigma ADC
US6965275B2 (en) 2004-02-13 2005-11-15 Infineon Technologies Ag Method and apparatus for tuning a filter
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
US7385537B2 (en) * 2005-02-28 2008-06-10 Texas Instruments Incorporated Linear feedback shift register first-order noise generator
US7042375B1 (en) 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter
US7321325B2 (en) 2005-07-07 2008-01-22 Realtek Semiconductor Corp. Background calibration of continuous-time delta-sigma modulator
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
US7548071B2 (en) 2006-01-31 2009-06-16 University Of Utah Research Foundation Reflectometry test system using a sliding pseudo-noise reference
US7626525B2 (en) 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
CN101330482B (zh) 2007-06-18 2012-07-04 卓胜微电子（上海）有限公司 Dtmb系统中利用fwt实现快速信道估计的方法
EP2522076B1 (en) 2010-01-05 2020-07-29 Christopher Pagnanelli Multi-mode sampling/quantization converters
US8228221B2 (en) * 2010-09-28 2012-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for calibrating sigma-delta modulator
US8471740B2 (en) * 2011-11-14 2013-06-25 Analog Devices, Inc. Reducing the effect of non-linear kick-back in switched capacitor networks
US8760330B2 (en) * 2012-01-31 2014-06-24 Intel Mobile Communications GmbH Analog-to-digital converter, signal processor, and method for analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970120B1 (en) * 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US7825845B1 (en) * 2007-02-07 2010-11-02 Cirrus Logic, Inc. Digital output semiconductor magnetic field sensor integrated circuit
CN104579344A (zh) * 2013-10-18 2015-04-29 亚德诺半导体集团 多级噪声整形模数转换器
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. KISS等: "Adaptive digital correction of analog errors in MASH ADCs. II. Correction using test-signal injection", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: ANALOG AND DIGITAL SIGNAL PROCESSING》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US11133813B2 (en) 2019-09-27 2021-09-28 Realtek Semiconductor Corporation Analog to digital converter device and noise shaping digital slope analog to digital converter circuitry
CN112583406A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112583406B (zh) * 2019-09-30 2024-02-09 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN111313901A (zh) * 2020-02-28 2020-06-19 清华大学 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC
CN113726338A (zh) * 2021-07-26 2021-11-30 西安电子科技大学 模数转换器及模数转换方法
CN113726338B (zh) * 2021-07-26 2024-03-19 西安电子科技大学 模数转换器及模数转换方法

Also Published As

Publication number Publication date
US9838031B2 (en) 2017-12-05
CN107786208B (zh) 2021-08-03
US20170179975A1 (en) 2017-06-22
EP3182600A1 (en) 2017-06-21
DE202016009095U1 (de) 2022-06-13
EP3998707A1 (en) 2022-05-18

Similar Documents

Publication Publication Date Title
CN107786208A (zh) 连续mash adcs的抖动注入
CN106899302B (zh) Mash adc的自适应数字量化噪声消除滤波器
CN106888018B (zh) Dac时序失配误差的数字测量
JP6421145B2 (ja) オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造
EP2930850B1 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
Ghosh et al. Linearization through dithering: A 50 MHz bandwidth, 10-b ENOB, 8.2 mW VCO-based ADC
US11329660B2 (en) VCO-based continuous-time pipelined ADC
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
Yu et al. A low-power multi-bit/spl sigma//spl delta/modulator in 90-nm digital cmos without dem
CN110022157A (zh) 信号处理装置和δ-σ调制器
CN109787636A (zh) 连续时间三角积分调制器
CN106899301A (zh) 用于在连续输入adc处的可调电阻的保护电路
CN106888023A (zh) 在多级δ‑σ模数转换器中的信号传递函数均衡
Fukazawa et al. A CT 2–2 MASH ΔΣ ADC with multi-rate LMS-based background calibration and input-insensitive quantization-error extraction
Yan et al. A second-order continuous-time delta-sigma modulator with double self noise coupling
Na et al. Estimating non-ideal effects within a top-down methodology for the design of continuous-time delta-sigma modulators
Qazi et al. A high-resolution reconfigurable sigma-delta Digital-to-Analog Converter for RF pulse transmission in MRI scanners
He et al. A dual-VCO-based quantizer with highly improved linearity and enlarged dynamic range
Feng et al. A finite gain bandwidth compensation method for low power continuous-time ΣΔ modulator
Peng et al. A modified background calibration technique for multi-bit delta-sigma modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right