CN106888023A - 在多级δ‑σ模数转换器中的信号传递函数均衡 - Google Patents

在多级δ‑σ模数转换器中的信号传递函数均衡 Download PDF

Info

Publication number
CN106888023A
CN106888023A CN201611149082.1A CN201611149082A CN106888023A CN 106888023 A CN106888023 A CN 106888023A CN 201611149082 A CN201611149082 A CN 201611149082A CN 106888023 A CN106888023 A CN 106888023A
Authority
CN
China
Prior art keywords
response
filter
transfer function
adc
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611149082.1A
Other languages
English (en)
Other versions
CN106888023B (zh
Inventor
J·B·谢尔瓦
D·W·帕特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN106888023A publication Critical patent/CN106888023A/zh
Application granted granted Critical
Publication of CN106888023B publication Critical patent/CN106888023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开在多级Δ‑Σ模数转换器中的信号传递函数均衡。通常，复杂系统在模数转换器(ADC)的输出处需要单独且昂贵的均衡器。并非提供单独的均衡器，多级态噪声整形(MASH)ADC的有效信号传递函数(STF)可以通过利用用于量化噪声消除所需的可用数字滤波硬件来修改。修改可以包括在之前经提供用于计算数字量化噪声消除滤波器系数的软件中添加计算，其中添加计算也考虑均衡。因此，可以修改信号传递函数以满足ADC或系统级信号链规格，而无需额外的均衡硬件。该方法对于其中幅度和相位响应更难以满足的高速应用特别有吸引力。

Description

在多级Δ-Σ模数转换器中的信号传递函数均衡
优先权数据
本申请是一种非临时专利申请，其受益于标题为“SIGNAL TRANSFER FUNCTIONEQUALIZATION IN MULTI-STAGE DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTERS”(于2015年12月15日提交，序列号62/267,330)的美国临时专利申请的权益。该美国临时专利申请的全部内容通过引用并入本文。
技术领域
本公开一般涉及模数转换器(ADC)，更具体地涉及多级Δ-Σ模数转换器(MASHADC)中的信号传递函数均衡。
背景技术
在许多电子应用中，模拟输入信号被转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备设置有一个或多个传感器以进行测量，并且这些传感器可以生成模拟信号。然后，模拟信号将被提供给模数转换器(ADC)作为输入，以生成数字输出信号用于进一步处理。在另一种情况下，天线基于携带空气中的信息/信号的电磁波产生模拟信号。然后由天线产生的模拟信号作为输入提供给ADC，以产生数字输出信号用于进一步处理。
ADC可以在诸如宽带通信系统，音频系统，接收器系统等许多地方找到。ADC可以转换表示真实世界现象(例如，光，声音，温度或压力)的模拟电信号，用于数据处理目的。ADC用于广泛的应用，包括通信、能源、医疗保健、仪器仪表和测量、电机和电源控制、工业自动化和航空航天/国防。设计ADC是一项非常重要的任务，因为每个应用在速度、性能、功耗、成本和尺寸方面可能有不同的需求。随着需要ADC的应用的增长，对精确和可靠的转换性能的需求也在增长。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，参考结合附图进行的以下描述，其中相同的附图标记表示相同的部分，其中：
图1是Δ-Σ模数转换器(DS ADC)的示例性系统图；
图2示出了具有数字量化噪声消除的示例性两级MASH ADC；
图3是在ADC的输出处具有单独均衡器的无线接收器系统；
图4A示出了具有数字量化噪声消除的示例性两级MASH ADC；
图4B示出根据本公开的一些实施例的具有数字量化噪声消除和均衡的示例性两级MASH ADC；和
图5示出根据本公开的一些实施例的用于生成数字噪声量化消除和均衡滤波器的示例性方法；
图6示出了根据本公开的一些实施例的示例性DSTF2和DNTF1示例；
图7示出根据本公开的一些实施例的实现期望的STF的期望STF和均衡器响应；
图8示出了根据本公开的一些实施例的示例性可编程滤波器响应；
图9示出根据本公开的一些实施例的用于数字噪声量化消除和均衡的示例性方法；
图10A-C示出根据本公开的一些实施例的用于数字噪声量化消除和均衡的方法；和
图11示出根据本公开的一些实施例的用于数字噪声量化消除和均衡的示例性方法。
具体实施方式
通常，复杂系统在模数转换器(ADC)的输出处需要单独且昂贵的均衡器。并非提供单独的均衡器，多级噪声整形(MASH)ADC的有效信号传递函数(STF)可以通过利用用于量化噪声消除所需的可用数字滤波硬件来修改。修改可以包括在先前提供用于计算数字量化噪声消除滤波器系数的软件中添加计算，其中添加计算以考虑均衡。因此，可以修改信号传递函数以满足ADC或系统级信号链规格，而无需额外的均衡硬件。该方法对于其中幅度和相位响应更难以满足的高速应用特别有吸引力。
设计模数转换器。
ADC是将由模拟信号携带的连续物理量转换为表示该量的幅度的数字值(或携带该数字值的数字信号)的电子设备。该转换涉及模拟输入信号的量化，因此它将引入少量的误差。通常，通过模拟输入信号的周期性采样来进行量化。结果是将连续时间和连续幅度模拟输入信号转换为离散时间和离散幅度数字信号的数字值序列(即，数字信号)。ADC可以通过以下应用要求来定义：其带宽(其可以适当地转换为数字信号的模拟信号的频率范围)及其分辨率(离散电平的数量，最大模拟信号可以被划分并表示为数字信号)。ADC还具有用于量化ADC动态性能的各种规范，包括信号与噪声和失真比(SINAD)，有效位数(ENOB)，信噪比(SNR)，总谐波失真(THD)总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计，可以根据应用要求和性能规格进行选择。
基于Δ-Σ(DS)调制(本文称为“DS ADC”)的ADC已经广泛地用于数字音频和高精度仪器系统中。图1是Δ-Σ模数转换器(DS ADC)的示例性系统图，或者在本文中有时称为Δ-Σ调制器。DS ADC包括环路滤波器102、量化器104和反馈数模转换器(DAC)106(即，在DSADC的反馈路径中的DAC)。
DS ADC通常提供能够以低成本以高分辨率将模拟输入信号转换为数字信号的优点。通常，DS ADC使用DS调制器对模拟信号u进行编码。量化器104可以用于该目的，采用例如低分辨率ADC作为1位ADC，闪速ADC，闪速量化器等。然后，如果适用，DS ADC可以应用数字滤波器(未示出)到DS调制器(即，量化器104)的输出以形成更高分辨率的数字输出。可以包括具有一个或多个积分器的环路滤波器102，以为DS ADC提供误差反馈，并帮助将来自量化器104的噪声形成从基带到较高频率。通常通过取原始模拟输入信号u和使用反馈DAC 106(其中数字化信号v被转换回模拟信号)产生的原始模拟输入信号的重建版本之间的差来产生误差。DS ADC的一个关键特性是其将量化噪声q(来自量化器104)推送到较高频率(也称为噪声整形)的能力。噪声整形的量取决于环路滤波器102的阶数。结果，DS ADC通常能够实现高分辨率模数转换。由于其流行性，已经提出了DS ADC和采用DS ADC的结构的许多变形。
多级噪声整形模数转换器(MASH ADC)
已经提出了对DS ADC的不同变化以实现适合于各种系统的各种优点。在一些应用中，DS ADC已经适应于满足功率关注，而一些其他DS ADC已经适应以降低复杂度。在某些情况下，DS ADC已经通过提供对错误和/或噪声的增强的控制来适应于满足精度关注。例如，对于强调噪声整形的应用，可以使用更高阶的DS调制器，即在环路滤波器中使用更多的积分器和反馈路径，用于将更多的量化噪声整形为高频。三角积分ADC(例如，图1)使用与过采样组合的量化噪声的整形来折衷具有信号带宽的分辨率。高阶噪声整形和多位实现允许更积极的权衡，但是存在使ADC不稳定的风险。
已经引入了具有多个DS ADC的多级噪声整形(MASH)ADC。一般来说，MASH ADC具有多个级，例如多个DS ADC。在一个示例中，MASH ADC可以具有两个级，例如前端和后端。每个级接收相应的模拟输入并输出相应的数字输出。在某些情况下，级接收相同的模拟输出。在一些情况下，级接收不同的模拟输入。例如，一些MASH ADC具有前端和后端，其中每个调制器的输入不同。一些MASH ADC具有阶段的实现可能不同的阶段。MASH ADC通过依靠单独稳定的Δ-Σ调制器的级联来解决不稳定性的问题。然而，MASH ADC依赖于量化噪声的消除，这需要模拟和数字传递函数之间的精确匹配。
一般来说，MASH ADC可包括用于数字化系统的信号和误差的多个级(级联Δ-Σ调制器)，以便满足与带宽，分辨率和信噪比相关的设计要求。MASH ADC的一个优点是，设计级联稳定的低阶环路，同时实现(潜在不稳定的)高阶环路的良好性能。在一个示例中，第一级使用第一ADC从模拟输入信号产生数字输出信号。可以从第一DAC模拟输出中减去第一级中的量化器的输入(或者等效地，来自第一环路滤波器/积分器的输出)，以产生第一级量化噪声。第一级量化噪声由第二级数字化。结果是第一级产生表示其量化噪声的模拟信号，并且第二级使用第二ADC对第一级的量化噪声进行量化。多级方法允许减少量化噪声，从而允许MASH ADC实现更高的性能。如果使用更多的级，则可以从第二DAC模拟输出中减去第二级中的量化器(或者等效地，来自第二环路滤波器或积分器的输出)的输入，以产生第二级量化噪声，通过第三阶段量化。到量化器的输入或来自环路滤波器/积分器的输出可以在减法之前被延迟元件延迟。可以提供延迟元件与用于在延迟元件的输入处从模拟信号生成DAC模拟输出的信号路径的可能的跨导和群延迟。为了产生MASH ADC的最终输出，组合相应的输出。有效地，结果是第一级的量化噪声被第二级抑制，并且来自第二级的量化噪声被第三级抑制(产生与单个三阶环相同的噪声抑制，当使用三个级联的一阶环路)。
虽然提供多个级增加了复杂性和成本，但是如果可以适当地执行量化噪声的消除，则MASH ADC可以实现显着的性能。图2示出了具有数字量化噪声消除的示例性两级MASHADC的(高电平图)，其可以提供量化噪声的消除。尽管该示例示出了两个阶段，但是通过本公开可以设想，数字量化噪声消除可以应用于具有多于两个级的MASH ADC。两个ADC，ADC1202和ADC2 204级联布置，表示两个独立级中的ADC。每个ADC从其输入到其输出具有信号传递函数(STF)，STF1和STF2。由ADC1 202引入的量化噪声q出现在其输出处。q1＝u-v1是ADC1202的量化噪声；q2是ADC2 204的量化噪声。量化噪声由相同级的噪声传递函数(NTF)整形。例如，第一级q1的量化噪声由第一级NTF1的噪声传递函数整形。第二级q2的量化噪声由第二级NTF2的噪声传递函数整形。由DSTF2 206和DNTF1208表示的传递函数对应于其对应的模拟对应物NTF2和NTF1的数字实现或估计。DSTF2和DNTF1是离散时间传递函数或连续时间传递函数的等效离散时间表示。在两级的数字输出v1，v2分别由DSTF2 206和DNTF1208滤波之后，数字信号例如通过求和节点210(或一些其它合适的求和电路或加法器)组合以产生最终数字输出。
对于图2的两级MASH ADC，组合输出vC给出为：
vc＝v1DSTF2-v2DNTF1 (1)
＝uSTF1DSTF2+q1(NTF1DSTF2-STF2DNTF1)-q2NTF2DNTF1
如果使得模拟和数字传递函数完全匹配，即，如果DSTF2＝STF2和DNTF1＝NTF1，则上述表达式简化为：
vc＝uSTF1DSTF2-q2NTF2DNTF1 (2)
因此，通过提供数字滤波器DSTF2 206和DNTF1208分别对两级的数字输出v1，v2进行滤波，来消除来自第一级q1的量化噪声(不再出现在组合输出vc中)。来自第二级q2的量化噪声由两个噪声传递函数(即，NTF2DNTF1)的乘积整形。如果模拟和数字传递函数不匹配，来自第一级的量化噪声将出现在由(NTF1DSTF2-STF2DNTF1)项整形的组合输出。这种不期望的效应被称为量化噪声泄漏，并且可以显着降低ADC的可实现的信噪比(SNR)性能。
已经探索了各种技术来减少量化噪声泄漏。在一些情况下，可以使模拟传递函数尽可能准确和可预测，但是该方法仅可能用于使用开关电容器电路(离散时间实现)的某些低速实现。更有效的技术是设计较低性能的模拟电路，估计它们的实际/实际信号和噪声传递函数，并用可编程数字滤波器补偿它们的缺点(如图2的DSTF2 206和DNTF1 208滤波器的箭头所示)。这种技术工作良好，只要模拟电路是足够线性的并且是时间不变的。可以通过使ADC输出与在第一级的量化器处注入的已知随机信号互相关或在前景中通过注入已知信号来执行传递函数脉冲响应的估计。可编程数字滤波器或消除滤波器可以被实现为可编程有限脉冲响应(FIR)滤波器。
在ADC的输出处具有单独的均衡可是昂贵的
在诸如在无线接收器中发现的复杂系统中，通常需要均衡器来确保信号路径频率和相位响应满足系统级目标规格。图3是具有在ADC 304和数字滤波器306下游的单独的均衡器302的无线接收器系统。无线接收器系统可以包括用于接收信号的天线308，低噪声放大器(LNA)310。均衡器302补偿由接收器信号路径中的各种信号处理块引入的响应中的失真。在较不复杂的应用中，例如对于其中ADC不具有平坦的信号传递函数或线性相位响应的接收器，也可能需要均衡器。例如，连续时间Δ-Σ调制器可以在其信号传递函数(STF)(例如，在一些频率处的峰值)处显示不期望的效应。可以添加均衡器(例如均衡器302)作为单独的组件以均衡信号传递函数。
在单个数字滤波器中组合数字量化噪声消除与均衡
如上所述，在用于校正任何信号传递函数幅度或相位(以及间接地，群延迟)响应问题的系统中可能需要均衡器。如果这样的系统包括作为其信号路径(作为ADC)的一部分的MASH ADC，则上述的数字量化噪声消除也可以扩展以实现均衡滤波器。扩展涉及对硬件数字滤波器的基于软件的修改已经包括在系统中以提供数字量化噪声消除。因此，可以在没有额外硬件成本的情况下实现均衡。即使在信号链中提供单独的均衡器，也可以放宽均衡器的要求。
图4A示出了类似于图2的具有数字量化噪声消除的示例性两级MASH ADC。注意，均衡滤波器EQF 412应用于MASH ADC的最终输出vC或者从MASH ADC的最终输出MASH ADC。PSTF 408是实现DSTF2的可编程STF滤波器。PNTF 410表示实现DNTF1的可编程NTF滤波器。可编程STF滤波器DSTF2旨在匹配第二级的实际STF；可编程NTF滤波器DNTF1的目的是匹配第一级的实际噪声传递函数。
通过修改，最初实现DSTF2和DNTF1以提供数字量化噪声消除的数字滤波器可以被更新以还实现均衡。图4B示出根据本公开的一些实施例的具有组合数字噪声消除和均衡的示例性两级MASH ADC。更新的滤波器PSTF*414现在实现DSTF2和EQF(均衡滤波器的缩写)，并且更新的滤波器PNTF*416实现DNTF1和EQF。将数字量化噪声消除滤波器与均衡滤波器组合不是微不足道的。必须为每个滤波器正确地确定更新的数字滤波器，例如DSTF2+EQF和DNTF1+EQF。值得注意的是，在形成MASH ADC vC的最终输出的两个滤波信号(示为加法/减法块)的组合之前，将这些滤波器应用于v1和v2。这与将单独的附加均衡滤波器添加到MASHADC vC的输出(如图4A所示)相反。
用于生成组合数字滤波器的方法
图5示出根据本公开的一些实施例的用于生成数字噪声消除和均衡滤波器的示例性方法。用于组合噪声消除滤波器和均衡滤波器的方法包括几个部分。该方法关于图4B所示的两级MASH ADC来描述，但是具有更多级的其他MASH ADC也可以利用该方法。图4B和图11中所示的电路和系统可以实现图5所示的方法。
在502(由图2及其伴随的描述所示)中，确定第二级DSTF2的数字信号传递函数和第一级DNTF1的数字噪声传递函数。数字传递函数估计实际的传递函数。优选地，DSTF2和DNTF1被确定为匹配或估计模拟对应物(即，DNTF1＝NTF1和DSTF2＝STF2)，使得数字滤波器可以实现完全消除第一级量化噪声q1。
在504中，从目标规范(其可以根据应用而变化)确定期望的ADC或全系统信号传递函数(STF)。例如，全系统STF可以表示为脉冲响应。如果需要线性相位响应，则可以确定STF以保证该性质(例如，其系数应该是对称的或反对称的)。
在506中，确定均衡滤波器响应(EQF)。优选地，当EQF与信号路径的其它部分(STF1，DSTF2，以及如果适用，ADC外部的其它滤波器内部)级联时，确定的EQF将产生期望的全系统STF。
在508中，基于确定的DSTF2，DNTF1和EQF，DSTF2与EQF组合作为新的数字滤波器，DNTF1与EQF组合作为另一新的数字滤波器。确定新的数字滤波器系数以确保实现所需的全系统STF，同时保持噪声消除功能。
在510中，将所确定的数字滤波器系数写入如图4B所示的两个可编程数字滤波器PSTF*414和PNTF*416或如图11所示的PSTF*1110和PNTF*1112。
新的数字滤波器PSTF*和PNTF*
以下示例示出了计算可编程数字滤波器PSTF*和PNTF*的响应的可能方法，使得可编程数字滤波器可以实现量化噪声消除和信号路径均衡。关于图4B中所示的两级MASH ADC或图11中所示的两级MASH ADC来描述该示例。在该特定示例中，两级MASH ADC被设计为具有以下理想的STF1和NTF1对于第一级和STF2用于第二级：
STF1＝1+z-1
NTF1＝1-z-1
STF2＝1+0.6z-1 (3)
在估计处理(图5的502)之后，确定相应的数字传递函数DSTF2和DNTF1。图6示出了根据本公开的一些实施例的示例性DSTF2和DNTF1。DSTF2的脉冲响应在曲线602中示出。DSTF2的频率响应在曲线604中示出。DNTF1的脉冲响应在曲线606中示出。DNTF1的频率响应在曲线608中示出。为了简单起见，STF2和NTF1传递函数被假定为理想的，因此DSTF2和DNTF1匹配模拟对应方程(等式组(3))的等式。
假设期望的全系统STF响应STF(z)被确定为0.25+0.5z-1+0.25z-2(图5的504)，其对应于良好行为的低通滤波器响应。均衡滤波器响应EQF，例如当与STF1和DSTF2级联时，实现期望的全系统STF响应。在数学方面，EQF(z)·STF1(z)·DSTF2(z)＝STF(z)。因此，EQF(z)可以从以下等式(图5的506)确定。
图7示出根据本公开的一些实施例的实现期望的STF的期望的全系统STF(z)和均衡器响应EQF(z)。期望的全系统STF的脉冲响应和频率响应分别在曲线702和704中示出。实现完全系统STF响应的EQF的脉冲响应和频率响应分别在曲线706和708中示出。由于组合的噪声消除和均衡响应旨在被实现为FIR滤波器，所以来自等式(4)的EQF(z)的结果可以被转换为脉冲响应。这可以通过当脉冲施加到其输入时计算滤波器的行为来完成。
为了将DSTF2和DNTF1与上面确定的EQF组合，可以在时域中将响应卷积在一起(图5的508)：
卷积组合响应DSTF2和EQF，并且还组合响应DNTF1和EQF，使得可以确定在图4B中看到的新的数字滤波器PSTF*和PNTF*，即可以确定滤波器系数。因此，利用新的系数可以通过可编程数字滤波器来实现。等效地，对于相同的结果，响应可以在频域中彼此相乘。
图8示出根据本公开的一些实施例的示例性可编程滤波器响应。数字滤波器PSTF*的脉冲响应和频率响应分别在曲线802和804中示出。数字滤波器PNTF*的脉冲响应和频率响应分别在曲线806和808中示出。用于数字滤波器PSTF*和PNTF*的新系数可以被写入可编程滤波器(图5的510)。对于该示例，每个可编程滤波器中的抽头数量是12(在等式(5)和(6)中为N)。使用这些可编程数字滤波器PSTF*和PNTF*，产生的全系统STF可以精确匹配所需的STF，同时保持量化噪声消除功能。
用于组合数字噪声量化消除和均衡的示例性方法和装置
图9示出根据本公开的一些实施例的用于具有MASH ADC的系统的数字噪声量化消除和均衡的示例性方法。该方法类似于图5所示的方法和图6-8所示的方案。图4B和图11中所示的电路和系统可以实现图9所示的方法。
在902中，确定MASH ADC中的特定级的数字传递函数响应。在一些实施例中，特定级的数字传递函数是估计特定级的实际信号传递函数的数字信号传递函数。例如，数字传递函数是估计第二级STF2的实际信号传递函数的第二级DSTF2的数字信号传递函数。在一些实施例中，特定级的数字传递函数是估计特定级的实际噪声传递函数的数字噪声传递函数。例如，数字传递函数是估计第一级NTF1的实际噪声传递函数的第一级DNTF1的数字噪声传递函数。优选地，DSTF2和DNTF1被确定为与模拟/实际对应物匹配(即，DNTF1＝NTF1和DSTF2＝STF2)，使得数字滤波器可以实现第一级量化噪声q1的完全抵消。数字传递函数响应的确定可以在背景中通过使ADC输出与在第一级的量化器处注入的已知随机信号互相关或者通过注入已知信号在前台中执行。
在904中，确定均衡滤波器响应EQF。均衡滤波器响应对应于实现期望的全系统STF响应的均衡滤波器响应。该方法还可以包括确定具有MASH ADC的系统的期望信号传递函数响应，其可以根据应用而不同。确定均衡滤波器响应可以包括基于期望的信号传递函数响应(期望的全系统STF)和MASH ADC的信号路径中的传递函数来确定均衡滤波器响应。该操作由等式(4)示出。期望的信号传递函数响应是期望的全系统STF被示为STF(z)，并且MASHADC的信号路径中的传递函数被示为STF1(z)·DSTF2(z)(例如，第一级的信号传递函数和第二级的估计/数字信号传递函数)。如果在MASH ADC的信号路径中存在三个级，则用于找到均衡函数响应的等式将是：EQF(z)＝STF(z)/(STF1(z)*DSTF2(z)*DSTF3)。
在906中，将数字传递函数响应(来自902)和均衡滤波器响应EQF(来自904)组合成组合或合并的数字滤波器。组合操作由图5-8及其相应的描述来说明。例如，组合/合并的数字滤波器可以组合DSTF2和EQF。在另一实例中，组合/合并的数字滤波器可以组合DNTF1和EQF。在频域中，组合数字传递函数响应和均衡滤波器响应可以是两个响应的乘法以获得组合或合并的数字滤波器。在时域中，组合数字传递函数响应和均衡滤波器响应包括将数字传递函数响应与均衡滤波器响应进行卷积以确定组合/合并数字滤波器的滤波器系数(由等式(5)和(6))。来自906的结果可以包括图4B和11的可编程滤波器PSTF*和PNTF*的滤波器系数。该方法还可以包括将组合数字滤波器的滤波器系数写入可编程有限脉冲响应滤波器。
在908中，组合数字滤波器对MASH ADC中的不同级的数字输出进行滤波。组合数字滤波器在将来自组合数字滤波器的结果与来自MASH ADC的其它级的其它结果组合之前对数字输出进行滤波。换句话说，组合数字滤波器可以放置在组合MASH ADC中的级的结果的求和节点的上游。例如，如图4B和图11所示，组合DSTF2和EQF的可编程滤波器PSTF*可以对第一级v1的输出进行滤波。在另一实例中，组合DNTF1和EQF的可编程滤波器PNTF*可以对第二级v2的输出进行滤波。可编程滤波器的输出随后由求和节点210或1120组合。该滤波架构与使用图3和图4A中所示的单独的均衡器(在求和节点的下游)的滤波架构明显不同。
图10A-C示出根据本公开的一些实施例的用于数字噪声量化消除和均衡的方法。该方法类似于图5所示的方法和图6-8所示的方案。图4B和图11中所示的电路和系统可以实现图10A-C所示的方法。电路和系统通常将包括多级噪声整形模数转换器(MASH ADC)。
在1002中，可编程装置可以对MASH ADC的特定级的数字输出进行滤波。示例包括图4B和图11的可编程滤波器PSTF*和PNTF*，用于分别滤波第一级的数字输出v1和第二级的数字输出v2。例如，可编程装置可以包括具有合适数量抽头的可编程数字滤波器或可编程有限脉冲响应滤波器。
在1004中，基于MASH ADC的另一级(例如，DSTF2和DNTF1)的估计传递函数响应和所确定的均衡滤波器响应，例如通过数字装置来计算可编程装置的系数。
图10B示出了如何确定估计的传递函数。在1006中，测量MASH ADC的另一级。在1008中，从测量确定估计的传递函数响应，其估计MASH ADC的另一级的实际信号传递函数。结合图2解释用于测量和估计响应的过程。优选地，确定诸如DSTF2和DNTF1的估计传递函数以匹配模拟/实际对应物(即，DNTF1＝NTF1和DSTF2＝STF2)，使得数字滤波器可以实现第一级量化噪声q1的完全消除。数字传递函数响应的确定可以在背景中通过使ADC输出与在第一级的量化器处注入的已知随机信号互相关或者通过注入已知信号在前台中执行。
图10C示出1004的细节。可编程滤波器的计算系数可以包括1010，其中确定的均衡滤波器响应从系统的期望信号传递函数响应和MASH ADC的信号路径中的传递函数确定((4)示出)和1012，其中MASH ADC的另一级的估计的传递函数响应和确定的均衡滤波器响应被组合(由等式(5)和(6)示出)。
具有组合的数字噪声量化消除和均衡的示例性系统
图11示出根据本公开的一些实施例的具有数字噪声量化消除和均衡的示例性系统。该系统可以实现本文所述的方法。该系统包括具有至少两个级的MASH ADC 1102，至少包括第一级(级11104)和随后的第二级(级21106)。级11104和级21106的数字输出由求和节点1120(例如，合适的求和电路或加法器)组合。
该系统还包括用于估计MASH ADC的特定级的传递函数响应的电路1108。在一些实施例中，特定级是MASH ADC(级21106)中的后续第二级，并且用于估计传递函数响应的电路1108包括用于进行MASH ADC的后续第二级的测量并确定数字信号传递函数响应(DSTF2)作为估计的传递函数响应，其从所述测量估计MASH ADC(STF2)的后续第二级的实际信号传递函数。在一些实施例中，特定级是MASH ADC(级11104)中的第一级，并且用于估计传递函数响应的电路1108包括用于进行MASH ADC的第一级的测量并确定数字噪声传递函数响应(DNTF1)作为估计的传递函数响应，其从测量结果估计MASH ADC(NTF1)的第一级的实际噪声传递函数。在一些示例中，电路1108可以通过使ADC输出与在第一级的量化器处注入的已知随机信号互相关或者通过注入已知信号在前台中估计背景中的传递函数脉冲响应。
该系统还包括用于对MASH ADC的另一级进行滤波的可编程滤波器。可编程滤波器可以包括PSTF*1110。可编程滤波器可以包括PNTF*1112。可编程滤波器在组合来自用于最终数字输出(例如，vc)的MASH ADC的级的结果之前处理由另一级产生的数字输出(例如，v1，v2)。可编程滤波器可以是可编程有限脉冲响应滤波器。
系统还包括用于基于估计的传递函数响应和确定的均衡滤波器响应来计算可编程滤波器的系数的逻辑1114，例如数字处理逻辑或电路。用于计算可编程滤波器的系数的逻辑可以包括用于根据系统的期望信号传递函数响应和MASH ADC的信号路径中的传递函数来确定所确定的均衡滤波器响应的逻辑。该操作由等式(4)示出。用于计算可编程滤波器的系数的逻辑可以包括将估计的传递函数响应和确定的均衡滤波器响应组合成单个数字滤波器。该操作由等式(5)和(6)示出。逻辑1114或系统可以包括用于将计算的系数写入可编程有限脉冲响应滤波器的逻辑。
示例
示例1是用于具有多级噪声整形模数转换器(MASH ADC)的系统的数字量化噪声消除和均衡的方法，所述方法包括：确定特定级的数字传递函数响应在MASH ADC中，确定均衡滤波器响应，将所述数字传递函数响应和均衡滤波器响应组合成组合数字滤波器。
在示例2中，上述示例中的任一个可以进一步包括通过组合数字滤波器对MASHADC中的不同级的数字输出进行滤波。
在示例3中，上述示例中的任一个可以进一步包括特定级的数字传递函数，其是估计特定级的实际信号传递函数的数字信号传递函数。
在示例4中，上述示例中的任一个可以进一步包括特定级的数字传递函数，其是估计特定级的实际噪声传递函数的数字噪声传递函数。
在示例5中，上述示例中的任一个可以进一步包括确定具有MASH ADC的系统的期望信号传递函数响应。
在示例6中，上述示例中的任一个可以进一步包括确定均衡滤波器响应，包括基于MASH ADC的信号路径中的期望信号传递函数响应和传递函数来确定均衡滤波器响应。
在示例7中，上述示例中的任一个可以进一步包括组合数字传递函数响应和均衡滤波器响应，包括在时域中对数字传递函数响应与均衡滤波器响应进行卷积，以确定组合数字滤波器。
在示例8中，上述示例中的任一个可以进一步包括将组合数字滤波器的滤波器系数写入可编程有限脉冲响应滤波器。
示例9是具有数字量化噪声消除和均衡的系统，所述系统包括：多级噪声整形模数转换器(MASH ADC)，用于估计MASH ADC的特定级的传递函数响应的电路，用于对MASH ADC的另一级进行滤波的可编程滤波器，以及用于基于所估计的传递函数响应和所确定的均衡滤波器响应来计算可编程滤波器的系数的逻辑。
在示例10中，上述示例中的任一个可以进一步包括作为连续时间MASH ADC的MASHADC。
在示例11中，上述示例中的任一个可以进一步包括MASH ADC，该MASH ADC包括至少第一级和随后的第二级，该特定级是MASH ADC中的随后的第二级，以及用于估计传递函数响应包括用于进行MASH ADC的随后的第二级的测量并且确定数字信号传递函数响应作为估计的传递函数响应的电路，所述估计的传递函数响应从所述测量估计MASH ADC的后续第二级的实际信号传递函数。
在示例12中，上述示例中的任一个可以进一步包括MASH ADC，其包括至少第一级和随后的第二级，该特定级是MASH ADC中的第一级，以及用于估计传输函数响应包括用于进行MASH ADC的第一级的测量并且确定数字噪声传递函数响应作为估计的传递函数响应的电路，所述估计的传递函数响应从所述测量估计MASH ADC的第一级的实际噪声传递函数。
在示例13中，上述示例中的任一个可以进一步包括在将来自MASH ADC的级的结果组合为最终数字输出之前处理由另一级产生的数字输出的可编程滤波器。
在示例14中，上述示例中的任一个可以进一步包括用于计算可编程滤波器的系数的逻辑，该逻辑包括用于根据系统的期望信号传递函数响应和信号中的传递函数确定所确定的均衡滤波器响应的逻辑MASH ADC的路径。
在示例15中，上述示例中的任一个可以进一步包括用于计算可编程滤波器的系数的逻辑，包括将估计的传递函数响应和确定的均衡滤波器响应组合成单个数字滤波器。
在示例16中，上述示例中的任一个可以进一步包括可编程滤波器，其是可编程有限脉冲响应滤波器。
在示例17中，上述示例中的任一个还可以包括用于将计算的系数写入可编程有限脉冲响应滤波器的逻辑。
示例18是一种具有数字量化噪声消除和均衡的装置，所述装置包括：多级噪声整形模数转换器(MASH ADC)，用于对MASH的特定级的数字输出进行滤波的可编程装置ADC，用于基于MASH ADC的另一级的估计传递函数响应和所确定的均衡滤波器响应来计算所述可编程装置的系数的装置。
在示例19中，上述示例中的任一个可以进一步包括用于测量MASH ADC的另一级的装置，用于从测量确定估计的传递函数响应的装置，其估计MASH ADC的另一级的实际信号传递函数。
在示例20中，上述示例中的任一个还可以包括用于计算可编程滤波器的系数的装置，包括用于根据系统的期望信号传递函数响应和信号路径中的传递函数确定所确定的均衡滤波器响应的装置以及用于组合所述MASH ADC的所述另一级的所述估计的传递函数响应和所述所确定的均衡滤波器响应的装置。
其他实施方式说明，变型和应用
通常用于蜂窝电信的射频(RF)频带的宽度从用于2G/3G/4G平台的35-75MHz增长到用于当今的长期演进(LTE)的100-200MHz，并且期望放松图像抑制滤波已将直接中频(IF)采样频率推到300+MHz。在一些实施例中，数字量化噪声消除和均衡特征可以在连续时间(CT)多级噪声整形(MASH)ADC集成电路中使用，其在465MHz信号带宽上实现69dB的DR，具有组合功率消耗从±1.0V/1.8V电源提供930mW。ADC集成电路可以在28nm CMOS中实现，并且实现了64dB的峰值SNDR，-156dBFS/Hz的小信号噪声谱密度(NSD)和156dB的信号品质因数(FOM)带宽为465MHz。采用8GHz采样率和465MHz的信号带宽，过采样率(OSR)为8.6。可以选择1-2MASH架构以在低OSR下实现积极的噪声整形。使用低阶子回路也有助于整个ADC的鲁棒性。第一级可以是一阶调制器，以在低OSR情况下针对给定热噪声要求最小化放大器的功率。第一级可以包括有源RC积分器，17级闪速ADC(FLASH1)，电流导引DAC(IDAC1)和电容DAC(CDAC1)。CDAC1实现快速直接反馈(DFB)环路以补偿与所选FLASH-IDAC定时相关联的过量环路延迟。差分200ΩR1U和625uA IDAC1 LSB可以设置2V差分p-p输入满量程。抖动块将1位1/2-LSB抖动信号添加到FLASH1的输出。第一级的量化余数通过R21和电流控制DAC(IDAC2A)注入第二级。R21被实现为全通RC晶格滤波器，以提供准确的跨导和大致匹配通过FLASH1-IDAC2A路径的延迟的群延迟。然后残余电流由二阶第二级数字化。第二级包括用于提供DFB环路的有源RC谐振器，17级闪存ADC(FLASH2)，电流导引DAC(IDAC2B和IDAC3)和电容DAC(CDAC2)。第二级使用反馈拓扑来最小化STF峰化，并且第二级的输入满量程按比例缩小以提供6级的级间增益，以最小化总量化噪声基底，同时防止第一级的残余饱和第二阶段。两个级的数字输出V1和V2被馈送到数字后端用于进一步处理。10抽头可编程FIR滤波器(DNCF)可以在抽取(DEC)四分之一之后实现数字量化噪声消除和均衡。可以在集成启动校准阶段期间使用片外LMS算法来生成DNCF系数。
在一些情况下，Δ-ΣADA通常跟随有去除滤波器，其去除高频噪声并以所需的较高分辨率和较低数据速率提供经转换的信号。数字噪声消除滤波器可以在这些抽取滤波器之后实现，并且在没有任何一般性损失的情况下，均衡滤波器仍然可以作为数字噪声消除滤波器的一部分。
本文中的许多示例示出了两级MASH ADC。可能存在其中MASH ADC需要多于两个级并且其中有必要不仅从第一级而且从其他级消除量化噪声的应用。所描述的方法也可应用于那些情况，只要可编程滤波器在相应的噪声消除路径中可用。
本文描述的实施例适用于连续时间MASH ADC(其使用连续时间电路)，离散时间MASH ADC(其使用开关电容器电路)或混合连续时间和离散时间MASH ADC。
当噪声消除包括在信号和噪声路径上的可编程滤波器时，这里描述的实施例特别适用。在信号和噪声路径上具有可编程数字滤波器确保了可以对两个路径共同进行滤波器响应修改。如果消除在一个路径上使用固定滤波器，则可以为该路径实现单独的专用均衡滤波器，而可以更新在另一条路径上使用的可编程滤波器以组合传递函数和EQF，其实现全系统STF(因此仍然从一些区域和功率节省中受益)。量化噪声消除通常在前两个级的输出处进行，但可能不针对第三级或更后级执行。对于对第一和第二级的相应输出进行滤波的可编程滤波器，仍然可以进行量化噪声消除和均衡的组合。
在一个示例实施例中，附图的任何数量的电路可以在相关联的电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件并且还提供用于其他外围设备的连接器的通用电路板。更具体地，板可以提供电连接，系统的其他部件可以通过该电连接电通信。基于特定配置需求，处理需求，计算机设计等，任何合适的处理器(包括数字信号处理器，微处理器，支持芯片组等)，计算机可读非暂时性存储器元件等可以适当地耦合到板。诸如发射器，接收器，收发器，处理器，外部存储器，附加传感器，用于音频/视频显示的控制器以及外围设备的其它组件可以作为插入卡，经由电缆附接到板，或集成到板本身。在各种实施例中，本文描述的功能可以仿真形式被实现为在布置在支持这些功能的结构中的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。
在另一示例实施例中，附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)或者实现为应用中的插件模块电子设备的特定硬件。注意，本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字，模拟，混合信号和通常的射频功能：所有这些可以提供在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，其具有位于单个电子封装内的多个分离的IC，并且被配置为通过电子封装彼此紧密地相互作用。在各种其它实施例中，数字滤波器可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核中实现。
还必须注意，这里概述的所有规范，尺寸和关系(例如，处理器的数量，逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，可以相当大地改变这样的信息。该规范仅适用于一个非限制性示例，因此，它们应当被这样解释。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。
用于数字噪声消除和均衡的本架构特别适用于其中使用MASH ADC的高速，连续时间，高精度应用。可以极大地受益于该架构的应用包括：仪器，测试，频谱分析仪，军事目的，雷达，有线或无线通信，移动电话(特别是因为标准继续推动更高速度的通信)和基站。
注意，利用本文提供的大量示例，可以根据两个，三个，四个或更多个电子部件来描述交互。然而，这仅仅是为了清楚和示例的目的。应当理解的是，系统可以以任何合适的方式合并。沿着类似的设计替代方案，附图的任何所示的部件，模块和元件可以以各种可能的配置组合，所有这些都明显在本说明书的广泛范围内。在某些情况下，可以通过仅参考有限数量的电气元件来更容易地描述给定的一组流的一个或多个功能。应当理解，图中的电路及其教导是容易扩展的，并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的广泛教导。
注意，在本说明书中，对“一个实施例”、“示例性实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其它实施例”、“替代实施例”等等中包括的各种特征(例如，元件，结构，模块，部件，步骤，操作，特性等)旨在表示任何这样的特征包括在本公开的一个或多个实施例中，或者可以不必在相同的实施例中组合。
还重要的是注意，与数字噪声消除和均衡相关的功能(例如图5,9和10A-C中所示的过程)仅示出可以由或可在其中执行的一些可能的功能，，图4B和图11中所示的系统。这些操作中的一些可以在适当时被删除或移除，或者这些操作可以被显着地修改或改变而不脱离本公开的范围。此外，这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。由在此描述的实施例提供了基本的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置，时间顺序，配置和定时机制。
本领域技术人员可确定许多其它改变、取代、变化、改变和修饰，并且意图是本公开包括所有这样的改变、替代、变化、改变和修饰。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种用于具有多级噪声整形模数转换器(MASH ADC)的系统的数字量化噪声消除和均衡的方法，所述方法包括：
确定所述MASH ADC中的特定级的数字传递函数响应；
确定均衡滤波器响应；和
将所述数字传递函数响应和所述均衡滤波器响应组合成组合数字滤波器。
2.根据权利要求1所述的方法，进一步包括：
通过所述组合数字滤波器对所述MASH ADC中的不同级的数字输出进行滤波。
3.根据权利要求1所述的方法，其中，所述特定级的数字传递函数是估计所述特定级的实际信号传递函数的数字信号传递函数。
4.根据权利要求1所述的方法，其中，所述特定级的数字传递函数是估计所述特定级的实际噪声传递函数的数字噪声传递函数。
5.根据权利要求1所述的方法，进一步包括：
确定具有所述MASH ADC的系统的期望信号传递函数响应。
6.根据权利要求1所述的方法，其中，确定所述均衡滤波器响应包括基于所述MASH ADC的信号路径中的期望信号传递函数响应和传递函数来确定所述均衡滤波器响应。
7.根据权利要求1所述的方法，其中，组合所述数字传递函数响应和所述均衡滤波器响应包括：
在时域中将所述数字传递函数响应与所述均衡滤波器响应进行卷积，以确定所述组合数字滤波器的滤波器系数。
8.根据权利要求1所述的方法，进一步包括：
将所述组合数字滤波器的滤波器系数写入到可编程有限脉冲响应滤波器。
9.一种具有数字量化噪声消除和均衡的系统，所述系统包括：
多级噪声整形模数转换器(MASH ADC)；
用于估计所述MASH ADC的特定级的传递函数响应的电路；
用于对所述MASH ADC的另一级进行滤波的可编程滤波器；和
用于基于所估计的传递函数响应和所确定的均衡滤波器响应来计算所述可编程滤波器的系数的逻辑。
10.根据权利要求9所述的系统，其中，所述MASH ADC是连续时间MASH ADC。
11.根据权利要求9所述的系统，其中：
所述MASH ADC包括至少第一级和随后的第二级；
特定级是MASH ADC中的随后的第二级；和
用于估计传递函数响应的电路包括用于进行MASH ADC的后续第二级的测量并从测量确定数字信号传递函数响应作为估计的传递函数响应的电路，其估计MASH的后续第二级的实际信号传递函数ADC。
12.根据权利要求9所述的系统，其中：
所述MASH ADC包括至少第一级和随后的第二级；
特定级是MASH ADC的第一级；和
用于估计传递函数响应的电路包括用于进行MASH ADC的第一级的测量并从测量确定数字噪声传递函数响应作为估计的传递函数响应的电路，其估计MASH ADC的第一级的实际噪声传递函数。
13.根据权利要求9所述的系统，其中，所述可编程滤波器在组合来自用于最终数字输出的MASH ADC的级的结果之前处理由所述另一级产生的数字输出。
14.根据权利要求9所述的系统，其中，用于计算所述可编程滤波器的系数的逻辑包括用于根据所述系统的期望信号传递函数响应和所述MASH ADC的信号路径中的传递函数来确定所确定的均衡滤波器响应的逻辑。
15.根据权利要求9所述的系统，其中，用于计算所述可编程滤波器的系数的逻辑包括将所估计的传递函数响应和所确定的均衡滤波器响应组合成单个数字滤波器。
16.根据权利要求1所述的系统，其中，可编程滤波器是可编程有限脉冲响应滤波器。
17.根据权利要求16所述的系统，其中：
用于将所计算的系数写入所述可编程有限脉冲响应滤波器的逻辑。
18.一种具有数字量化噪声消除和均衡的装置，所述装置包括：
多级噪声整形模数转换器(MASH ADC)；
用于对所述MASH ADC的特定级的数字输出进行滤波的可编程装置；和
用于基于所述MASH ADC的另一级的估计传递函数响应和所确定的均衡滤波器响应来计算所述可编程装置的系数的装置。
19.根据权利要求18所述的装置，进一步包括：
用于测量MASH ADC的所述另一级的装置；和
用于从所述测量确定估计的传递函数响应的装置，其估计MASHADC的所述另一级的实际信号传递函数。
20.根据权利要求18所述的装置，其中，用于计算所述可编程滤波器的系数的装置包括：
用于从所述系统的期望信号传递函数响应和所述MASH ADC的信号路径中的传递函数确定所确定的均衡滤波器响应的装置；和
用于组合所述MASH ADC的所述另一级的所述所估计的传递函数响应与所述所确定的均衡滤波器响应的装置。
CN201611149082.1A 2015-12-15 2016-12-14 在多级δ-σ模数转换器中的信号传递函数均衡 Active CN106888023B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562267330P 2015-12-15 2015-12-15
US62/267,330 2015-12-15
US15/359,240 2016-11-22
US15/359,240 US9742426B2 (en) 2015-12-15 2016-11-22 Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN106888023A true CN106888023A (zh) 2017-06-23
CN106888023B CN106888023B (zh) 2021-04-06

Family

ID=57530588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611149082.1A Active CN106888023B (zh) 2015-12-15 2016-12-14 在多级δ-σ模数转换器中的信号传递函数均衡

Country Status (5)

Country Link
US (1) US9742426B2 (zh)
EP (1) EP3182598B1 (zh)
JP (1) JP6542185B2 (zh)
CN (1) CN106888023B (zh)
TW (1) TWI625044B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156163A (zh) * 2020-01-23 2021-07-23 美国亚德诺半导体公司 用于改善mem加速度计的频率响应的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300467A (zh) * 1998-01-09 2001-06-20 夸尔柯姆股份有限公司 噪声消除电路和正交下变频器
US20030053646A1 (en) * 2001-09-07 2003-03-20 Jakob Nielsen Listening device
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
US5959562A (en) 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
DE19937246B4 (de) * 1999-08-06 2005-12-22 Siemens Ag Kaskadierter Sigma-Delta-Modulator
US6873281B1 (en) 2003-08-28 2005-03-29 Impinj, Inc. Interleaved digital correction for MASH delta-sigma ADC
US6965275B2 (en) 2004-02-13 2005-11-15 Infineon Technologies Ag Method and apparatus for tuning a filter
US6970120B1 (en) 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US6980145B1 (en) 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
US7385537B2 (en) 2005-02-28 2008-06-10 Texas Instruments Incorporated Linear feedback shift register first-order noise generator
US7042375B1 (en) 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter
US7321325B2 (en) 2005-07-07 2008-01-22 Realtek Semiconductor Corp. Background calibration of continuous-time delta-sigma modulator
US7277032B2 (en) 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7548071B2 (en) 2006-01-31 2009-06-16 University Of Utah Research Foundation Reflectometry test system using a sliding pseudo-noise reference
US7626525B2 (en) * 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
CN101330482B (zh) 2007-06-18 2012-07-04 卓胜微电子（上海）有限公司 Dtmb系统中利用fwt实现快速信道估计的方法
US8089382B2 (en) * 2009-06-26 2012-01-03 Syntropy Systems, Llc Sampling/quantization converters
WO2011085036A1 (en) 2010-01-05 2011-07-14 Syntropy Systems Multi-mode sampling/quantization converters
US8760330B2 (en) 2012-01-31 2014-06-24 Intel Mobile Communications GmbH Analog-to-digital converter, signal processor, and method for analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300467A (zh) * 1998-01-09 2001-06-20 夸尔柯姆股份有限公司 噪声消除电路和正交下变频器
US20030053646A1 (en) * 2001-09-07 2003-03-20 Jakob Nielsen Listening device
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
毕宏彦等: "《智能理论与智能仪器》", 31 October 2010, 西安交通大学出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156163A (zh) * 2020-01-23 2021-07-23 美国亚德诺半导体公司 用于改善mem加速度计的频率响应的方法和装置

Also Published As

Publication number Publication date
EP3182598B1 (en) 2022-03-09
EP3182598A1 (en) 2017-06-21
JP6542185B2 (ja) 2019-07-10
TW201724759A (zh) 2017-07-01
TWI625044B (zh) 2018-05-21
US20170170841A1 (en) 2017-06-15
CN106888023B (zh) 2021-04-06
US9742426B2 (en) 2017-08-22
JP2017112610A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
EP3182599B1 (en) Adaptive digital quantization noise cancellation filters for mash adcs
US9838031B2 (en) Dither injection for continuous-time MASH ADCS
EP3104530B1 (en) Ultra low power dual quantizer architecture for oversampling delta-sigma modulator
US9735797B2 (en) Digital measurement of DAC timing mismatch error
EP2930850B1 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
US20170170840A1 (en) Digital measurement of dac switching mismatch error
US11329660B2 (en) VCO-based continuous-time pipelined ADC
CN106899301A (zh) 用于在连续输入adc处的可调电阻的保护电路
CN106888023A (zh) 在多级δ‑σ模数转换器中的信号传递函数均衡
Yan et al. A second-order continuous-time delta-sigma modulator with double self noise coupling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant