CN103490752A - 一种自动归零和校准的闪速模数转换电路的比较器电路 - Google Patents
一种自动归零和校准的闪速模数转换电路的比较器电路 Download PDFInfo
- Publication number
- CN103490752A CN103490752A CN201310381541.9A CN201310381541A CN103490752A CN 103490752 A CN103490752 A CN 103490752A CN 201310381541 A CN201310381541 A CN 201310381541A CN 103490752 A CN103490752 A CN 103490752A
- Authority
- CN
- China
- Prior art keywords
- input
- input voltage
- voltage
- function
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种自动归零和校准的闪速模数转换电路的比较器电路，包括两个放大极Pre1、Pre2和一个门闩电路，所述放大器Pre1的输入端并接有输入电压vip1、vin1，输出端并接有输出电压vp1op、vp1on，所述输出电压vp1op、vp1on分别与并接在放大极Pre2上的两个输入电压vp2ip、vp2in串接，且输出电压vp1op和输入电压vp2ip以及输出电压vp1on和输入电压vp2in之间各串接有一电容；所述放大极Pre2输出端并接有输出电压vp2op、vp1on，该输出电压vp2op、vp1on分别与并联在门闩电路上的输入电压vlip、vlin连接，所述放大极Pre2上设置有一对直流偏置进行校准的输入端。这种比较器电路减小了第二极放大器的输入，可以省去第二级的自动归零，增加带宽，减小面积，也能够适应不同的比较器的不同第二级的输入直流偏置校准。
Description
技术领域
本发明涉及一种模数转换电路的比较器电路，尤其涉及一种自动归零和校准的闪速模数转换电路的比较器电路。
背景技术
模数转换电路是指对模拟信号根据参考电压进行比较和量化的电路，其中，核心器件为比较器电路。所述比较器电路是指对输入信号电压和参考电压进行比较的电路，输出为高，表明输入信号高于参考电压，反之亦然。其主要的考虑指标为输入直流漂移、输入噪声和带宽等。其中输入直流漂移和输入噪声决定了量化的精度，和参考电压一起决定了模数转换的位数，如8位模数转换，比较器的带宽决定了模数转换的速度。
一般的闪速模数转换的内部的比较器电路如图1所示，其由多个比较器构成比较器阵列，为了减小最后一级门闩电路的输入直流漂移和输入噪声，主要采用多级结构，在保证带宽的条件下，将输入差分信号逐步放大。如图1中采用两级pre1和pre2放大，但是放大电路本身就有噪声和输入直流漂移。为了减小放大电路的输入直流漂移，一般采用输出自动归零，或者输入自动归零；输出自动归零的误差和放大电路的增益关联比较小，一般在高速比较器重采用比较多，或者输入自动归零需要大的放大电路增益，一般在低速比较器中使用比较多。
图1中对放大级pre1和pre2采用上述技术，但采用该技术会影响带宽和比较器面积，是否采用，采用多少级，由设计的要求决定。附图1中闪速模数转换的内部的比较器电路的具体的工作时序如下：在自动归零的阶段，放大级 pre1的输入开关断开，两端口同时接到输入电压vip1，放大极pre1的输出直流漂移存储到第一个电容上；放大级pre2的两端口同时接到电压Vbias_az， 输出的直流偏移存储到第二个电容上。在工作阶段，放大级pre1和pre2对输入信号进行放大，电容两端的电压差自动和输入直流漂移带来的误差减去。
该技术对放大器的低速的闪烁噪声，同样起到类似于输入直流漂移的效果。但对于高频的热噪声，特别是采样频率奇数倍的噪声，往往不能起到抑制，甚至起到放大作用。
在自动归零时，输出的经过放大的自有输入直流漂移将被存储在电容；在正常工作时，电容两端的电压差自动和输入直流漂移带来的误差减去，从而实现无输入直流漂移的放大的效果。
发明内容
本发明所要解决的技术问题是，提供一种能够减小第二极放大器输入直流偏移的自动归零和校准的闪速模数转换电路的比较器电路。
为了解决上述技术问题，本发明是通过以下技术方案实现的：一种自动归零和校准的闪速模数转换电路的比较器电路，包括两个放大极Pre1、Pre2和一个门闩电路，所述放大器Pre1的输入端并接有输入电压vip1、vin1，所述输入电压vip1和输入电压vin1之间并接有一输入开关，且输入电压vin1上也设置有一输入开关；所述放大极Pre1的输出端并接有输出电压vp1op、vp1on，所述输出电压vp1op、vp1on分别与并接在放大极Pre2上的两个输入电压vp2ip、vp2in串接，且输出电压vp1op和输入电压vp2ip以及输出电压vp1on和输入电压vp2in之间各串接有一电容；所述放大极Pre2输出端并接有输出电压vp2op、vp1on，该输出电压vp2op、vp1on分别与并联在门闩电路上的输入电压vlip、vlin连接，所述放大极Pre2上设置有一对直流偏置进行校准的输入端。
优选的，所述输入端上连接有一对电阻串，所述电阻串的两端各设置有一缓存模块，其中一缓存模块连接输入电压vtop，另一个缓存模块连接输入电压vbot。
与现有技术相比，本发明的有益之处是：这种自动归零和校准的闪速模数转换电路的比较器电路减小了第二极放大器的输入，可以省去第二级的自动归零，增加带宽，减小面积，也能够适应不同的比较器的不同第二级的输入直流偏置校准。
附图说明：
下面结合附图对本发明进一步说明。
图1是已有的闪速模数转换电路的比较器自动归零电路结构示意图；
图2是本自动归零和校准闪速模数转换电路的比较器电路结构示意图；
图3是采用本自动归零和校准闪速模数转换电路的比较器的实现电路。
图中：1、输入端；11、第一电阻串；12、第二电阻串；2、门闩电路；3、电容；4、输入开关；5、缓存。
具体实施方式：
下面结合附图及具体实施方式对本发明进行详细描述：
图2所示一种一种自动归零和校准的闪速模数转换电路的比较器电路，包括两个放大极Pre1、Pre2和一个门闩电路2，所述放大器Pre1的输入端并接有输入电压vip1、vin1，所述输入电压vip1和输入电压vin1之间并接有一输入开关4，且输入电压vin1上也设置有一输入开关4；所述放大极Pre1的输出端并接有输出电压vp1op、vp1on，所述输出电压vp1op、vp1on分别与并接在放大极Pre2上的两个输入电压vp2ip、vp2in串接，且输出电压vp1op和输入电压vp2ip以及输出电压vp1on和输入电压vp2in之间各串接有一电容3；所述放大极Pre2输出端并接有输出电压vp2op、vp1on，该输出电压vp2op、vp1on分别与并联在门闩电路2上的输入电压vlip、vlin连接，其特征在于：所述放大极Pre2上设置有一对直流偏置进行校准的输入端1。
具体的，如图3所示，所述放大极Pre2输入端1上连接有一对电阻串11，所述电阻串11的两端各设置有一缓存模块5，其中一缓存模块5连接输入电压vtop，另一个缓存模块5连接输入电压vbot。输入电压Vtop和Vbot经过缓存模块5之后，驱动一对电阻串11。通过改变电阻串11两个输出的位置，可以实现第二级校准输入的不同直流偏置的产生，以便适应不同比较器不同第二级的输入直流偏置校准，并且不同的比较器之间可以共用这个电阻串11。
这种自动归零和校准的闪速模数转换电路的比较器电路减小了第二极放大器的输入，可以省去第二级的自动归零，增加带宽，减小面积。
需要强调的是：以上仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (2)
1.一种自动归零和校准的闪速模数转换电路的比较器电路，包括两个放大极（Pre1、Pre2）和一个门闩电路（2），所述放大器（Pre1）的输入端并接有输入电压（vip1、vin1），所述输入电压（vip1）和输入电压（vin1）之间并接有一输入开关（4），且输入电压（vin1）上也设置有一输入开关（4）；所述放大极（Pre1）的输出端并接有输出电压（vp1op、vp1on），所述输出电压（vp1op、vp1on）分别与并接在放大极（Pre2）上的两个输入电压（vp2ip、vp2in）串接，且输出电压（vp1op）和输入电压（vp2ip）以及输出电压（vp1on）和输入电压（vp2in）之间各串接有一电容（3）；所述放大极（Pre2）输出端并接有输出电压（vp2op、vp1on），该输出电压（vp2op、vp1on）分别与并联在门闩电路（2）上的输入电压（vlip、vlin）连接，其特征在于：所述放大极（Pre2）上设置有一对直流偏置进行校准的输入端（1）。
2.根据权利要求1所述的自动归零和校准的闪速模数转换电路的比较器电路，其特征在于：所述输入端（1）上连接有一对电阻串（11），所述电阻串（11）的两端各设置有一缓存模块（5），其中一缓存模块（5）连接输入电压（vtop），另一个缓存模块（5）连接输入电压（vbot）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310381541.9A CN103490752A (zh) | 2013-08-29 | 2013-08-29 | 一种自动归零和校准的闪速模数转换电路的比较器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310381541.9A CN103490752A (zh) | 2013-08-29 | 2013-08-29 | 一种自动归零和校准的闪速模数转换电路的比较器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103490752A true CN103490752A (zh) | 2014-01-01 |
Family
ID=49830751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310381541.9A Pending CN103490752A (zh) | 2013-08-29 | 2013-08-29 | 一种自动归零和校准的闪速模数转换电路的比较器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103490752A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9912342B2 (en) | 2015-12-18 | 2018-03-06 | Analog Devices Global | Flash analog-to-digital converter calibration |
| CN112953535A (zh) * | 2019-12-11 | 2021-06-11 | 上海交通大学 | 分段结构模数转换器增益误差校准装置及方法 |
| US11545991B2 (en) | 2020-08-11 | 2023-01-03 | Analog Devices, Inc. | Analog-to-digital converter with auto-zeroing residue amplification circuit |
| US11558063B2 (en) | 2020-08-11 | 2023-01-17 | Analog Devices Inc. | Analog-to-digital conversion circuit with improved linearity |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090153386A1 (en) * | 2007-12-07 | 2009-06-18 | Kenet, Inc. | Flash converter differential reference ladder auto-zero circuit |
| US20100117876A1 (en) * | 2006-12-21 | 2010-05-13 | Broadcom Corporation | Apparatus and method for analog-to-digital converter calibration |
| US20100164770A1 (en) * | 2008-12-31 | 2010-07-01 | Hong Kong Applied Science & Technology Research Institute Company Limited | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing |
| US20130093467A1 (en) * | 2011-10-18 | 2013-04-18 | Analog Devices, Inc. | Foreground techniques for comparator calibration |
| CN103066966A (zh) * | 2012-12-27 | 2013-04-24 | 成都锐成芯微科技有限责任公司 | 变共模宽电源范围的高速比较器 |
| CN203504512U (zh) * | 2013-08-29 | 2014-03-26 | 苏州苏尔达信息科技有限公司 | 自动归零和校准的闪速模数转换电路的比较器电路 |
-
2013
- 2013-08-29 CN CN201310381541.9A patent/CN103490752A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100117876A1 (en) * | 2006-12-21 | 2010-05-13 | Broadcom Corporation | Apparatus and method for analog-to-digital converter calibration |
| US20090153386A1 (en) * | 2007-12-07 | 2009-06-18 | Kenet, Inc. | Flash converter differential reference ladder auto-zero circuit |
| US20100164770A1 (en) * | 2008-12-31 | 2010-07-01 | Hong Kong Applied Science & Technology Research Institute Company Limited | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing |
| US20130093467A1 (en) * | 2011-10-18 | 2013-04-18 | Analog Devices, Inc. | Foreground techniques for comparator calibration |
| CN103066966A (zh) * | 2012-12-27 | 2013-04-24 | 成都锐成芯微科技有限责任公司 | 变共模宽电源范围的高速比较器 |
| CN203504512U (zh) * | 2013-08-29 | 2014-03-26 | 苏州苏尔达信息科技有限公司 | 自动归零和校准的闪速模数转换电路的比较器电路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9912342B2 (en) | 2015-12-18 | 2018-03-06 | Analog Devices Global | Flash analog-to-digital converter calibration |
| CN112953535A (zh) * | 2019-12-11 | 2021-06-11 | 上海交通大学 | 分段结构模数转换器增益误差校准装置及方法 |
| CN112953535B (zh) * | 2019-12-11 | 2022-08-16 | 上海交通大学 | 分段结构模数转换器增益误差校准装置及方法 |
| US11545991B2 (en) | 2020-08-11 | 2023-01-03 | Analog Devices, Inc. | Analog-to-digital converter with auto-zeroing residue amplification circuit |
| US11558063B2 (en) | 2020-08-11 | 2023-01-17 | Analog Devices Inc. | Analog-to-digital conversion circuit with improved linearity |
| TWI792479B (zh) * | 2020-08-11 | 2023-02-11 | 美商美國亞德諾半導體公司 | 類比數位轉換器以及用於抵消偏移之自動歸零殘餘放大電路 |
| US11870456B2 (en) | 2020-08-11 | 2024-01-09 | Analog Devices, Inc. | Analog-to-digital conversion circuit with improved linearity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
| US9438258B1 (en) | Preamplifier, comparator and analog-to-digital converting apparatus including the same | |
| US8130130B2 (en) | Comparison circuit and analog-to-digital conversion device | |
| CN101645710B (zh) | 一种低电源电压流水线型折叠内插模数转换器 | |
| CN103490752A (zh) | 一种自动归零和校准的闪速模数转换电路的比较器电路 | |
| CN102983863A (zh) | 一种流水线模数转换器的第一级电路结构 | |
| CN104485897A (zh) | 一种失调补偿的相关双采样开关电容放大器 | |
| CN101599765B (zh) | 模数转换装置与模数转换级 | |
| CN102098049A (zh) | 开关电容输入电路和包含开关电容输入电路的模数转换器 | |
| CN101986570B (zh) | 模数转换器及其采样保持电路 | |
| US20140368371A1 (en) | Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same | |
| CN102045044A (zh) | 一种比较器和模数转换器 | |
| CN103178850A (zh) | 一种4bit相位量化模数转换器电路结构 | |
| CN105959009A (zh) | 比较器、包括其的模数转换装置以及模数转换方法 | |
| CN203504512U (zh) | 自动归零和校准的闪速模数转换电路的比较器电路 | |
| CN104333384A (zh) | 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器 | |
| US20120133439A1 (en) | Reference Voltage Buffer and Method Thereof | |
| KR20110101063A (ko) | 스위치드 커패시터 앰프 | |
| CN103051289B (zh) | 低时钟串扰的预放大器、动态比较器及电路 | |
| Megawer et al. | An adaptive slew rate and dead zone ring amplifier | |
| Chen et al. | A pipeline ADC with latched-based ring amplifiers | |
| CN203406857U (zh) | 比较器电容平均电路 | |
| CN103490782A (zh) | 一种比较器电容平均电路 | |
| US7847601B2 (en) | Comparator and pipelined ADC utilizing the same | |
| CN104731144A (zh) | 一种参考电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140101 |