CN109495110B - 用于模数转换器的低噪声和低失真测试方法和系统 - Google Patents

用于模数转换器的低噪声和低失真测试方法和系统 Download PDF

Info

Publication number
CN109495110B
CN109495110B CN201811053694.XA CN201811053694A CN109495110B CN 109495110 B CN109495110 B CN 109495110B CN 201811053694 A CN201811053694 A CN 201811053694A CN 109495110 B CN109495110 B CN 109495110B
Authority
CN
China
Prior art keywords
adc
signal
noise value
chain
data values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811053694.XA
Other languages
English (en)
Other versions
CN109495110A (zh
Inventor
R·V·库尔卡尼
S·R·维米雷迪
S·C·卢德拉萨姆拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109495110A publication Critical patent/CN109495110A/zh
Application granted granted Critical
Publication of CN109495110B publication Critical patent/CN109495110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1085—Measuring or testing using domain transforms, e.g. Fast Fourier Transform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1095—Measuring or testing for ac performance, i.e. dynamic testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及用于模数转换器的低噪声和低失真测试方法和系统。所公开的示例包括用于测试ADC的方法(100)和自动化测试系统。方法(100)包括基于在所述ADC输入端子短路时采样的第一组数据值计算ADC噪声值(σADC)、基于在测试电路信号源通过信号链向ADC施加零伏时采样的第二组数据值计算(114)第一系统噪声值(σSYS‑0V)、基于第一系统噪声值和ADC噪声值计算(116)信号链噪声值(σSIGNAL‑CHAIN)、基于在测试电路信号源将非零源电压信号施加到所述信号链时采样的第三组数据值计算(122)测得的SNR值(SNRMEASURED)、基于测得的SNR值(SNRMEASURED)计算(124)第二系统噪声值(σSYS‑FS)，以及基于第二系统噪声值(σSYS‑FS)和信号链噪声值(σSIGNAL‑CHAIN)计算(126)ADC SNR值(SNRADC)。

Description

用于模数转换器的低噪声和低失真测试方法和系统
背景技术
在许多现代电气系统中使用模数转换器(ADC)来提供表示采样输入信号的数字值。在制造期间，ADC经过测试，可根据信噪比(SNR)评估噪声性能，并表征积分非线性度(INL)，以确保ADC将正常工作。INL性能与测试系统的稳定时间有关，并且在测试系统的快速稳定时间和低噪声之间存在折衷。目前的系统使用两个独立的电路来测试高性能ADC噪声和积分非线性。这增加了给定制造ADC的测试时间，因为每个部件需要两次插入ADC。到低噪声测试电路的第一插入评估SNR性能，并且到快速稳定时间测试电路的第二插入评估INL性能。
发明内容
所公开的示例提供了用于测试ADC噪声性能的简化技术。使用具有三种模式的方法呈现用于测试ADC的系统和方法。在某些示例中，该方法包括接收在第一ADC输入端子和第二ADC输入端子彼此连接时采样的第一组数据值。该方法进一步包括，接收在ADC输入端子连接到测试电路的测试电路信号链并且测试电路信号源将零伏源电压信号施加到测试电路信号链时由ADC采样的第二组数据值。该方法进一步包括，接收在第一ADC输入端子和第二ADC输入端子连接到测试电路信号链并且测试电路信号源将满量程源电压信号施加到测试电路信号链时由ADC采样的第三组数据值。该方法进一步包括基于第一组数据值、第二组数据值和第三组数据值计算表示ADC的噪声性能的ADC SNR值。
在一些示例中，该方法进一步包括致动测试电路以将第一ADC输入端子和第二ADC输入端子彼此连接。在一些示例中，该方法进一步包括：致动ADC以在第一ADC输入端子和第二ADC输入端子彼此连接时对输入信号进行采样，并且从ADC接收第一组数据值。在一些示例中，该方法进一步包括基于第一组数据值计算ADC噪声值。在一些示例中，该方法进一步包括致动测试电路以将ADC输入连接到测试电路的测试电路信号链，并设置测试电路信号源以将零伏源电压信号施加到信号链。在一些示例中，该方法进一步包括致动ADC以在测试电路信号源向信号链施加零伏时对输入信号进行采样，并且从ADC接收第二组数据值。在一些示例中，该方法进一步包括基于第二组数据值计算第一系统噪声值。在一些示例中，该方法进一步包括基于第一系统噪声值和ADC噪声值计算信号链噪声值。在一些示例中，该方法进一步包括致动测试电路信号源以在第一ADC输入端子和第二ADC输入端子连接到信号链时将非零满量程源电压信号施加到信号链。在一些示例中，该方法进一步包括致动ADC以在测试电路信号源将非零满量程源电压信号施加到信号链时对输入信号进行采样，并且从ADC接收第三组数据值。在一些示例中，该方法进一步包括基于第三组数据值计算测得的SNR值。在一些示例中，该方法进一步包括基于测得的SNR值计算第二系统噪声值。在一些示例中，该方法进一步包括基于第二系统噪声值和信号链噪声值来计算ADC SNR值。
在一些示例中，该方法进一步包括将ADC噪声值计算为第一组数据值的标准偏差；并且将第一系统噪声值计算为第二组数据值的标准偏差。在一些示例中，该方法进一步包括基于使用ADC代码范围来计算第二系统噪声值。在一些示例中，该方法进一步包括基于信号链噪声值的平方与第二系统噪声值的平方之间的差值的平方根来计算ADC SNR值。在一些示例中，该方法进一步包括测得的SNR值包括对第三组数据值执行快速傅立叶变换。在一些示例中，该方法进一步包括将信号链噪声值计算为ADC噪声值的平方与第一系统噪声值的平方之间的差值的平方根。
还提供了一种用于测试连接的ADC的自动化测试系统，该ADC包括输入端，该输入端具有第一ADC输入端子和第二ADC输入端子以接收输入信号。该系统包括测试电路。测试电路包括测试电路信号源，该测试电路信号源包括第一信号源输出端和第二信号源输出端，以根据信号源控制信号提供源电压信号。测试电路进一步包括信号链电路。信号链包括信号链输入端以用于从测试电路信号源接收源电压信号，该信号链输入端包括连接到第一信号源输出端的第一信号链输入节点，以及连接到第二信号源输出端的第二信号链输入节点。信号链进一步包括信号链输出端以提供信号链输出信号，该信号链输出端包括第一信号链输出节点。测试电路进一步包括第二信号链输出节点。测试电路进一步包括与信号链输出端和ADC的输入端耦合的开关电路，该开关电路在第一状态下操作以将第一ADC输入端子和第二ADC输入端子彼此连接，并且在第二状态下操作以将信号链输出端连接到ADC的输入端以向第一ADC输入端子和第二ADC输入端子提供信号链输出信号。在某些实施方式中，该系统进一步包括主机系统。主机系统包括处理器，该处理器被配置为：在第一测试模式中，提供开关控制信号以将开关电路置于第一状态、提供转换控制信号以使得ADC在该开关电路置于第一状态时对输入信号进行采样并转换、从ADC接收对应的第一组数据值并基于第一组数据值计算ADC噪声值。在某些实施方式中，处理器进一步被配置为：在第二测试模式中，提供开关控制信号以将开关电路置于第二状态、提供信号源控制信号以使得测试电路信号源向信号链电路提供零伏下的源电压信号、提供转换控制信号以使得ADC在测试电路信号源向信号链电路提供零伏下的源电压信号时对输入信号进行采样并转换、从ADC接收对应的第二组数据值并基于该第二组数据值计算第一系统噪声值。在某些实施方式中，处理器进一步被配置为基于第一系统噪声值和ADC噪声值来计算信号链噪声值。在某些实施方式中，处理器进一步被配置为：在第三测试模式中，提供源控制信号以使得测试电路信号源在开关电路处于第二状态时按照非零满量程正弦波电压信号向信号链电路提供源电压信号、提供转换控制信号以使得ADC在测试电路信号源按照非零满量程正弦波电压信号向信号链电路提供源电压信号时对输入信号进行采样和转换、从ADC接收对应的第三组数据值并基于第三组数据值计算测得的信噪比值。在某些实施方式中，处理器进一步被配置为基于测得的SNR值计算第二系统噪声值。在某些实施方式中，处理器进一步被配置为基于第二系统噪声值和信号链噪声值计算表示ADC的噪声性能的ADC SNR值。
在一些示例中，处理器将ADC噪声值计算为第一组数据值的标准偏差。在一些示例中，处理器将第一系统噪声值计算为第二组数据值的标准偏差。在一些示例中，处理器基于使用ADC代码范围来计算第二系统噪声值。在一些示例中，处理器基于信号链噪声值的平方与第二系统噪声值的平方之间的差值的平方根来计算ADC SNR值。在一些示例中，测得的SNR值包括对第三组数据值执行快速傅立叶变换。在一些示例中，信号链噪声值被计算为ADC噪声值的平方与第一系统噪声值的平方之间的差值的平方根。
在另一个实施例中，提供了一种单独测试ADC的方法。ADC包括输入端，该输入端具有第一ADC输入端子以及第二ADC输入端子以用于接收输入信号。该方法包括，对于多个ADC，将第一ADC输入端子和第二ADC输入端子彼此连接。该方法包括基于第一组数据值来计算ADC噪声值，该第一组数据值对应于ADC在第一ADC输入端子和第二ADC输入端子彼此连接时对输入信号进行采样。该方法包括将第一ADC输入端子和第二ADC输入端子连接到测试电路信号链，并设置测试电路信号源以将零伏源电压信号施加到信号链。该方法包括由处理器基于第二组数据值计算第一系统噪声值，该第二组数据值对应于ADC在测试电路信号源将零伏源电压信号施加到信号链时对输入信号进行采样。该方法包括由处理器基于第一系统噪声值和ADC噪声值计算信号链噪声值。该方法包括设置测试电路信号源以将非零电压信号施加到信号链。该方法包括由处理器基于第三组数据值计算测得的信噪比(SNR)值，该第三组数据值对应于ADC在测试电路信号源将非零电压信号施加到信号链时对输入信号进行采样。该方法包括由处理器基于测得的SNR值计算第二系统噪声值。该方法包括使用处理器基于第二系统噪声值和信号链噪声值计算表示ADC的噪声性能的ADC SNR值。在一些示例中，该方法包括，对于多个ADC，使用处理器设置测试电路信号源以在第一ADC输入端子和第二ADC输入端子连接到信号链时将非零满量程正弦波电压信号施加到信号链，并且包括第三组数据值对应于在该测试电路信号源将满量程正弦波电压信号施加到信号链时完成的对输入信号的采样和转换。
在一些示例中，该方法包括，对于多个ADC，将ADC噪声值计算为第一组数据值的标准偏差；并且将第一系统噪声值计算为第二组数据值的标准偏差。在一些示例中，该方法包括，对于多个ADC，基于使用ADC代码范围来计算第二系统噪声值。在一些示例中，该方法包括，对于多个ADC，基于信号链噪声值的平方与第二系统噪声值的平方之间的差值的平方根来计算ADC SNR值。在一些示例中，该方法包括，对于多个ADC，测得的SNR值包括对第三组数据值执行快速傅立叶变换。在一些示例中，该方法包括，对于多个ADC，将信号链噪声值计算为ADC噪声值的平方与第一系统噪声值的平方之间的差值的平方根。
附图说明
图1为用于测试ADC的方法的流程图。
图2为包括能够在第一状态和第二状态之间切换的开关的自动化测试系统的示意图。
图3为包括信号链噪声说明的自动化测试系统的示意图。
图4为开关处于第一状态的自动化测试系统的示意图。
图5为示出噪声分布与输入电压的曲线图。
图6为开关处于第二状态的自动化测试系统的示意图。
具体实施方式
在附图中，相同的附图标记始终表示相同的元件，并且各种特征不一定按比例绘制。在以下讨论和权利要求中，术语“包括”、“包含”、“含有”、“具有”、“带有”或其变体旨在以与术语“包括”类似的方式包括在内，并且因此，应当解释为“包括但不限于...”。而且，术语“耦合”、“耦连”或“耦接”旨在包括间接或直接电气或机械连接或其组合。例如，如果第一器件耦合到第二器件或与第二器件耦合，则该连接可以通过直接电连接，或通过经由一个或多个中间器件和连接的间接电连接。
首先参考图1和图2，图1示出了测试ADC的非限制性示例方法100，方法100可以由图2的自动化测试系统200中的处理器204实现。ADC 260包括输入端。在一个示例中，ADC输入端为差分输入端。在其他示例中，ADC输入端为伪差分输入端或单端输入端。ADC输入端包括第一ADC输入端子272和第二ADC输入端子274以接收输入信号，例如差分输入信号INP、INM。在其他示例中，ADC输入端接收单端或伪差分输入信号。在测试系统200的各种配置中，输入信号通过信号链电路253从测试电路信号源250提供给ADC输入端。图2示出了差分信号链电路253。在其他示例中，信号链电路253为单端电路(未示出)，并且该电路可以包括用于第二ADC输入端的接地或参考节点连接。图2的系统200可用于测试各种不同类型和形式的ADC，例如，20位逐次逼近寄存器(SAR)ADC。在一个示例中，方法100由主机系统202的处理器204通过与当前测试的ADC 260和测试电路251交换信号来实现。示例方法100包括第一测试模式(例如，图1中的104、106和108处)、第二测试模式(例如，110、112和114)以及第三测试模式(118、120和122)。基于在这三种测试模式期间进行的测量，方法100提供表示ADC 260待测器件(DUT)的噪声性能的计算的ADC信噪比值SNRADC。然后对随后测试的ADC 260重复包括三种测试模式的方法100。
图2示出了用于测试ADC 260的自动化测试系统200。ADC 260可通过第一ADC输入端子272和第二ADC输入端子274连接到测试电路251。在该示例中，第一ADC输入端子272可连接到第一信号链输出节点276，以及第二ADC输入端子274可连接到第二信号链输出节点280。开关连接节点278将测试电路251连接到ADC 260。图2的自动化测试系统200包括具有处理器204和相关存储器206的主机系统202。在一个示例中，处理器204对存储在存储器206中的权重实现或执行控制程序，包括获得和计算存储在存储器206中的一个或多个数据值210。主机系统202包括数据输入连接212，以从测试的ADC 260接收转换的数据值或信号(DATA)。在一个示例中，数据输入连接212为单个电连接，以提供来自测试的ADC转换器260的数据信号DATA的串行传输。在另一个非限制性示例中，数据输入连接212包括多个连接以提供从测试的ADC 260到主机系统202的并行数据传输。主机系统202还包括转换控制输出连接214，以向测试的ADC 260提供转换控制信号CON CONTROL；以及测试电路控制输出连接216，以向测试电路251的开关电路269提供开关控制信号SWC CONTROL。开关电路269可以置于第一状态，第一状态用于第一测试模式。在第一状态中，开关电路269将第一ADC输入端子272和第二ADC输入端子274彼此连接(例如，使第一ADC输入端子272和第二ADC输入端子274短路)。开关电路269也可以置于第二状态，第二状态用于第二测试模式和第三测试模式。在第二状态中，开关电路269将第一ADC输入端子272和第二ADC输入端子274连接到测试电路251的信号链电路253。
主机系统202还包括输出连接218，以向测试电路251的测试电路信号源250提供信号源控制信号SOURCE CONTROL。主机系统202经由输出端220提供信号PASS/FAIL以指示待测ADC 260是否具有可接受的噪声性能，并且还在输出端222处提供ADC SNR信号以指示待测ADC 260的测得的SNR性能。各种示例中的主机系统202可以将输出端220、222和相关联的信号PASS/FAIL、ADC SNR作为通信消息提供给另一计算机系统(未示出)，或者可以将信号或值提供给用户界面或任何其他合适的外部系统，通过该外部系统，可以认为给定的待测器件是否可接受，并且可以提供被测器件的特定性能参数。
主机系统202和待测器件与测试电路251进行交互，以实现连接的ADC 260的多模式测试。测试电路251包括开关电路269，开关电路269根据来自测试电路控制输出连接216的开关控制信号操作以选择性地将所连接的ADC 260的ADC输入端子272至ADC输入端子274彼此连接，或连接ADC输入端以接收来自信号链电路253的差分信号。信号链电路253包括具有第一信号链节点255和第二信号链节点257的差分输入端，该差分输入端从测试电路信号源250接收差分源电压信号VS。
测试电路信号源250根据来自输出连接218的SOURCE CONTROL信号提供差分源电压信号VS。在一些实施方式中，主机系统处理器204执行存储器206中的程序指令208以执行图1的方法100。在操作中，主机系统202将转换控制信号CON CONTROL 214提供给ADC 260，以使得ADC 260对差分、单端或伪差分输入信号INP、INM进行采样和转换。ADC 260经由主机系统连接212将所得的转换数据值DATA提供给主机系统202，以供主机处理器204用以计算噪声值和SNR值。主机处理器204还在测试电路控制输出连接216处提供开关控制信号SWCCONTROL，以根据测试模式控制处于不同状态的开关电路269。主机处理器204经由输出端220以通过/失败信号PASS/FAIL指示ADC 260的通过/失败，并且还通过在输出端222处提供ADC SNR信号来指示SNR值。
第一信号链节点255通过上部第一电阻器252(R1)连接到上部放大器262的反相(+)输入端，并且上部反馈电阻器256(RF)被连接在放大器262的反相输入端(-)和放大器262的输出端之间。上部放大器262的非反相输入端连接到公共或参考节点263。第二信号链节点257类似地通过下部第一电阻器254(R1)耦合到下部放大器264的非反相输入端(+)，并且下部反馈电阻器258(RF)被连接在下部放大器非反相输入端和放大器264的输出端之间。下部放大器264的反相(-)输入端在参考节点263处连接到上部放大器262的非反相输入端。上部放大器输出端和下部放大器输出端通过相应的上部电阻器(R)266和下部电阻器(R)268耦合到对应的信号链输出节点276和280。测试电路输出电容器270被连接在信号链输出节点276和280之间。在开关电路269处于第二状态的情况下，信号链电路253将来自测试电路信号源250的电压信号VS提供给第一ADC输入端子272和第二ADC输入端子274。然而，如下面结合图3所讨论的，信号链电路253具有噪声。当前公开的概念考虑了在测试ADC 260时的信号链噪声。在一些实施方式中，差分源电压信号VS从测试电路信号源250被发送到第一信号链节点255和第二信号链节点257。在图2的实施方式中，信号链电路253包括第一电阻器至第六电阻器252、254、256、258、266和268，以及第一运算放大器(op-amp)262和第二运算放大器(op-amp)264以及电容器270(C)。
该示例中的信号链输出节点276通过用于测试的ADC 260的系统插座连接而连接到第一ADC输入端子272。下部信号链输出节点280连接到开关电路269，开关电路269选择性地将第二ADC输入端子274连接到第一ADC输入端子272或信号链输出节点280。在该配置中，开关电路269的第一开关状态将ADC输入端子272、ADC输入端子274短接在一起，并且开关电路269的第二开关状态连接ADC输入端子272、ADC输入端子274以接收来自信号链电路253的差分、单端或伪差分输入信号INP、INM。
图1的示例测试方法100开始于102，在102处，例如，通过将当前测试的ADC 260插入测试夹具或插座中，从而将ADC 260插入到图2的测试系统200中，该夹具或插座具有用于ADC输入端子到272、274的电连接、用于将测试的ADC 260的数据输出端与主机系统202进行交互的连接、用于来自主机系统202的转换控制输入信号的连接，以及用于向ADC 260提供功率的连接。在图2的示例中，测试夹具包括用于将第一ADC输入端子272和第二ADC输入端子274连接到测试电路251的插座连接，以及用于将串行ADC输出端子连接到主机处理器204的单个插座连接。在104处，处理器204致动(例如，启用或以其他方式致使)测试电路251将第一ADC输入端子272和第二ADC输入端子274彼此连接。在106处，处理器204致动ADC 260以在第一ADC输入端子272和第二ADC输入端子274彼此连接时对差分、单端或伪差分输入信号INP、INM进行采样和转换，并且接收来自ADC 260的对应的第一组数据值。在108处，处理器204基于第一组数据值计算ADC噪声值(σADC)。在110处，处理器204致动测试电路251以将第一ADC输入端子272和第二ADC输入端子274连接到测试电路251的信号链电路253，并设置测试电路信号源250以向信号链电路253施加零伏源信号。所施加的零伏源信号为与至测试电路信号源250的零电压命令输入相对应的输出，但该输出可以不必实际为零。在112处，处理器204致动(例如，启用或以其他方式致使)ADC 260在测试电路信号源250对信号链电路253施加零伏时对差分、单端或伪差分输入信号INP、INM进行采样和转换，并从ADC 260接收对应的第二组数据值。在114处，处理器204基于第二组数据值计算第一系统噪声值(σSYS-0V)。在116处，处理器204基于第一系统噪声值(σSYS-0V)和ADC噪声值(σADC)计算信号链噪声值(σSIGNAL-CHAIN)。在118处，处理器204设置测试电路信号源250以在第一ADC输入端子272和第二ADC输入端子274连接到信号链电路253时将非零满量程电压信号施加到信号链电路253。在一些实施方式中，所施加的非零信号为正弦波。在其他实施方式中，所施加的非零信号为非正弦交流波形。在一些示例中，非零信号为满量程交流信号。在120处，处理器204致动ADC260以在测试电路信号源250将满量程波电压信号施加到信号链电路253时对差分、单端或伪差分输入信号INP、INM进行采样和转换，并且从ADC 260接收对应的第三组数据值。在122处，处理器204基于第三组数据值计算测得的信噪比(SNR)值(SNRMEASURED)。在124处，处理器204基于测得的SNR值(SNRMEASURED)计算第二系统噪声值(σSYS-FS)。在126处，处理器204基于第二系统噪声值(σSYS-FS)和信号链噪声值(σSIGNAL-CHAIN)计算表示ADC(260)的噪声性能的ADCSNR值(SNRADC)。
还参考图3，如上所述，信号链电路253具有噪声源，并且过程100在测试ADC 260时考虑这些噪声源。图3为包括信号链噪声分量或源的说明性示例的自动化测试系统200的示意图。在某些实施方式中，系统200的许多部件将具有相关联的噪声。图3的示例示出了第一电阻器噪声表示302、第二电阻器噪声表示304、第三电阻器噪声表示306、第一运算放大器噪声表示308、共模噪声表示310、第二运算放大器噪声表示312、第四电阻器噪声表示314和ADC噪声表示316。
所示系统200测量ADC 260的“器件受限”SNR和线性度。在一个示例中，针对给定测试的ADC 260的通过/失败标准以信噪比和积分非线性度(例如，预期的器件性能为105dBSNR以及积分非线性度(INL)为+/-1ppm)表示。为了准确地验证给定的ADC 260是否满足该示例性能，测试系统必须具有大于22位的线性度和大于120dB的SNR。在这样的系统中，测得的ADC性能将准确地反映测试的ADC 260的容量。对于示例105dB器件SNR，信号链电路253的电压噪声密度在5MHz的带宽内应小于1nV/√Hz。然而，如上所述，在单个测试电路中实现具有小于1nV/√Hz噪声的22位线性源是不实际的，并且最大可测量测试电路SNR受到驱动运算放大器的限制。
用于ADC 260的DC输入应用通常需要来自器件的最大SNR。对于AC输入应用，失真是重要的性能标准。示出的方法100和示例测试系统200便于使用单个测试电路以在单次插入中精确地表征ADC SNR和INL。与现有技术相比，这有利地减少了用于生产ADC 260的测试时间和成本。此外，所示技术和系统适应SNR和线性度之间的固有折衷，同时有助于在单次测试插入中准确表征SNR和INL两者。ADC 260具有输入采样和保持电路(未示出)。在转换之后，ADC 260的保持电路中的充电电容器连接到不同充电的电容器270。这导致部分地被电容器270吸收的“反冲”效应。剩余电荷由驱动放大器提供，并且理想地，输入在采集阶段内稳定，以实现高带宽性能。来自运算放大器262、264和测试电路信号源250的噪声将在该高带宽内积分，并因此在更快的稳定(例如，低INL)和低噪声(SNR)之间存在折衷。信号链带宽会对正在测试的性能参数类型具有影响。具体地，低带宽测试电路优选用于测试ADC噪声(SNR)，而高信号链带宽有利于测试ADC 260的INL。对于噪声测量，运算放大器白噪声(电压噪声和电流噪声)在驱动器放大器级的带宽内集成。此外，能够驱动例如ADC 260的开关电容器负载的运算放大器的总输入参考噪声通常为5nV/√Hz，并且SNR与系统带宽成反比。信号链的总集成RMS噪声由下式给出：总输入参考噪声
相反，高信号链带宽有利于“反冲”稳定(快速稳定时间)，并因此适当地表征ADC260的INL。由ADC 260的输入采样电容器(图2中未示出)引起的反冲必须在采集时间内稳定以用于进行良好的INL测试，因为稳定时间与驱动级带宽成反比并且较高的带宽对应于较低(即更快)的稳定时间。例如，对于20位稳定，正弦输入需要14个时间常数。对于5MHz的放大带宽的示例，一个时间常数为20ns并且总稳定时间为14×20ns＝280ns。因此，系统的稳定(实际上是失真)与系统带宽成正比。
如上所述，现有系统具有需要两次插入ADC的缺点。第一插入为具有低噪声拓扑的电路。在这种拓扑中，高输入共模变化导致失真受到运算放大器的共模抑制比(CMRR)的限制。该测试电路拓扑具有较差的INL和较高的SNR。第二插入具有线性拓扑(而不是低噪声拓扑)。这种拓扑没有共模变化，这确保对运算放大器的最小可能失真。该测试电路的SNR较差，因为运算放大器噪声通过非反相增益倍增。
相反，示例系统200和方法100有利地允许单次插入解决方案，例如，通过使用根据本文描述的多个测试模式的高带宽信号链和校准系统噪声。在操作中，主机系统202在测试电路控制输出连接216处提供SWC CONTROL以将开关电路269置于根据当前测试模式的状态中。在图4的示例中，开关处于第一状态，并且系统200处于第一测试模式。在某些实施方式中，使用两个开关状态和多个测试模式有利地允许仅利用一次插入来成功地测试ADC 260。
还参考图5中的曲线图500，在ADC 260的输出代码中看到的总噪声为各个噪声源的平方和根值(root-sum-square)。共模噪声被ADC 260的CMRR抑制。在所有提到的噪声源中，只有VnoiseADC在制造测试应用中表征ADC 260是有意义的。图1中的过程或方法100通过使用当前连接到测试系统200的ADC 260有效地校准测试电路噪声源来精确地计算器件SNR值和VnoiseADC。图5示出了噪声分布与输入电压(例如，示出了ADC输出代码(LSB)与差分电压的标准偏差)。图5的曲线图500包括被示为差分输入电压的函数的ADC噪声曲线502和运算放大器噪声曲线504。在该示例中，ADC噪声曲线502随着差分输入电压趋向于满量程电压而增加。相反，运算放大器噪声曲线504与施加的输入电压无关。如果运算放大器噪声曲线504在任何DC电压下是已知的，则它可以用于在任何输入电压下校准ADC 260的本底噪声。在0V输入时，ADC 260不依赖于参考电压，因此不校准参考伪像(reference artifacts)。在图5中，点506示出0V处的ADC噪声(例如，在104-108处以方法100的第一模式测量)，并且点508示出0V处的运算放大器噪声(例如，在图1中的110-114处以第二测试模式测量)。
在该示例中，因为ADC噪声为所施加的输入电压的函数，所以σADC和σSYS的两个测量值在相同的差分输入电压(例如，0V)下完成。由于σADC随输入而变化，因此σADC不能直接用于计算ADC 260的SNR。因此，方法100独立于所施加的输入电压来计算系统噪声σsignal-chain。所示方法100从SNRMEASURED本底噪声中减去该噪声源以计算值SNRADC。所得的计算值SNRADC具有关于ADC 260噪声随输入变化的所有信息，以正确地表征待测ADC 260的性能。
在第一测试模式中，系统测量ADC 260的噪声。图4示出了第一测试模式中的系统配置的示例。在第一测试模式的一个实施方式中，ADC外部的所有噪声源都通过ADC 260的CMRR衰减。在该配置中，处理器204捕获来自ADC 260的数据并计算其标准偏差σADC(例如，图1中的106、108)。ADC 260的转换代码对应于0V差分输入(例如，因为开关电路269使第一ADC输入端子272和第二ADC输入端子274短路)。这些代码具有由待测ADC 260的固有噪声(例如，量化和热)引起的代码扩展。
在第二测试模式中，处理器204测量系统噪声。图6示出了其中开关电路269处于第二状态的系统200，该第二状态对应于系统以第二测试模式或第三测试模式操作。在一个示例中，系统200通过信号链电路253(例如，图1中的110)施加来自测试电路信号源250的0V差分输入。主机系统202在该配置中捕获来自ADC 260的数据，并计算数据的标准偏差σSYS(例如，图1中的112、114)。ADC 260的转换代码对应于具有由来自ADC 260的噪声和来自图3中所示的测试电路信号链噪声源引起的代码扩展的0V差分输入。
系统噪声σSYS可以表示为：
信号链噪声σsignal-chain可以通过从系统噪声σSYS中减去ADC噪声σADC来计算，如下所示：
和
在第三测试模式中，开关电路269仍处于第二状态。在一个实施方式中，主机系统202使得测试电路信号源250通过信号链电路253将满量程正弦波施加到ADC 260的输入端，并且主机系统202计算来自捕获的数据的SNRMEASURED(例如，图1中的118、120、122)。捕获的数据包括所有噪声源(例如，σSYS)。然后，在一个实施方式中，主机系统202通过求解以下等式来计算第二系统噪声值σSYS-FS：
主机系统202去除信号链噪声(如下面的等式所示)，并通过求解以下等式计算SNRADC。
上述实施方式报告了在针对线性度优化的信号路径中没有系统限制(即，高带宽)的真实ADCSNR。在一个示例中，ADCcode-range为固定值(例如，220)。为了说明上述步骤的有效性，在以下条件下测试了30个ADC器件：(i)高带宽：针对失真优化的信号链；无噪音校准，(ii)有限带宽：针对噪声优化的信号链；无噪声校准，以及(iii)带校准的高带宽：针对失真优化的信号链；实施噪声校准。
结果如下。
如图所示，上述示例实施方式允许针对线性度测试ADC 260同时仍然测量真实器件SNR。
还有利地，某些实施方式不需要高精度设备。在一些实施方式中，即使对于更高分辨率的ADC，也不需要更高的端部设备。
由于参数真实地反映了器件性能，因此上述方法还提高了测量质量。还应注意，ADC 260能够使用上述方法实现模拟数。所示出的方法可以用硬件、处理器执行的软件或处理器执行的固件、可编程逻辑等或其组合来实现，并且各种实施例或实施方式包括具有用于执行所示和所述的方法的计算机可执行指令的非瞬态计算机可读介质。例如，电子存储器(例如，图2中的206)可以用于存储由主机处理器204或不止一个处理器执行以实现图1的方法的计算机可执行指令(程序指令208)。以上示例仅说明了本公开的各个方面的若干可能实施例，其中，本领域技术人员在阅读和理解本说明书和附图时将想到等同的改变和/或修改。在所描述的实施例中可以进行修改，并且在权利要求的范围内，其他实施例是可能的。

Claims (20)

1.一种测试模数转换器即ADC的方法，所述ADC包括输入端，所述输入端具有第一ADC输入端子和第二ADC输入端子以接收输入信号，所述方法包括：
由处理器接收在所述第一ADC输入端子和所述第二ADC输入端子彼此连接时由所述ADC采样的第一组数据值；
由所述处理器接收在(i)所述第一ADC输入端子和所述第二ADC输入端子连接到测试电路的测试电路信号链并且(ii)测试电路信号源将零伏源电压信号施加到所述测试电路信号链时由所述ADC采样的第二组数据值；
由所述处理器接收在(i)所述第一ADC输入端子和所述第二ADC输入端子连接到所述测试电路信号链并且(ii)所述测试电路信号源将满量程源电压信号施加到所述测试电路信号链时由所述ADC采样的第三组数据值；
基于所述第一组数据值计算ADC噪声值；
基于所述第二组数据值计算第一系统噪声值；
基于所述第三组数据值计算测得的SNR值；
基于所述第一系统噪声值和所述ADC噪声值计算信号链噪声值；
基于所述测得的SNR值计算第二系统噪声值；以及
基于所述第二系统噪声值和所述信号链噪声值计算ADC SNR值。
2.根据权利要求1所述的方法，进一步包括：
由所述处理器致动所述测试电路以将所述第一ADC输入端子和所述第二ADC输入端子彼此连接；
由所述处理器致动所述ADC，以在所述第一ADC输入端子和所述第二ADC输入端子彼此连接时对所述输入信号进行采样并且从所述ADC接收所述第一组数据值；
由所述处理器致动所述测试电路以将所述ADC输入端连接到所述测试电路的测试电路信号链，并设置所述测试电路信号源以将零伏源电压信号施加到所述信号链；
由所述处理器致动所述ADC，以在所述测试电路信号源向所述信号链施加零伏时对所述输入信号进行采样，并且从所述ADC接收所述第二组数据值；
由所述处理器致动所述测试电路信号源，以在所述第一ADC输入端子和所述第二ADC输入端子连接到所述信号链时将非零满量程源电压信号施加到所述信号链；
由所述处理器致动所述ADC，以在所述测试电路信号源将所述非零满量程源电压信号施加到所述信号链时对所述输入信号进行采样，并且从所述ADC接收所述第三组数据值。
3.根据权利要求2所述的方法，
其中所述ADC噪声值被计算为所述第一组数据值的标准偏差；并且
其中所述第一系统噪声值被计算为所述第二组数据值的标准偏差。
4.根据权利要求2所述的方法，其中所述第二系统噪声值基于使用ADC代码范围来计算。
5.根据权利要求2所述的方法，其中所述ADC SNR值基于所述信号链噪声值的平方与所述第二系统噪声值的平方之间的差值的平方根来计算。
6.根据权利要求2所述的方法，其中计算所述测得的SNR值包括对所述第三组数据值执行快速傅立叶变换即FFT。
7.根据权利要求2所述的方法，其中所述信号链噪声值被计算为所述ADC噪声值的平方与所述第一系统噪声值的平方之间的差值的平方根。
8.一种用于测试所连接的模数转换器即ADC的自动化测试系统，所述ADC包括输入端，所述输入端具有第一ADC输入端子和第二ADC输入端子以接收输入信号，所述系统包括：
测试电路，其包括：
测试电路信号源，所述测试电路信号源包括第一信号源输出端和第二信号源输出端以根据信号源控制信号提供源电压信号，
信号链电路，其包括：
信号链输入端，其用于从所述测试电路信号源接收所述源电压信号，所述信号链输入端包括连接到所述第一信号源输出端的第一信号链输入节点以及连接到所述第二信号源输出端的第二信号链输入节点，以及
信号链输出端，其提供信号链输出信号，所述信号链输出端包括第一信号链输出节点和第二信号链输出节点，以及
开关电路，其与所述信号链输出端耦合并且与所述ADC的输入端耦合，所述开关电路在第一状态下操作以将所述第一ADC输入端子和所述第二ADC输入端子彼此连接，并且在第二状态下操作以将所述信号链输出端连接到所述ADC的输入端以向所述第一ADC输入端子和所述第二ADC输入端子提供所述信号链输出信号；以及
主机系统，其包括处理器，所述处理器被配置为：
在第一测试模式中，提供开关控制信号以将所述开关电路置于所述第一状态、提供转换控制信号以使得所述ADC在所述开关电路置于所述第一状态时对所述输入信号进行采样、从所述ADC接收对应的第一组数据值并基于所述第一组数据值计算ADC噪声值；
在第二测试模式中，提供所述开关控制信号以将所述开关电路置于所述第二状态、提供所述信号源控制信号以使得所述测试电路信号源向所述信号链电路提供零伏下的所述源电压信号、提供所述转换控制信号以使得所述ADC在所述测试电路信号源向所述信号链电路提供零伏下的所述源电压信号时对所述输入信号进行采样、从所述ADC接收对应的第二组数据值并基于所述第二组数据值计算第一系统噪声值，
基于所述第一系统噪声值和所述ADC噪声值计算信号链噪声值，
在第三测试模式中，提供所述源控制信号以使得所述测试电路信号源在所述开关电路处于所述第二状态时按照非零满量程电压信号向所述信号链电路提供所述源电压信号、提供所述转换控制信号以使得所述ADC在所述测试电路信号源按照所述非零满量程电压信号向所述信号链电路提供所述源电压信号时对所述输入信号进行采样、从所述ADC接收对应的第三组数据值并基于所述第三组数据值计算测得的信噪比值即SNR值，
基于所述测得的SNR值计算第二系统噪声值，以及
基于所述第二系统噪声值和所述信号链噪声值计算表示所述ADC的噪声性能的ADCSNR值。
9.根据权利要求8所述的系统，
其中所述处理器将所述ADC噪声值计算为所述第一组数据值的标准偏差；并且
其中所述处理器将所述第一系统噪声值计算为所述第二组数据值的标准偏差。
10.根据权利要求8所述的系统，其中所述处理器基于使用ADC代码范围来计算所述第二系统噪声值。
11.根据权利要求8所述的系统，其中所述处理器基于所述信号链噪声值的平方与所述第二系统噪声值的平方之间的差值的平方根来计算所述ADC SNR值。
12.根据权利要求8所述的系统，其中所述处理器通过对所述第三组数据值执行快速傅立叶变换来计算所述测得的SNR值。
13.根据权利要求8所述的系统，其中所述处理器将所述信号链噪声值计算为所述ADC噪声值的平方与所述第一系统噪声值的平方之间的差值的平方根。
14.一种单独测试多个模数转换器即ADC的方法，单个ADC包括输入端，所述输入端具有第一ADC输入端子和第二ADC输入端子以接收输入信号，对于多个ADC中的每个单个ADC，所述方法包括：
将所述第一ADC输入端子和所述第二ADC输入端子彼此连接；
由处理器基于第一组数据值来计算ADC噪声值，所述第一组数据值对应于所述ADC在所述第一ADC输入端子和所述第二ADC输入端子彼此连接时对所述输入信号进行采样；
将所述第一ADC输入端子和所述第二ADC输入端子连接到测试电路信号链，并设置测试电路信号源以将零伏源电压信号施加到所述信号链；
由所述处理器基于第二组数据值计算第一系统噪声值，所述第二组数据值对应于所述ADC在所述测试电路信号源将所述零伏源电压信号施加到所述信号链时对所述输入信号进行采样；
由所述处理器基于所述第一系统噪声值和所述ADC噪声值计算信号链噪声值；
设置所述测试电路信号源以将非零电压信号施加到所述信号链；
由所述处理器基于第三组数据值计算测得的信噪比值即SNR值，所述第三组数据值对应于所述ADC在所述测试电路信号源将所述非零电压信号施加到所述信号链时对所述输入信号进行采样；
由所述处理器基于所述测得的SNR值计算第二系统噪声值；以及
由所述处理器基于所述第二系统噪声值和所述信号链噪声值计算表示所述ADC的噪声性能的ADC SNR值。
15.根据权利要求14所述的方法，其中所述非零电压信号为满量程正弦波电压信号。
16.根据权利要求14所述的方法，
其中所述ADC噪声值被计算为所述第一组数据值的标准偏差；并且
其中所述第一系统噪声值被计算为所述第二组数据值的标准偏差。
17.根据权利要求14所述的方法，其中所述第二系统噪声值基于使用ADC代码范围来计算。
18.根据权利要求14所述的方法，其中所述ADC SNR值基于所述信号链噪声值的平方与所述第二系统噪声值的平方之间的差值的平方根来计算。
19.根据权利要求14所述的方法，其中计算所述测得的SNR值包括对所述第三组数据值执行快速傅立叶变换即FFT。
20.根据权利要求14所述的方法，其中所述信号链噪声值被计算为所述ADC噪声值的平方与所述第一系统噪声值的平方之间的差值的平方根。
CN201811053694.XA 2017-09-11 2018-09-11 用于模数转换器的低噪声和低失真测试方法和系统 Active CN109495110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/700,379 US10892768B2 (en) 2017-09-11 2017-09-11 Low noise and low distortion test method and system for analog-to-digital converters
US15/700,379 2017-09-11

Publications (2)

Publication Number Publication Date
CN109495110A CN109495110A (zh) 2019-03-19
CN109495110B true CN109495110B (zh) 2023-11-24

Family

ID=65631714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811053694.XA Active CN109495110B (zh) 2017-09-11 2018-09-11 用于模数转换器的低噪声和低失真测试方法和系统

Country Status (2)

Country Link
US (1) US10892768B2 (zh)
CN (1) CN109495110B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873338B1 (en) 2019-07-30 2020-12-22 Analog Devices International Unlimited Company Calibration method for precision signal chain linearity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243504A (ja) * 2006-03-08 2007-09-20 Nec Corp 移動通信端末における信号処理システム及びその方法並びにそれを用いた移動通信端末
CN102332927A (zh) * 2010-07-13 2012-01-25 大唐移动通信设备有限公司 一种提高接收机灵敏度的方法及装置
CN103475369A (zh) * 2013-07-04 2013-12-25 东南大学 基于信号源误差一次性校准识别的高精度adc测试方法
CN103529379A (zh) * 2013-07-04 2014-01-22 东南大学 用于高精度adc测试中低分辨率信号源的选取方法
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
CN106257837A (zh) * 2015-06-22 2016-12-28 飞思卡尔半导体公司 用于测试差分模/数转换器的方法及其对应系统
CN106899296A (zh) * 2015-12-18 2017-06-27 亚德诺半导体集团 频域adc闪存校准

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
EP2372916A3 (en) * 2010-03-16 2013-04-17 Ateeda Ltd. ADC Testing
US9584146B2 (en) * 2015-01-16 2017-02-28 Mediatek Inc. System and method for measuring the DC-transfer characteristic of an analog-to-digital converter
US10382048B2 (en) * 2015-05-28 2019-08-13 Analog Devices, Inc. Calibration of analog-to-digital converter devices
US10447956B2 (en) * 2016-08-30 2019-10-15 Semiconductor Components Industries, Llc Analog-to-digital converter circuitry with offset distribution capabilities

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243504A (ja) * 2006-03-08 2007-09-20 Nec Corp 移動通信端末における信号処理システム及びその方法並びにそれを用いた移動通信端末
CN102332927A (zh) * 2010-07-13 2012-01-25 大唐移动通信设备有限公司 一种提高接收机灵敏度的方法及装置
CN103475369A (zh) * 2013-07-04 2013-12-25 东南大学 基于信号源误差一次性校准识别的高精度adc测试方法
CN103529379A (zh) * 2013-07-04 2014-01-22 东南大学 用于高精度adc测试中低分辨率信号源的选取方法
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
CN106257837A (zh) * 2015-06-22 2016-12-28 飞思卡尔半导体公司 用于测试差分模/数转换器的方法及其对应系统
CN106899296A (zh) * 2015-12-18 2017-06-27 亚德诺半导体集团 频域adc闪存校准

Also Published As

Publication number Publication date
US10892768B2 (en) 2021-01-12
CN109495110A (zh) 2019-03-19
US20190081634A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP4942940B2 (ja) 校正方法及び測定機器
US7146283B2 (en) Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities
KR101407354B1 (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
US7253680B2 (en) Amplifier system with current-mode servo feedback
US7423480B2 (en) AC amplifier for precision measurement
CN101359001B (zh) 放大信号的方法和装置以及使用该方法和装置的测试设备
JP2011505568A (ja) 高精度のｄｃ電圧測定によるプローブ
US7724014B2 (en) On-chip servo loop integrated circuit system test circuitry and method
TW201350869A (zh) 電流量測系統
CN101286961B (zh) 对设备输出的直流偏移进行校准的装置和方法
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
CN109495110B (zh) 用于模数转换器的低噪声和低失真测试方法和系统
US20060223440A1 (en) Low frequency noise source and method of calibration thereof
JP2008286699A (ja) 信号入出力装置、試験装置および電子デバイス
TWI333552B (en) Measurement circuit with improved accuracy
JP4955416B2 (ja) 信号分析システムの信号パス校正方法
US7343538B2 (en) Programmable multi-function module for automatic test equipment systems
CN112311393B (zh) 一种基于j750的高压高精度模数转换器的测试装置及方法
US10756717B2 (en) System and method for calibration of pulse width modulation signals with higher resolution increments
US7095280B2 (en) Programmable gain instrumentation amplifier having improved dielectric absorption compensation and common mode rejection ratio
CN220207839U (zh) 并行校准电路、自动测试设备及测试系统
US11686773B1 (en) Path loss compensation for comparator
KR102217903B1 (ko) 신호 계측 회로를 이용한 신호 계측 장치 및 방법
Vargas-sierra et al. Static Linearity Test for Radiation Effects Characterization of an 18-bit SAR Serial IO COTS ADC: Analog Devices AD7982
US20230194601A1 (en) Probe tip module, probe system, and measurement system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant