JP2011505568A - 高精度のｄｃ電圧測定によるプローブ - Google Patents

Abstract

テスト信号検出システムは、プローブ、第一の伝送線路１７及び測定装置１３を有する。プローブは、第一の伝送線路１７により測定装置に接続される。第一の伝送線路１７は、広帯域のテスト信号を測定装置１３に伝送する。テスト信号検出システムは、少なくとも１つの更なる伝送線路２６を有する。プローブは、少なくとも１つの更なる伝送線路２６により少なくとも間接的に測定装置に更に接続される。少なくとも１つの更なる伝送線路２６は、ＤＣ電圧のテスト信号を測定装置１３に伝送する。

Description

本発明は、高精度のＤＣ電圧測定による、測定装置、特にオシロスコーへの接続用のプローブに関する。

現代のバスシステムの増え続ける帯域幅に対応するため、現代のアクティブプローブは、増え続ける帯域幅を提供する必要がある。この目的のために必要とされる増幅器は、より広い帯域幅（たとえば５ＧＨｚ以上）に向かう方向で絶え間なく最適化される必要がある。ＤＣ電圧の増幅及びオフセットのような統計的な特性は、より広い帯域幅の要求の犠牲になる必要がある。しかし、高速信号の測定と同時に、非常に正確なＤＣ電圧の測定が実際に望まれることがある。できるだけ正確にＤＣ電圧を測定するため、一般の慣習は、はじめに、プローブをアース電位に整合させ、基本デバイスへの位置の調節を介してＤＣ電圧オフセットを除くことである。この後、測定されるべきＤＣ電圧は、オフセットのないやり方で決定することができる。この方法はコストが高く、増幅のエラーを除去せず、ＡＣ電圧のカップリングのケースにおいて使用することができない。テスト信号とは独立して表示することができる並列の高精度ＤＣ電圧測定が望まれる。

オシロスコープ用の現在利用可能なブロードバンドプローブによれば、ＤＣ電圧は、典型的に２％の増幅誤差及び数ミリボルトのオフセットにより非常に不正確に測定することができる。これに加えて、オシロスコープの入力抵抗からの誤差（典型的に１％）、オシロスコープにおける入力増幅器及びアナログ／デジタルコンバータの増幅誤差（典型的に１％）、並びに関連されるオフセットがある。これらの誤差は、実際に較正されるが、ＤＣ電圧の精度は満足できない。これは、較正は、チャネル、温度及び選択された増幅並びに位置に依存するからである。さらに、非線形性は、全く較正することができない。

これに応じて、US6856126B2は、高周波テスト信号の広帯域の測定向け従来のプローブを開示している。全体の信号は、プローブチップで捕捉される。全体の信号は、同じ増幅器により増幅され、同じラインにより測定装置に伝送される。不正確なＤＣ電圧測定という記載された問題は、非常に明らかである。ＤＣ電圧成分の非線形の干渉の補償は不可能である。

本発明は、広帯域の周波数成分の測定と同時に、ある信号のＤＣ電圧成分の高精度且つ同時の測定を可能にする装置であって、低い製造コスト及び動作コストに関連される装置を提供する目的に基づいている。

上記目的は、独立の請求項１の特徴により本装置について達成される。有利な更なる発展は、この請求項を引用する従属の請求項の内容を形成する。

テスト信号検出システムは、プローブ、第一の伝送線路及び測定装置を提供する。プローブは、測定装置への第一の伝送線路により接続される。第一の伝送線路は、広帯域のテスト信号を測定装置に伝送する。第一の伝送線路は、広帯域のテスト信号を測定装置に伝送する。テスト信号検出システムは、少なくとも１つの更なる伝送線路を提供する。プローブは、少なくとも１つの更なる伝送線路により少なくとも間接的に測定装置に更に接続される。少なくとも１つの更なる伝送線路は、ＤＣ電圧テスト信号を測定装置に伝送する。これに応じて、ＤＣ電圧テスト信号は、広帯域テスト信号から別々に測定装置に伝送され、測定される。このように、ＤＣ電圧テスト信号における干渉及び測定の不正確さの低減が可能である。

少なくとも１つの伝送線路及び少なくとも１つの更なる伝送線路は、共通のハイブリッドケーブルにおいて導かれることが好ましい。結果として、オペレータのケーブル敷設の複雑が低減される。

プローブは、アクティブプローブであることが好ましい。したがって、特に弱信号を測定することができる。有益な高周波のパフォーマンスを更に達成することができる。

インタフェースをもつコネクションハウジングが有利にも提供される。プローブは、好ましくは、第一の伝送線路及び少なくとも１つの更なる伝送線路にメカニカルに接続されることが好ましい。第一の伝送線路及び少なくとも１つの更なる伝送線路は、コネクションハウジングにメカニカルに接続されることが好ましい。伝送線路は、コネクションハウジングのインタフェースにより、測定装置に接続されることが好ましい。したがって、テスト信号検出システムの全てのコンポーネントは、安全に収容され、したがってメカニカルなダメージから保護される。また、これは、シンプルなスクリーニングを達成する。

プローブは、広帯域の増幅器及びＤＣ電圧増幅器を含むことが好ましい。プローブにおける信号の増幅を通して、伝送の間に結合される干渉が回避される。

ブロードバンド増幅器及びＤＣ電圧増幅器の増幅率は、有利にも個別に調節可能である。したがって、異なる強度の信号成分をもつ信号は、最適なやり方で測定することができる。

プローブは、少なくとも１つのプローブチップを好ましくは含んでおり、このプローブチップは、少なくとも１つの信号の少なくとも１つの広帯域成分と少なくとも１つのＤＣ電圧成分を好ましくは記録する。したがって、プローブの構造は、有利なやり方で実現される。このように、異なる信号成分のプローブチップの繰り返される利用に関連する更なるぎこちなさが回避される。

プローブは、少なくとも１つの分割器回路網を好ましくは含んでおり、この少なくとも１つの分割器回路網は、地面を基準にして少なくとも１つの直列のオーミック抵抗及び少なくとも１つの並列のオーミック抵抗を有利にも備えている。好んで、少なくとも１つのプローブチップは、少なくとも１つの分割器回路網に接続される。少なくとも１つの分割器ネットワークは、広帯域増幅器に有利にも接続される。分割器回路網の使用を通して、一方で、強度の高い信号を効率的なやり方で測定することができる。さらに、このようにプローブのインピーダンス整合が可能である。

分割器回路網は、キャパシタを好ましくは更に含んでおり、このキャパシタは、直列のオーミック抵抗に並列に接続される。分割器回路網は、地面を基準にしてキャパシタを好ましくは更に含んでおり、このキャパシタは、並列のオーミック抵抗に並列に接続される。テスト信号の広帯域の周波数成分は、キャパシタを介して好ましくは通過する。テスト信号のＤＣ電圧成分は、オーミック抵抗を介して好ましくは通過する。このように、ＤＣ電圧成分からの広帯域の周波数成分の分離が可能である。

ＤＣ電圧増幅器は、直接に又はオーミック抵抗を介して、少なくとも１つのプローブチップ又は少なくとも１つの並列のオーミック抵抗に好ましくは接続されるか、或いは、直接に又はオーミック抵抗を介して、広帯域増幅器に面する分割器回路網の終端に好ましくは接続される。異なる接続の変形例も可能である。これにより、生産技術の柔軟性が増加し、伝送特性が個々の用途に適合される。

ＤＣ電圧増幅器は、演算増幅器、オーミック抵抗及びキャパシタを有利にも含む。オーミック抵抗及びキャパシタは、演算増幅器の反転入力と出力との間に有利にも接続される。ＤＣ電圧増幅器は、有利にも反転増幅器であり、低域通過特性を好ましくは提供する。したがって、テスト信号の広帯域の周波数成分とＤＣ電圧成分との分離が達成される。コネクションハウジングは、少なくとも１つのアナログ／デジタルコンバータを好ましくは含んでおり、このアナログ／デジタルコンバータは、少なくとも１つの更なる伝送線路に有利に接続される。コネクションハウジングは、マイクロプロセッサを好ましくは含んでおり、このマイクロプロセッサは、少なくとも１つのアナログ／デジタルコンバータに有利に接続される。好ましくは、マイクロプロセッサは、少なくとも１つのアナログ／デジタルコンバータのデジタル出力信号を測定装置に経路を切り替える。このように、ＤＣ電圧信号は、プローブにより既に測定されている。測定装置の異なるＤＣ電圧テスト信号への整合は必ずしも必要ではない。

マイクロプロセッサは、少なくとも１つのアナログ／デジタルコンバータのデジタル出力信号をデジタルデータバスを介して測定装置に好ましくは経路を切り替える。このように、測定装置は、標準化されたインタフェースを介して測定されたＤＣ電圧信号の結果を伝送することができる。

マイクロプロセッサは、所与の時間インターバルを通してＤＣ電圧信号を好ましくは平均化する。これにより、測定の精度における増加が達成される。短時間の変動が補償される。マイクロプロセッサは、ＤＣ電圧信号のテスト値の補正を好ましくは実現する。測定された結果の品質は、結果として更に増加される。測定誤差は、測定装置に到達する前に除去される。

少なくとも１つのアナログ／デジタルコンバータによりデジタル化されたＤＣ電圧信号の値は、プローブにおける広帯域増幅器の増幅率及び／又はオフセットを好ましくは調節する。したがって、増幅率及び／又はオフセットの最適な調節は、ＤＣ電圧信号の非常に正確な測定結果に基づいて達成される。

測定装置は、少なくとも１つの入力増幅器及び少なくとも１つのアナログ／デジタルコンバータを有利に提供する。少なくとも１つの伝送線路は、少なくとも１つの入力増幅器に有利に接続され、この入力増幅器は、少なくとも１つのアナログ／デジタルコンバータに好ましくは接続される。広帯域のテスト信号は、好ましくは、少なくとも１つの入力増幅器により増幅され、少なくとも１つのアナログ／デジタルコンバータによりデジタル化される。少なくとも１つの更なる伝送線路に接続される少なくとも１つのアナログ／デジタルコンバータは、測定装置に配置された少なくとも１つのアナログ／デジタルコンバータよりも実質的に低い量子化ステップのレベルを好ましくは提供する。さらに、少なくとも更なる伝送線路に接続される少なくとも１つのアナログ／デジタルコンバータは、測定装置に配置される少なくとも１つのアナログ／デジタルコンバータよりも実質的に長いテスト値当たりの処理時間を好ましくは提供する。このように、ＤＣ電圧信号は、広帯域信号と比較して実質的に高い精度で測定することができる。比較的低速の成分の使用を通して、この品質におけるゲインは、増加された構造的な複雑さなしに達成することができる。

更なる実施の形態では、テスト信号検出システムは、２つの更なる伝送線路を好ましくは備えており、２つのプローブチップを好ましくは備えている。コネクションハウジングは、２つのアナログ／デジタルコンバータを好ましくは提供する。差分信号は、プローブにより有利に捕捉され、測定装置に伝送される。広帯域成分とＤＣ電圧成分に従って分離される差分信号の測定は、このようにして可能である。

以下のセクションでは、本発明は、添付図面を参照して例示により記載され、この添付図面では、有利な例示的な本発明の実施の形態が与えられる。添付図面は、以下の通りである。
第一の例示的なプローブのブロック回路図である。 本発明に係るプローブの第一の例示的な実施の形態のブロック回路図である。 本発明に係るプローブの第二の例示的な実施の形態の回路図である。 本発明に係るプローブの第三の例示的な実施の形態のブロック回路図である。

はじめに、図１を参照して従来のプローブの構造及び機能が説明される。本発明に係るプローブの様々な例示的な実施の形態の構造及び機能は、図２〜図４により例示される。あるケースでは、類似の図面における同一エレメントの表示及び記載は繰り返されない。

図１は、第一の本発明ではないプローブのブロック回路図を示す。プローブ１０は、プローブチップ１４及び広帯域増幅器１５を有する。後者の広帯域増幅器は、非常に広い周波数帯域内で信号を増幅する。プローブ１０は、伝送線路１７により測定装置１に接続される。伝送線路１７は、同軸線路として設計される。測定装置１は、たとえばオシロスコープである。スペクトルアナライザ又は別の測定装置の使用も同様に可能である。測定装置１は、入力増幅器２３及びアナログ／デジタルコンバータ２４を提供する。さらに、伝送線路１７は、アース２０に接続されるたとえば５０オームの並列のオーミック抵抗２１により測定装置内で終端される。

プローブチップ１４からの信号は、高抵抗（high-ohmic）の態様で取得され、広帯域増幅器１５によりバッファリングされる。バッファリングされた信号は、伝送線路１７から測定装置１に伝送される。測定装置１内で、入力増幅器２３からの信号は、アナログ／デジタルコンバータ２４によりデジタル信号に変換される前に増幅される。デジタル信号は、ここで更に処理及び表示される。たとえばオフセットエラーといった、入力増幅器２３及びアナログ／デジタルコンバータ２４のＤＣ電圧の測定誤差は、広帯域成分が含まれるために非常に大きい。したがって、ディスプレイのＤＣ電圧のテスト値は、より大きな誤差により影響される。

図２は、本発明に係るプローブの第一の例示的な実施の形態のブロック回路図である。プローブ１０は、プローブチップ１４、広帯域増幅器１５及びＤＣ電圧増幅器１６を含む。プローブ１０は、ハイブリッドケーブル１１に接続される。ハイブリッドケーブル１１は、広帯域のテスト信号の伝送用の伝送線路１１７及びＤＣ電圧のテスト信号の伝送用の伝送線路２６を含む。この文脈において、広帯域のテスト信号は、非常に広い周波数帯域において信号成分を提供することができるテスト信号である。ハイブリッドケーブル１１は、コネクションハウジング１２により測定装置１３に接続される。コネクションハウジング１２は、アナログ／デジタルコンバータ１８及びマイクロプロセッサ１９を含む。マイクロプロセッサ１９は、インタフェース２５を介して測定装置１３内のデジタルバス２２に接続される。このデジタルバスは、たとえばユニバーサルシリアルバス（ＵＳＢ）とすることができる。伝送線路１７は、コネクションハウジング１２を介して測定装置１３内の入力増幅器２３及びアナログ／デジタルコンバータ２４に接続される。代替として、アナログ／デジタルコンバータ１８及びマイクロプロセッサ１９を省略することができる。次いで、伝送線路２６は、インタフェースを介して測定装置１３に直接的に接続される。次いで、ＤＣ電圧増幅器１６により増幅されるＤＣ電圧信号は、更なる処理なしに測定装置１３に経路が切り替えられる。内部の増幅器及び内部のアナログ／デジタルコンバータは、信号の更なる処理のために使用される。

信号は、プローブチップ１４から高抵抗な態様で取得され、広帯域の成分とＤＣ電圧の成分とに分離される。この文脈における広帯域の成分は、非常に広い信号スペクトルを含む信号成分を含む。広帯域成分は、広帯域増幅器１５によりバッファリングされ、ハイブリッドケーブル１１における伝送線路１７を介して、コネクションハウジング１２を介して測定装置１３に伝送される。信号のＤＣ電圧成分は、ＤＣ電圧増幅器１６により増幅され、ハイブリッドケーブル１１における伝送線路２６を介してコネクションハウジング１２に伝送される。そこで、アナログ／デジタルコンバータ１８によりデジタル信号に変換される。ＤＣ電圧増幅器１６の出力電圧は高抵抗な態様で取得されるので、広帯域パスにおける伝送線路１７の入力及び出力抵抗の許容誤差がキャンセルされる。この文脈において、広帯域パスは、広帯域信号の測定のために設計される信号経路を示す。さらに、低速及び高精度のエレメントは、バッファ及びコンバータとして使用することができ、これにより、広帯域増幅器２３及びアナログ／デジタルコンバータ２４のオフセット及び増幅誤差を回避することができる。

マイクロプロセッサ１９は、信号の平均化及び／又はテスト値の補正を実現する。インタフェース２５及びデジタルバス２２を介して、マイクロプロセッサ１９は、デジタルで再処理された信号測定装置１３に伝達する。テスト値の補正の場合、正確なＤＣ電圧経路の入力及び出力電圧と温度依存性との非線形の関係が考慮され、これは、生じている広帯域の測定されたデータの補正によりベーシックデバイスにおいて可能ではない。測定装置１３における広帯域増幅器２３は、アナログ／デジタルコンバータ２４によりデジタル信号に変換される前に、広帯域信号を再び増幅する。ここで、２つのデジタル信号は、更に処理及び表示される。

図３は、本発明に係るプローブの第二の例示的な実施の形態の回路図を示す。プローブチップ１４は、抵抗３５，４０（Ｒ１，Ｒ２）及びキャパシタ３８，４３（Ｃ１，Ｃ２）を有する補償されたＲＣドライバに接続される。ＤＣ電圧増幅器５０は、反転のコンフィギュレーションで演算増幅器４６として設計される。抵抗３６（Ｒ３）又は４０（Ｒ２）又は４１（Ｒ３）及び４７（Ｒ４）、並びにキャパシタ４８（Ｃ３）は、この反転のコンフィギュレーションを形成する。ＤＣ電圧増幅器５０のコネクションが抵抗４０（Ｒ２）を介して実現された場合、後者は、広帯域増幅器の分圧器の一部であり、ＤＣ電圧増幅器５０の一部でもある。ＤＣ電圧増幅器５０が抵抗３６（Ｒ３）又は４１（Ｒ３）のうちの１つを介して接続される場合、抵抗４０（Ｒ２）は、ＤＣ電圧増幅器５０の一部ではない。反転回路の利点は、アースを基準にして電圧を直接的に測定することができる点にある。ＤＣ電圧増幅器５０の低域通過特性は、フィードバックキャパシタ４８（Ｃ３）により更に実現される。フィードバックキャパシタ４８（Ｃ３）と共に、演算増幅器４６の負の入力で生じる仮想接地は、高精度の演算増幅器の典型的に大きな入力容量が周波数応答を歪めないことを保証する。

さらに、この回路は、チョッパ増幅器又はオートゼロ増幅器として演算増幅器の設計を簡単にする。これは、増幅器の入力での電子スイッチが高い入力電圧のレンジを提供する必要がないためである。非常に高い周波数により、電流は、キャパシタ分割回路３８，４３（Ｃ１，Ｃ２）を介してのみ流れる。広帯域増幅器４４は、概念的なやり方で例示されるのみであり、５０オームの出力抵抗を有する。反転の態様で構成される、ここでは演算増幅器４６であるＤＣ電圧増幅器のピックアップは、分割器のアップストリームで、コネクション３７で実現することができる。この場合、演算増幅器は、抵抗３６（Ｒ３）を介して接続される。代替として、コネクションは、分割器のベースポイントにあるコネクション３９で形成することができる。この場合、アース接続が省略される。さらに、コネクション４２へのコネクションは、分割器の中間点で形成することができる。この場合、コネクションは、抵抗４１（Ｒ３）を介して形成される。

コンポーネントの値は、典型的に、近似的にＣ１＝０．５ｐＦ及びＣ２＝２ｐＦである。分割器の演算増幅器のアップストリームのコネクションの場合、以下の近似的な値が適用される。Ｒ１＝１６００ｋＯｈｍ、Ｒ２＝４００ｋＯｈｍ、Ｒ３＝２０００ｋＯｈｍ、Ｒ４＝２００ｋＯｈｍ。分割器のベースポイントでのコネクションの場合、以下の近似的な値が適用される。Ｒ１＝８００ｋＯｈｍ、Ｒ２＝２００ｋＯｈｍ、Ｒ４＝１００ｋＯｈｍ。分割器の中間点でのコネクションの場合、以下の近似的な値が適用される。両方のパスにおける１０：１の分割について、Ｒ１＝８００ｋＯｈｍ、Ｒ２＝２５０ｋＯｈｍ、Ｒ３＝１０００ｋＯｈｍ、Ｒ４＝５００ｋＯｈｍ。抵抗４５は、伝送線路１７の出力抵抗（好ましくは５０オーム）である。広帯域パスにおける１０：１の分割は、広帯域増幅器４４までの広帯域の経路について分割ファクタ１：５を通して、及び出力抵抗４５と例示されない５０オームの端子抵抗から生じる更なる分割ファクタ１：２を通して生じる。ＤＣ電圧信号は、ハイブリッドケーブルに配置される線路２６を介して伝送される。

図４は、本発明に係るプローブの第三の例示的な実施の形態のブロック回路図を示す。プローブ６２は、２つのプローブチップ６０，６１、広帯域増幅器１５及び２つのＤＣ電圧増幅器６４，６５を含む。プローブ６２は、ハイブリッドケーブル６６に接続される。ハイブリッドケーブル６６は、広帯域テスト信号の伝送用の伝送線路１７、及び２つのＤＣ電圧テスト信号の伝送用の２つの伝送線路６８，６９を含む。ハイブリッドケーブル６６は、コネクションハウジング７０により測定装置１３に接続される。コネクションハウジング７０は、２つのアナログ／デジタルコンバータ７１，７２及びマイクロプロセッサ１９を含む。マイクロプロセッサ１９は、測定装置１３内でデジタルバス２２に接続される。伝送電路１７は、コネクションハウジング７０を介して、測定装置１３内のブロードバンド増幅器２３及びアナログ／デジタルコンバータ２４に接続される。

差分信号は、プローブチップ６０，６１により高抵抗な態様で取得され、広帯域成分とＤＣ電圧成分とに分離される。広帯域成分は、広帯域増幅器１５によりバッファリングされ、ハイブリッドケーブル６６における伝送線路１７を介して、コネクションハウジング７０を介して、測定装置１３に伝送される。信号のＤＣ電圧成分は、ＤＣ電圧増幅器６４，６５により増幅され、ハイブリッドケーブル６６における伝送線路６８，６９を介してコネクションハウジング７０に伝送される。ここで、アナログ／デジタルコンバータ７１，７２によりデジタル信号に変換される。ＤＣ電圧増幅器６４，６５の出力電圧は高抵抗な態様で取得されるので、伝送線路１７の入力及び出力レジスタの許容誤差は、広帯域パスにおいて省略される。さらに、低速及び高精度なエレメントをバッファ及びコンバータとして使用することができ、これにより、広帯域増幅器２３及びアナログ／デジタルコンバータ２４のオフセット及び増幅誤差が回避される。

マイクロプロセッサ１９は、信号への平均化及び／又はテスト値の補正を実現する。デジタルバス２２を介して、マイクロプロセッサ１９は、デジタルの再処理された信号を測定装置１３に伝達する。テスト値の補正において、ＤＣ電圧パスの入力及び出力電圧と温度依存性との非線形の関係を考慮することができ、これは、測定装置１３において生じる広帯域の測定されたデータの補正により可能ではない。測定装置１３における広帯域増幅器２３は、アナログ／デジタルコンバータ２４によりデジタル信号に変換される前に、広帯域信号を再び増幅する。ここで、３つのデジタル信号は更に処理及び表示される。２つの増幅器６４，６５及び線路６８，６９の代替として、１つのディファレンシャルラインをもつ１つの作動増幅器を使用することもできる。

本発明は、説明される例示的な実施の形態に限定されるものではない。既に記載されたように、他の異なるタイプの信号を任意の数のプローブチップを介して記録し、任意の数の線路を介して伝送することができる。たとえば非反転構造をもつ異なる増幅器の使用も可能である。上述された又は図示された全ての特徴は、本発明のフレームワーク内で必要に応じて互いに結合される。

Claims (21)

1. プローブをもつテスト信号検出システムであって、
   当該テスト信号検出システムは、少なくとも１つの第一の伝送線路と測定装置とを有しており、
   前記プローブは、前記第一の伝送線路により前記測定装置に接続され、
   前記第一の伝送線路は、広帯域のテスト信号を前記測定装置に伝送し、
   当該テスト信号検出システムは、少なくとも１つの更なる伝送線路を有しており、
   前記プローブは、前記少なくとも１つの更なる伝送線路により少なくとも間接的に前記測定装置に更に接続され、前記少なくとも１つの更なる伝送線路は、ＤＣ電圧テスト信号を前記測定装置に伝送する、
   ことを特徴とするテスト信号検出システム。
2. 前記第一の伝送線路と前記少なくとも１つの更なる伝送線路は、共通のハイブリッドケーブル内に設けられる、
   ことを特徴とする請求項１記載のテスト信号検出システム。
3. 前記プローブはアクティブプローブである、
   ことを特徴とする請求項１又は２記載のテスト信号検出システム。
4. 前記測定装置へのインタフェースをもつコネクションハウジングが存在し、
   前記プローブは、前記第一の伝送線路及び前記少なくとも１つの更なる伝送線路に接続され、前記第一の伝送線路と前記少なくとも１つの更なる伝送線路は、前記コネクションハウジングに接続され、前記第一の伝送線路及び前記少なくとも１つの更なる伝送線路は、前記コネクションハウジングのインタフェースにより前記測定装置に接続される、
   ことを特徴とする請求項１乃至３の何れか記載のテスト信号検出システム。
5. 前記プローブは、広帯域の増幅器とＤＣ電圧の増幅器とを含む、
   ことを特徴とする請求項１乃至４の何れか記載のテスト信号検出システム。
6. 前記広帯域の増幅器と前記ＤＣ電圧の増幅器の増幅率は、個別の調節可能である、
   ことを特徴とする請求項５記載のテスト信号検出システム。
7. 前記プローブは、少なくとも１つのプローブチップを含み、
   前記プローブチップは、前記テスト信号の少なくとも１つの広帯域の成分と少なくとも１つのＤＣ電圧の成分とを記録する、
   ことを特徴とする請求項５又は６記載のテスト信号検出システム。
8. 前記プローブは、少なくとも１つの分割器ネットワークを含み、
   前記少なくとも１つの分割器ネットワークは、アースを基準にして少なくとも１つの直列のオーミック抵抗と少なくとも１つの並列のオーミック抵抗とを有し、
   前記少なくとも１つのプローブチップは、前記少なくとも１つの分割器ネットワークに接続され、
   前記少なくとも１つの分割器ネットワークは、前記広帯域の増幅器に接続される、
   ことを特徴とする請求項７記載のテスト信号検出システム。
9. 前記分割器ネットワークは、前記直列のオーミック抵抗に並列に接続されるキャパシタを更に含み、
   前記分割器ネットワークは、前記並列のオーミック抵抗に並列に接続される、アースを基準としたキャパシタを更に含み、
   前記テスト信号の広帯域の周波数成分は、キャパシタを通過し、
   前記テスト信号のＤＣ電圧の成分は、前記直列のオーミック抵抗と前記並列のオーミック抵抗とを通過する、
   ことを特徴とする請求項８記載のテスト信号検出システム。
10. 前記ＤＣ電圧増幅器は、前記プローブチップに直接に接続されるか、前記オーミック抵抗を介して前記プローブチップに接続される、
    ことを特徴とする請求項８又は９記載のテスト信号検出システム。
11. 前記ＤＣ電圧増幅器は、前記少なくとも１つの並列のオーミック抵抗に接続される、
    ことを特徴とする請求項８又は９記載のテスト信号検出システム。
12. 前記ＤＣ電圧増幅器は、前記広帯域増幅器に面する前記分割器ネットワークの終点に直接に接続されるか、前記広帯域増幅器に面する前記分割器ネットワークの終点にオーミック抵抗を介して接続される、
    ことを特徴とする請求項８又は９記載のテスト信号検出システム。
13. 前記ＤＣ電圧増幅器は、演算増幅器、オーミック抵抗及びキャパシタを有し、
    前記オーミック抵抗及び前記キャパシタは、前記演算増幅器の反転入力と出力と間に結合され、
    前記ＤＣ電圧増幅器は、反転増幅器であり、
    前記ＤＣ電圧増幅器は、低域通過特性を有する、
    ことを特徴とする請求項５乃至１２の何れか記載のテスト信号検出システム。
14. 前記コネクションハウジングは、少なくとも１つのアナログ／デジタルコンバータを含み、
    前記少なくとも１つの更なる伝送線路は、前記少なくとも１つのアナログ／デジタルコンバータに接続される、
    ことを特徴とする請求項４乃至１３の何れか記載のテスト信号検出システム。
15. 前記コネクションハウジングは、マイクロプロセッサを含み、
    前記マイクロプロセッサは、前記少なくとも１つのアナログ／デジタルコンバータに接続され、
    前記マイクロプロセッサは、前記少なくとも１つのアナログ／デジタルコンバータのデジタル出力信号をインタフェースを介して前記測定装置に経路を切り替える、
    ことを特徴とする請求項１４記載のテスト信号検出システム。
16. 前記マイクロプロセッサは、前記少なくとも１つのアナログ／デジタルコンバータの前記デジタル出力信号をデジタルデータバスを介して前記測定装置に経路を切り替える、
    ことを特徴とする請求項１５記載のテスト信号検出システム。
17. 前記マイクロプロセッサは、所与の時間インターバルを通して前記ＤＣ電圧信号を平均化する、
    ことを特徴とする請求項１５又は１６記載のテスト信号検出システム。
18. 前記マイクロプロセッサは、前記ＤＣ電圧信号のテスト値の補正を実現する、
    ことを特徴とする請求項１５乃至１７の何れか記載のテスト信号検出システム。
19. 前記少なくとも１つのアナログ／デジタルコンバータによりデジタル化される前記ＤＣ電圧信号の値は、前記プローブにおける前記広帯域増幅器の増幅率及び／又はオフセットを調節する、
    ことを特徴とする請求項１５乃至１８の何れか記載のテスト信号検出システム。
20. 前記測定装置は、少なくとも１つの入力増幅器と少なくとも１つのアナログ／デジタルコンバータとを有し、
    前記第一の伝送線路は、前記少なくとも１つの入力増幅器に接続され、
    前記入力増幅器は、前記アナログ／デジタルコンバータに接続され、
    広帯域のテスト信号は、前記入力増幅器により増幅され、
    増幅されたブロードバンドテスト信号は、前記アナログ／デジタルコンバータによりデジタル化され、
    前記更なる伝送線路に接続される前記アナログ／デジタルコンバータは、前記広帯域のテスト信号について前記測定装置に配置される前記アナログ／デジタルコンバータよりも実質的に低い量子化ステージのレベルを与え、
    前記更なる伝送線路に接続される前記アナログ／デジタルコンバータは、前記広帯域のテスト信号について前記アナログ／デジタルコンバータよりも実質的に長いテスト値当たりの処理時間を与える、
    ことを特徴とする請求項７乃至１２の何れか記載のテスト信号検出システム。
21. 前記テスト信号検出システムは、２つの更なる伝送線路を有し、
    前記プローブは、２つのプローブチップを有し、
    前記コネクションハウジングは、前記ＤＣ電圧のテスト信号について２つのアナログ／デジタルコンバータを有し、
    前記プローブにより差分信号が取得され、前記測定装置に伝送される、
    ことを特徴とする請求項７乃至１２又は２０の何れか記載のテスト信号検出システム。

Images