CN102792593A - 比较器的偏置补偿装置 - Google Patents

比较器的偏置补偿装置 Download PDF

Info

Publication number
CN102792593A
CN102792593A CN2010800654157A CN201080065415A CN102792593A CN 102792593 A CN102792593 A CN 102792593A CN 2010800654157 A CN2010800654157 A CN 2010800654157A CN 201080065415 A CN201080065415 A CN 201080065415A CN 102792593 A CN102792593 A CN 102792593A
Authority
CN
China
Prior art keywords
comparator
threshold value
signal
frequency signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800654157A
Other languages
English (en)
Inventor
高山雅夫
松川和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102792593A publication Critical patent/CN102792593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种比较器的偏置补偿装置，在比较器(201)的偏置补偿时，使开路开关(205)断开，使短路开关(204)闭合。在该状态下，控制部(203)使比较器(201)反复进行多次对2个输入端子中输入的同一值的参考电压(101)彼此之间进行比较的动作。滤波器(202)输出对所述多次的比较结果进行平滑化之后的频度信号。所述控制部(203)基于来自所述滤波器(202)的频度信号，按照比较器(201)中的多次比较结果的高电平与低电平的比例为50％的方式，将阈值控制信号输出至比较器(201)。因此，即便由于噪声的影响等，想要输入的电压与实际输入的电压之间存在差异的情况下，也可正常地补偿阈值偏置量。

Description

比较器的偏置补偿装置
技术领域
本发明涉及比较器的偏置补偿装置的改良。
背景技术
在比较器中，当构成晶体管中存在制造偏差时，由于该制造偏差，比较器的阈值与参考电压会产生差异。因此，为了在使用比较器的AD变换等中进行高精度的变换，需要进行阈值的补偿。
以往，在阈值补偿时，首先需要测定比较器中发生了何种程度的偏置。在偏置的测定方法中，例如专利文献1、专利文献2中记载那样，使比较器的一个输入端子中输入的参考电压的值固定，使另一个输入端子中输入的输入电压从低于所述参考电压的电压变化至高于所述参考电压的电压，求出在输出从“0”变化至“1”的时间点的输入电压与参考电压之差，并且，相反地使输入电压从高于所述参考电压的电压变化至低于所述参考电压的电压，求出在输出从“1”变化至“0”的时间点的输入电压与参考电压之差，将该求出的所述2个差的平均值作为偏置量，根据该求出的偏置量变更比较器的内部电位等，以补偿比较器的阈值。
现有技术文献
专利文献
专利文献1：美国专利第6822501号说明书
专利文献2：日本特开2002-319863号公报
发明内容
-发明要解决的技术课题-
但是，在所述现有的偏置补偿装置中，如果在要输入的电压与实际输入的电压之间没有差异，则能够正常地测定偏置量，但是由于噪声的影响等，在要输入的电压与实际输入的电压之间产生差异的情况下，存在弄错了偏置量的缺陷。
本发明是为了解决上述问题而提出的，其目的在于在比较器的阈值的偏置补偿时除去噪声的影响而正确地测定并补偿偏置电压。
用于解决技术课题的技术方案
为了实现上述目的，本发明的比较器偏置补偿装置具备：比较器，其将输入到第1输入端子中的输入信号与输入到第2输入端子中的参考电压进行比较；开路开关，其使所述输入信号至所述比较器的第1输入端子的路径处于开路；短路开关，其使所述比较器的所述第1输入端子的电压与所述第2输入端子的电压相等；控制器，其在使所述开路开关断开且使所述短路开关闭合的状态下进行多次所述比较器的比较动作；和滤波器，其输出对所述比较器的多次比较结果进行平滑化而得到的频度信号，所述控制器基于所述滤波器的频度信号生成所述比较器的阈值控制信号，由该阈值控制信号控制所述比较器的阈值并且按照该控制而得到的阈值使所述比较器进行多次比较动作。
本发明在所述比较器偏置补偿装置中，所述滤波器计算高电平或者低电平的次数相对于所述比较器中的所有比较次数的比例，将其作为所述频度信号。
本发明在所述比较器偏置补偿装置中，所述控制部在所述频度信号超过50％或者低于50％的情况下，按照该频度信号接近于50％的方式来控制对所述比较器提供的阈值控制信号。
本发明在所述比较器偏置补偿装置中，所述控制部在所述频度信号超过50％或者低于50％的情况下，按照该频度信号接近于50％的方式来控制对所述比较器提供的阈值控制信号。
本发明在所述比较器偏置补偿装置中，所述控制部在所述比较器的阈值的变化等级存在多个等级时，在其全部的等级中依次将阈值控制信号输出至所述比较器，并获得来自所述滤波器的在所述各等级下的频度信号，决定与其中最接近于50％的频度信号对应的阈值控制信号。
本发明在所述比较器偏置补偿装置中，所述控制部在所述比较器的阈值的变化等级存在多个等级时，在其全部的等级中依次将阈值控制信号输出至所述比较器，并获得来自所述滤波器的在所述各等级下的频度信号，决定与其中最接近于50％的频度信号对应的阈值控制信号。
本发明的快速AD变换器具备多个所述比较器偏置补偿装置。
本发明在所述快速AD变换器中，所述多个比较器的偏置补偿装置共用一个控制器。
本发明的Δ∑AD变换器具备：加法器，其接收模拟信号；积分器，其对所述加法器的输出进行积分；量化器，其对所述积分器的输出进行量化，作为数字信号进行输出；和DA变换器，其对来自所述量化器的数字信号进行DA变换，将其DA变换后的模拟信号反馈至所述加法器，所述量化器由所述比较器偏置补偿装置构成。
如以上，在本发明中并不是通过比较器的一次比较结果来进行判断，而是进行多次比较器的比较动作，基于对该多次比较结果进行平滑化而得到的频度信号来补偿所述比较器的阈值，故能够降低噪声的影响，从而能够抑制因噪声引起的偏置量的错误判断。
-发明的效果-
如以上所说明，根据本发明的比较器的偏置补偿装置，使比较器进行多次的比较动作，基于对其多次比较结果进行平滑化而得到的频度信号来补偿所述比较器的阈值，故能够降低噪声的影响，从而能够抑制因噪声引起的偏置量的误判断。
附图说明
图1是本发明的实施方式1涉及的比较器的偏置补偿装置的模块结构图。
图2是表示该比较器的偏置补偿装置中具备的比较器的内部结构的框图。
图3是表示本发明的实施方式2涉及的快速AD变换器的整体结构的图。
图4是表示本发明的实施方式3涉及的Δ∑AD变换器的整体结构的框图。
具体实施方式
以下，基于附图说明本发明的实施方式。
(实施方式1)
图1表示本发明的实施方式1的比较器的偏置补偿装置的整体结构。
在该图中，201是比较器，110是输入信号，101是参考电压，105是比较器输入，205是在所述输入信号110到达比较器输入105的路径上配置的开路开关，204是使所述比较器201的正极性的+输入端子(第1输入端子)与负极性的-输入端子(第2输入端子)短路的短路开关，102是所述比较器201中的输入信号110与参考电压101的比较结果，202是接收所述比较结果102的滤波器，103是从所述滤波器202输出的高电平频度信号，203是对所述比较器201的阈值电压进行补偿控制的控制部，104是从该控制部203输出至比较器201的阈值控制信号。
所述控制部203在进行比较器201的偏置补偿时，使开路开关205处于开路，从而切断从输入信号110至比较器输入105的正极性的+输入端子的路径，并且使短路开关204处于短路，从而使比较器201的正极性的+输入端子与负极性的-输入端子短路。由此，对正极性的+输入端子和负极性的-输入端子的双方提供相同的参考电压101。在该状态下，控制部203将阈值控制信号104输出至比较器201。比较器201比较由所述阈值控制信号104设定的阈值偏置和因构成晶体管等的元件制造偏差而产生的偏置，在负极性的-输入端子的电压较高的情况下作为比较结果102输出低电平，在负极性的-输入端子的电压较低的情况下作为比较结果102输出高电平。
所述控制部203在输出同一值的阈值控制信号104的状态下，使比较器201进行预先确定的多次比较动作。此外，所述滤波器202输出对来自所述比较器201的多次比较结果102进行平滑化之后的频度信号，例如输出对比较器201在多次比较结果之中输出高电平的频度进行运算而得到的高电平频度信号103。该运算方法中最为简单的方法是对多次比较结果102进行平均化。所述高电平频度信号103也可以设定为低电平频度信号。
进而，所述控制部203基于来自所述滤波器202的高电平频度信号103，将控制比较器201的阈值偏置的阈值控制信号104输出至比较器201，来补偿比较器201的阈值。说明2个该阈值补偿的具体例。
<第1阈值补偿的具体例>
第1阈值补偿的具体例如下所示。当考虑阈值控制信号104将比较器201的阈值控制为例如4个等级时，最初将阈值控制信号104的阈值偏置设定作为等级“1”，由此滤波器202的高电平频度信号(输出高电平的频度)为0％，接下来将阈值控制信号104的阈值偏置设定作为等级“2”，由此高电平频度信号为20％，之后将阈值控制信号104的阈值偏置设定作为等级“3”，由此高电平频度信号为60％，最后将阈值控制信号104的阈值偏置设定作为等级“4”，由此高电平频度信号为100％的情况下，将阈值控制信号104的阈值偏置设定决定为等级“3”。这样，依次按照全部等级进行阈值控制信号104的阈值偏置的设定，然后将高电平频度信号103最接近于50％的阈值偏置设定的等级决定为阈值控制信号104。
<第2阈值补偿的具体例>
第2阈值补偿的具体例如下所示。该具体例是将阈值控制信号104的阈值偏置设定为规定的等级并基于在该状态下从滤波器202得到的高电平频度信号来决定下一个的阈值控制信号104的阈值偏置设定的等级的方法。在该方法中，例如在高电平频度信号103超过50％的情况下，降低下一个阈值控制信号104的阈值偏置。另一方面，在高电平频度信号103低于50％的情况下，则提高下一个的阈值控制信号104的阈值偏置设定的等级。并且，在前一次的阈值偏置设定的等级与下一次的阈值偏置设定的等级是彼此相邻的等级、且通过前一次的阈值偏置设定从而高电平频度信号103高于50％而通过下一次的阈值偏置设定从而高电平频度信号103低于50％的情况下，或者通过前一次的阈值偏置设定从而高电平频度信号103高于50％而通过下一次的阈值偏置设定从而高电平频度信号103低于50％的情况下，将其前次和本次的高电平频度信号103更接近50％一方的阈值偏置的等级决定为阈值控制信号104。例如，在阈值控制信号104的阈值偏置设定为16等级(“1”～“16”)的情况下，在初始偏置设定为等级“8”且高电平频度信号为80％时，将阈值偏置设定降低至等级“4”，当高电平频度信号为30％时，接下来将阈值偏置设定提高至等级“6”，当高电平频度信号为55％时，将阈值偏置设定降低至等级“5”，当高电平频度信号为40％时，将阈值偏置设定决定为“6”。
接下来，说明比较器201中的阈值的具体的补偿。图2表示带有前置放大器的差动比较器电路的一例。在该图中，vinp是正极性的+输入信号，vinm是负极性的-输入信号，vrefp是正极性的参考电压，vrefm是负极性的参考电压，N1～N14是节点，Trn1～Trn11是Nch晶体管，Trp1～Trp9是Pch晶体管，R1～R2是电阻。
此外，在图2中，输入部401由输入差动的参考电压Vrefp、Vrefm和差动的输入信号Vinp、Vinm的晶体管Trn1～Trn4构成。再有，包括所述输入部401的前置放大器402对所述输入信号和参考电压的电压差进行放大之后输出至比较部403。所述比较部403比较作为所述前置放大器402的输出的节点N6和节点N7的两电压，在节点N6的电压较高的情况下，使输出节点N14处于低电平，使输出节点N13处于高电平，相反在节点N7的电压较高的情况下，使输出节点13处于低电平，使输出节点N14处于高电平。
在上述图2的带有前置放大器的差动比较器电路中对于阈值偏置的赋予方法有各种方法。例如，存在变更比较器的输入部401的4个晶体管Trn1～Trn4的至少1个的纵横比(aspect ratio)的结构、变更输入晶体管Trn1～Trn4的至少1个的基板电压的结构、变更晶体管Trp1～Trp2的至少1个的纵横比的结构、变更电阻R1、R2的至少1个的电阻值的结构、从节点N4～N7的至少1个节点中减去电流的结构、对节点N11～N14的至少1个节点附加负载电容的结构等。
如以上说明，使用滤波器202对比较器201的多次比较结果102进行平均化，由此能够抑制因噪声引起的阈值偏置量的误判断。
(实施方式2)
图3表示本发明的第2实施方式，是适用于快速AD变换器的例子。
在图3中省略与图1相同结构的说明。在该图中，2010是比较器阵列，2023是偏置补偿器，201.1～201.7是比较器，202.1～202.7是滤波器，203.1～203.7是控制部，204.1～204.7是短路开关，205.1～205.7是开路开关，206.1～206.8是电阻，111是高基准电位，112是低基准电位，104.1～104.7是从偏置补偿器2023输出的阈值控制信号。
该图中示出的快速AD变换器相对于输出的数字信号的位数n而言需要(2n-1)个比较器。因此，在位数较多的情况下比较器的个数也变多，想要单独地测定并补偿比较器的阈值偏置，则存在补偿时间变长的问题。为此，在本实施方式中，使用上述实施方式1中所说明的比较器的偏置补偿装置。
也就是说，使开路开关205.1～205.7处于开路，并且通过短路开关204.1～204.7使正极性的+输入端子与负极性的-输入端子连接，如果向各比较器201.1～201.7的2个输入端子都输入由所述电阻206.1～206.8设定的对应的参考电压，则根据各比较器201.1～201.7的多次比较结果，能够单独地控制比较器201.1～201.7的阈值偏置。因此，对于所有的比较器201.1～201.7，能够同时独立地补偿阈值偏置。由此，即便比较器个数较多，偏置补偿期间也与比较器为一个的情况相同。
此外，在由控制部203进行的比较器201.1～201.7的偏置补偿通过上述的<第1阈值补偿的具体例>来执行的情况下，由于按照全部等级来设定阈值控制信号104的阈值偏置的过程能够按照相同的等级设定来变更快速AD变换器内的所有比较器201.1～201.7的阈值偏置设定而进行，因此与一个比较器需要一个控制部203的结构相比，也就是与整体具备与比较器个数相等的控制部203的情况相比，能够将控制部203.1～203.7归结为一个进行共用，因此形成非常小的电路结构。另一方面，在偏置补偿通过上述的<第2阈值补偿的具体例>来执行的情况下，在各比较器中的下一个阈值偏置设定的等级彼此不同的关系上，尽管一个比较器必定配备一个控制部203，但是在阈值偏置设定的等级较多时，由于能够在具备的多个比较器之间并行地进行等级设定，因此存在能够缩短补偿期间的优点。
此外，由于滤波器202.1～202.7及控制部203.1～203.7能够由数字电路实现，因此能够全部归结为偏置补偿器2023来进行配置，从而不会产生空间浪费，能够简单地进行布局。
(实施方式3)
图4表示本发明的第3实施方式，是适用于Δ∑(Delta-Sigma)AD变换器的例子。
该图表示Δ∑AD变换器的模块结构，300是输入的模拟信号，301是AD变换后的输出数字信号，311是积分器，312是量化器，313是DA变换器，314是运算器(加法器)。所述运算器314对输入模拟信号和来自DA变换器313的反馈信号进行相加，所述积分器311对所述运算器314的相加输出进行积分。此外，量子化器312对所述积分器311的输出进行量化，从输出数字信号301。DA变换器313对所述输出数字信号301进行DA变换，将其变换后的模拟信号作为反馈信号反馈至所述运算器314。
在此，所述量化器312由上述实施方式1中说明的比较器的偏置补偿装置或者上述实施方式2中说明的快速AD变换器构成。当图4的Δ∑AD变换器内的量化器312的阈值电压与设计值存在差异时，产生失真成分，从而噪声变大，SNDR(信号对噪声+失真比)恶化，因此，在谋求高SNDR的情况下，所容许的阈值电压的偏差范围非常窄。为此，通过使用所述实施方式1或者实施方式2的比较器的偏置补偿装置或者快速AD变换器，由此能够正确地补偿比较器的阈值偏置，从而不会产生失真成分，能够实现高SNDR。
-工业上可用性-
如以上所说明，本发明在比较器的阈值的偏置补偿中能够降低噪声的影响，从而能够抑制因噪声引起的阈值偏置量的误判断，因此可适当地用于快速AD变换器、Δ∑变换器。
-符号说明-
201、201.1～201.7比较器
202、202.1～202.7滤波器
203、203.1～203.7控制部
204、204.1～204.7短路开关
205、205.1～205.7开路开关
206.1～206.7     电阻
2010             比较器阵列
2023             偏置补偿器
311              积分器
312              量化器
313             DA变换器
314             运算器
401             输入部
402             前置放大器
403             比较部
Trn1～Trn11     Nch晶体管
Trp1～Trp9      Pch晶体管
N1～N4          节点
R1、R2          电阻

Claims (9)

1.一种比较器偏置补偿装置，具备：
比较器，其将输入到第1输入端子的输入信号与输入到第2输入端子的参考电压进行比较；
开路开关，其使所述输入信号至所述比较器的第1输入端子的路径处于开路；
短路开关，其使所述比较器的所述第1输入端子的电压与所述第2输入端子的电压相等；
控制器，其在使所述开路开关断开且使所述短路开关闭合的状态下进行多次所述比较器的比较动作；和
滤波器，其输出对所述比较器的多次比较结果进行平滑化而得到的频度信号，
所述控制器基于所述滤波器的频度信号生成所述比较器的阈值控制信号，由该阈值控制信号控制所述比较器的阈值并且按照该控制而得到的阈值使所述比较器进行多次比较动作。
2.根据权利要求1所述的比较器偏置补偿装置，其中，
所述滤波器计算高电平或者低电平的次数相对于所述比较器中的所有比较次数的比例，将该比例作为所述频度信号。
3.根据权利要求1所述的比较器偏置补偿装置，其中，
所述控制部在所述频度信号超过50％或者低于50％的情况下，按照该频度信号接近于50％的方式来控制对所述比较器提供的阈值控制信号。
4.根据权利要求2所述的比较器偏置补偿装置，其中，
所述控制部在所述频度信号超过50％或者低于50％的情况下，按照该频度信号接近于50％的方式来控制对所述比较器提供的阈值控制信号。
5.根据权利要求1所述的比较器偏置补偿装置，其中，
所述控制部，在所述比较器的阈值的变化等级存在多个等级时，在其全部的等级中依次将阈值控制信号输出至所述比较器，并获得来自所述滤波器的在所述各等级下的频度信号，决定与其中最接近于50％的频度信号对应的阈值控制信号。
6.根据权利要求2所述的比较器偏置补偿装置，其中，
所述控制部，在所述比较器的阈值的变化等级存在多个等级时，在其全部的等级中依次将阈值控制信号输出至所述比较器，并获得来自所述滤波器的在所述各等级下的频度信号，决定与其中最接近于50％的频度信号对应的阈值控制信号。
7.一种快速AD变换器，其具备多个权利要求1至6任一项所述的比较器偏置补偿装置。
8.根据权利要求7所述的快速AD变换器，其中，
所述多个比较器偏置补偿装置共用一个控制器。
9.一种Δ∑AD变换器，其具备：
加法器，其接收模拟信号；
积分器，其对所述加法器的输出进行积分；
量化器，其对所述积分器的输出进行量化，作为数字信号进行输出；和
DA变换器，其对来自所述量化器的数字信号进行DA变换，将其DA变换后的模拟信号反馈至所述加法器，
所述量化器由权利要求1至6任一项所述的比较器偏置补偿装置构成。
CN2010800654157A 2010-03-16 2010-06-28 比较器的偏置补偿装置 Pending CN102792593A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-059207 2010-03-16
JP2010059207A JP5427658B2 (ja) 2010-03-16 2010-03-16 コンパレータのオフセット補正装置
PCT/JP2010/004272 WO2011114392A1 (ja) 2010-03-16 2010-06-28 コンパレータのオフセット補正装置

Publications (1)

Publication Number Publication Date
CN102792593A true CN102792593A (zh) 2012-11-21

Family

ID=44648527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800654157A Pending CN102792593A (zh) 2010-03-16 2010-06-28 比较器的偏置补偿装置

Country Status (4)

Country Link
US (1) US8922402B2 (zh)
JP (1) JP5427658B2 (zh)
CN (1) CN102792593A (zh)
WO (1) WO2011114392A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质
CN106899296A (zh) * 2015-12-18 2017-06-27 亚德诺半导体集团 频域adc闪存校准
CN109981106A (zh) * 2018-11-15 2019-07-05 湖南工业大学 一种多区间电压比较方法
CN113227806A (zh) * 2018-12-28 2021-08-06 微芯片技术股份有限公司 基于比较器偏置对比较器进行分类

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094968A (ja) * 2010-10-25 2012-05-17 Fujitsu Semiconductor Ltd アナログデジタル変換装置及びオフセット電圧補正方法
GB2504961B (en) 2012-08-14 2015-01-07 Broadcom Corp Analogue to digital converter
CN103961126B (zh) * 2013-02-05 2016-07-06 苏州瑞派宁科技有限公司 一种多阈值采样数字化器件的阈值校正方法
JP6205261B2 (ja) * 2013-12-13 2017-09-27 ルネサスエレクトロニクス株式会社 半導体装置
KR102113462B1 (ko) 2017-02-09 2020-05-21 미쓰비시덴키 가부시키가이샤 위치 제어 장치 및 위치 제어 방법
JP7055038B2 (ja) 2018-03-07 2022-04-15 セイコーインスツル株式会社 時計
JP7153479B2 (ja) * 2018-06-19 2022-10-14 ラピスセミコンダクタ株式会社 コンパレータ回路
WO2020022166A1 (ja) * 2018-07-23 2020-01-30 ソニー株式会社 接続装置、電子機器および情報処理方法
JP2020149759A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置
KR102242503B1 (ko) * 2020-01-17 2021-04-19 한국항공대학교산학협력단 고정밀 옵셋 보정 비교기 및 이를 포함하는 라이다 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0831592B1 (en) * 1996-09-20 2003-03-26 Nec Corporation Chopper comparator showing high speed and low power operations free of malfunction under variation of logical threshold voltage of invertor
US20040178839A1 (en) * 2003-03-03 2004-09-16 Oki Electric Industry Co., Ltd. Apparatus for correcting offset voltage
CN101145786A (zh) * 2006-09-15 2008-03-19 普诚科技股份有限公司 使用分时结构的积分三角电路及其相关方法
CN101610070A (zh) * 2008-06-19 2009-12-23 承景科技股份有限公司 前置放大器及其中校准偏移电压的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115348A (ja) * 1993-10-18 1995-05-02 Matsushita Electric Ind Co Ltd 多入力比較器
JPH1065542A (ja) * 1996-08-16 1998-03-06 Texas Instr Japan Ltd アナログ／ディジタル変換回路
DE19936327C2 (de) * 1999-08-02 2003-04-24 Infineon Technologies Ag Verfahren und Vorrichtung zur Durchführung von ratiometrischen Messungen unter Verwendung eines Analog/Digital- oder eines Digital/Analog-Umsetzers, Analog/Digital- oder Digital/Analog-Umsetzer, und Verfahren zum Betreiben eines Analog/Digital- oder Digital/Analog-Umsetzers
JP2002319863A (ja) 2001-04-20 2002-10-31 Canon Inc Ａｄ変換器
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
JP4064303B2 (ja) * 2003-06-06 2008-03-19 東光株式会社 センスコンパレータ回路とそのオフセット補償方法
JP2008085898A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd コンパレータ回路
JP5334366B2 (ja) * 2006-12-15 2013-11-06 三菱電機株式会社 半導体集積回路
FR2911454B1 (fr) * 2007-01-17 2009-06-26 St Microelectronics Sa Procede et dispositif de traitement d'un signal incident, en particulier de filtrage et de conversion analogique/numerique.
JP2009065554A (ja) 2007-09-07 2009-03-26 Toshiba Corp フィルタ周波数特性検出装置及びフィルタ周波数特性テスト装置
JP2010016737A (ja) * 2008-07-07 2010-01-21 Sony Corp オフセット圧縮回路およびそれを用いたａｄ変換器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0831592B1 (en) * 1996-09-20 2003-03-26 Nec Corporation Chopper comparator showing high speed and low power operations free of malfunction under variation of logical threshold voltage of invertor
US20040178839A1 (en) * 2003-03-03 2004-09-16 Oki Electric Industry Co., Ltd. Apparatus for correcting offset voltage
CN101145786A (zh) * 2006-09-15 2008-03-19 普诚科技股份有限公司 使用分时结构的积分三角电路及其相关方法
CN101610070A (zh) * 2008-06-19 2009-12-23 承景科技股份有限公司 前置放大器及其中校准偏移电压的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质
CN104052477B (zh) * 2013-03-15 2017-11-17 亚德诺半导体集团 用于模拟数字转换器校准的系统、方法及记录介质
CN106899296A (zh) * 2015-12-18 2017-06-27 亚德诺半导体集团 频域adc闪存校准
CN109981106A (zh) * 2018-11-15 2019-07-05 湖南工业大学 一种多区间电压比较方法
CN113227806A (zh) * 2018-12-28 2021-08-06 微芯片技术股份有限公司 基于比较器偏置对比较器进行分类

Also Published As

Publication number Publication date
US8922402B2 (en) 2014-12-30
JP2011193340A (ja) 2011-09-29
JP5427658B2 (ja) 2014-02-26
US20120293346A1 (en) 2012-11-22
WO2011114392A1 (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
CN102792593A (zh) 比较器的偏置补偿装置
EP2367285B1 (en) A sample-and-hold amplifier
US7199745B2 (en) Successive approximation A/D converter provided with a sample-hold amplifier
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
US7834786B2 (en) Sample hold circuit for use in time-interleaved A/D converter apparatus including paralleled low-speed pipeline A/D converters
US8830099B1 (en) MDAC with differential current cancellation
US7633423B2 (en) Method of and apparatus for reducing settling time of a switched capacitor amplifier
US7489263B1 (en) Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US8223058B2 (en) Switched-capacitor circuit having a capacitor array circuit, and analog-to-digital converter using said switched-capacitor circuit
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
US9654126B2 (en) Systems and methods for providing a pipelined analog-to-digital converter
US20150381192A1 (en) Semiconductor device
CN102594348A (zh) 数字模拟转换器中用于校准电容补偿的校准电路和方法
CN101055766B (zh) 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法
CN101888246B (zh) 具有误差校准功能的电荷耦合流水线模数转换器
CN104426549B (zh) 具有子adc校准的多步式adc
US7248199B2 (en) Analog-to-digital converter
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
US7855668B2 (en) Delta sigma A/D modulator
US20160028413A1 (en) 2-phase switched capacitor flash adc
US9698815B1 (en) Pipelined ADC with constant charge demand
US7477179B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
Jingyang et al. Low offset current sensing circuit based on switched-capacitor
JP2011015056A (ja) 容量アレイ回路、およびアナログデジタル変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160113

C20 Patent right or utility model deemed to be abandoned or is abandoned