CN114421968A - 增量型sigma delta模数转换方法、转换器及芯片 - Google Patents
增量型sigma delta模数转换方法、转换器及芯片 Download PDFInfo
- Publication number
- CN114421968A CN114421968A CN202210326815.3A CN202210326815A CN114421968A CN 114421968 A CN114421968 A CN 114421968A CN 202210326815 A CN202210326815 A CN 202210326815A CN 114421968 A CN114421968 A CN 114421968A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- output
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提供一种增量型sigma delta模数转换方法、转换器及芯片,包括在常规型模数转换器的无源模拟加法器中增加的切换开关以及合并处理器,输入信号Vin经过所述二阶模拟积分调制器输出模拟域的第一信号和残差信号;进行第一步转换,所述第一信号依次经过多bit量化器和抽取滤波器,输出第一数字输出信号Dout1至合并处理器;进行第二步转换,将残差信号进行放大,经过多bit量化器,输出第二数字输出信号RDout2至合并处理器。本发明在不增加额外硬件、不增加任何消耗大面积和高功耗的单元的基础上,能够提高sigma delta模数转换器的输出精度。
Description
技术领域
本发明涉及集成电路领域,更具体地,涉及一种增量型sigma delta模数转换方法、转换器及芯片。
背景技术
在需要高精度模拟信号测量的工业控制、数据采集和精密仪器等领域,比如MEMS传感器(微机电系统),都会涉及到模数转换器ADC。
目前存在的问题主要集中在精度和速度的平衡,高精度信号测量需要用到高精度ADC,增量型sigma-delta ADC是一个比较好的选型,但是其高精度需要用高阶的模拟调制器或者很高的过采样率来实现,高阶调制器需要用到多个宽带宽的运算放大器,需要消耗大量功耗和面积,高过采样率又会严重降低信号带宽,限制ADC的吞吐率,也就是速度较低,因此当前存在的问题是如何设计一个高速高精度低功耗小面积的增量型sigma-deltaADC。
发明内容
本发明针对现有技术中存在的技术问题,提供一种不增加大面积和大功耗的基础上提高模数转换器输出精度的增量型sigma delta模数转换方法、转换器及芯片。
根据本发明的第一方面,提供一种增量型sigma delta模数转换方法,模数转换器包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器及合并处理器,输入信号Vin经过所述二阶模拟积分调制器输出模拟域的第一信号和残差信号;
进行第一步转换,所述第一信号依次经过所述多bit量化器和所述抽取滤波器,输出第一数字输出信号Dout1至所述合并处理器;
进行第二步转换,将所述残差信号进行放大,经过所述多bit量化器,输出第二数字输出信号RDout2至所述合并处理器。
在上述技术方案的基础上,本发明还可以作出如下改进。
可选的,所述将所述残差信号进行放大,包括:
通过所述无源模拟加法器中设置的切换开关,将所述无源模拟加法器的参数设置为G,G>1,所述残差信号经过所述无源加法器进行放大。
可选的,所述将所述残差信号进行放大,包括:
通过所述二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。
可选的,所述模数转换器还包括第一开关,进行第二步转换时,利用所述第一开关将所述残差信号引导至第一级积分器或第二级积分器,通过所述二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。
可选的,所述模数转换器还包括第二开关,进行第二步转换时,利用所述第二开关将所述放大后的残差信号引导至多bit量化器。
可选的,通过所述合并处理器将所述第一数字输出信号Dout1和所述第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
根据本发明的第二方面,提供了一种增量型sigma delta模数转换器,包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接所述无源模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入端,所述多bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通过所述多bit数模转换器接所述二阶模拟积分调制器的输入端,还包括合并处理器和在所述无源模拟加法器中增加的切换开关,所述切换开关用于将无源模拟加法器设置为放大模式。
根据本发明的第三方面,提供了一种增量型sigma delta模数转换器,包括二阶模
拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶
模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接所述无源
模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入端,所述多
bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通过所述多
bit数模转换器接所述二阶模拟积分调制器的输入端,还包括第三开关sw、第四开关和
合并处理器,所述二阶模拟积分调制器的第一级积分器的输出端通过所述第四开关接
所述无源模拟加法器的输出端,所述二阶模拟积分调制器的第二级积分器的输出端通过所
述第三开关sw接第一级积分器的输入端;所述第三开关sw和第四开关用于在所述第二
步转换中,将所述残差信号切换至所述第一级积分器进行放大。
根据本发明的第四方面,提供了一种增量型sigma delta模数转换器,包括二阶模
拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶
模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接所述无源
模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入端,所述多
bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通过所述多
bit数模转换器接所述二阶模拟积分调制器的输入端,还包括第三开关sw、第四开关和
合并处理器,所述二阶模拟积分调制器的第二级积分器的输出端通过所述第三开关sw接第
二级积分器的输入端,所述第二积分器的输出端还通过第四开关接所述无源模拟加法
器的输出端;所述第三开关sw和第四开关用于在所述第二步转换中,将所述残差信号切
换至所述第二级积分器进行放大。
根据本发明的第五方面,提供了一种芯片,包括增量型sigma delta模数转换器。
本发明提供的一种增量型sigma delta模数转换方法、转换器及芯片,在常规型sigma delta模数转换器的基础上,完全不增加任何消耗大量功耗的面积的有源器件,只额外增加开关用以切换,其余全部复用常规模式的增量型sigma-delta ADC的器件,通过增加对残差信号的第二步转换,增加模数转换器的精度,由于开关器件尺寸较小,并且不消耗电流,因此面积和功耗都不会增加,但依然可达到转换精度和速度的提高。
附图说明
图1为常规的增量型sigma delta模数转换器的电路结果示意图;
图2为本发明提供的一种增量型sigma delta模数转换方法流程图;
图3为本发明一个实施例提供的一种增量型sigma delta模数转换器的电路结构图;
图4为本发明另一个实施例提供的一种增量型sigma delta模数转换器的电路结构图;
图5为本发明再一个实施例提供的一种增量型sigma delta模数转换器的电路结构图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
在对本发明提供的一种增量型sigma delta模数转换器进行介绍之前,对现有常规增量型sigma delta模数转换器以及其工作原理进行介绍,可参见图1,常规增量型sigmadelta模数转换器主要包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入信号Vin,其输出端接无源模拟加法器的输入端,无源模拟加法器的输出端接多bit量化器的输入端,多bit量化器的输出端通过抽取滤波器输出,多bit量化器的输出端还通过多bit数模转换器接二阶模拟积分调制器的输入端,其中,抽取滤波器为数字抽取滤波器。
为了节省常规增量型sigma delta模数转换器的功耗、面积以及提高转换速度和精度,传统的改进主要有两种方式:(1)将常规增量型sigma delta模数转换器中的二阶模拟积分调制器用反相器替代,节省功耗和面积;(2)使用Zoom ADC来提高速度和精度。
其中,采用第一种方式将二阶模拟积分调制器运算放大器用反相器替代,电路输入信号幅度受限制,输入范围较窄,ADC稳定性严重受影响;采用第二种方式,Zoom ADC是一种混合型ADC,先用SAR或者Flash ADC做一次粗转换, 然后再用sigma-delta ADC进行精细转换,因此在设计上需要付出额外的硬件代价,不利于芯片的成本降低。
常规增量型sigma delta模数转换器的具体工作原理为,其主要由一个二阶模拟
积分调制器、无源模拟加法器、多bit量化器以及多bit数模转换器构成,可参见图1,其中和是积分器的前馈系数(为第一级模拟积分器的前馈系数,为第二级模拟
积分器的前馈系数),和是积分器的积分系数(为第一级模拟积分器的积分系数,为第二级模拟积分器的积分系数),Reset是复位信号,是ADC的模拟输入,是常
规增量型sigma-delta ADC产生的残差信号。假设常规增量型sigma-delta ADC过采样率为
n,其中,需要说明的是,过采样率n由设定的sigma-delta ADC的输出位数确定,那么二阶模
拟积分调制器需要工作n个周期cycle才能输出残差信号Vres,其在第n个周期cycle对应最
终输出的残差信号Vres的关系如下:
其中是多bit量化器在第k个cycle的输出,假设常规的增量型sigma-delta
ADC的设计输出位数为N-bit,即经过n个cycle的抽取滤波(sinc filter)得到常规的
增量型sigma-delta ADC的数字输出,其输出为N位,VREF是ADC的参考电
压,常规增量型sigma-delta ADC的输出的有效精度为:
从(2)式中可以看出,如果要提高常规增量型sigma-delta ADC的输出精度,要么
提高n,也就是增加过采样,这样会降低ADC转换速率,要么就是增大,但是其增加会导
致量化器数目增加,消耗面积和功耗较大,且不论是n还是,其呈指数增大才能使得ADC
输出的有效精度线性增加。
其中,(1)式可以变形表达为:
其中(3)式中等号右边第二项就是常规增量型
sigma-delta ADC的数字等效输出值,显然其与Vin之间存在着这个
误差。因此,可以采用某种方法,将这个误差进一步量化就可以扩展ADC的输出精度,这就是
第二步转换。
基于上述分析,本发明提出了一种增量型sigma delta模数转换方法,该方法所依托的电路依然是图1中的常规的增量型sigma delta模数转换器,在常规型的常规的增量型sigma delta模数转换器的基础上,依然使用两步式来扩展转换精度,传统两步式转换需要引入额外电路或额外控制时序,设计复杂,消耗额外的硬件成本。本发明所提出的两步式增量型sigma-delta ADC完全不增加任何大量功耗和面积的有源器件,只额外增加开关用以切换,其余全部复用常规模式的增量型sigma-delta ADC的器件,由于开关器件尺寸较小,并且不消耗电流,因此面积和功耗都不会增加,但依然可取得两步式转换对精度和速度的提高的这个效果。
可参见图2,为本发明提供的增量型sigma delta模数转换方法,其基于的sigmadelta模数转换器主要包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器及合并处理器。其工作原理为:输入信号Vin经过所述二阶模拟积分调制器输出模拟域的第一信号和残差信号;进行第一步转换,所述第一信号依次经过所述多bit量化器和所述抽取滤波器,输出第一数字输出信号Dout1至所述合并处理器;进行第二步转换,将所述残差信号进行放大,经过所述多bit量化器,输出第二数字输出信号RDout2至所述合并处理器。
其中,在第二步转换过程中,对残差信号进行放大的方式包括通过所述无源模拟加法器中设置的切换开关,将所述无源模拟加法器的参数设置为G,G>1,所述残差信号经过所述无源加法器进行放大;或者通过所述二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。
进一步的,在实现通过二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大时,可以在模数转换器中添加第一开关,在进行第二步转换时,利用第一开关将残差信号引导至第一级积分器或第二级积分器,通过二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。以及在模数转换器中添加第二开关,在进行第二步转换时,利用所述第二开关将所述放大后的残差信号引导至多bit量化器。
可以理解的是,在通过第一步转换,将第一信号依次经过多bit量化器和所述抽取滤波器,输出第一数字输出信号Dout1,以及通过第二步转换,将残差信号进行放大,经过所述多bit量化器,输出第二数字输出信号RDout2,通过合并处理器将第一数字输出信号Dout1和第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
图3为本发明提供的一种增量型sigma delta模数转换器,在常规增量型sigmadelta SDC的电路结构上,仅仅在其中的无源模拟加法器中增加了切换开关,增加的切换开关的作用为实现第二步转换,以及增加一个合并处理器,用于将第一步转换的输出和第二步转换的输出进行合并输出。
该增量型sigma delta模数转换器主要包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接所述无源模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入端,所述多bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通过所述多bit数模转换器接所述二阶模拟积分调制器的输入端,还包括合并处理器和在所述无源模拟加法器中增加的切换开关,所述切换开关用于将无源模拟加法器设置为放大模式。
其工作原理为,输入信号Vin经过二阶模拟积分调制器输出模拟域的第一信号和残差信号Vres,第一信号大于残差信号,第一信号依次经过所述多bit量化器和所述抽取滤波器进行第一步转换,输出第一数字输出信号Dout1至所述合并处理器。将所述无源模拟加法器的放大参数置为G,G>1,所述残差信号经过所述无源模拟加法器放大后,通过所述无源模拟加法器中切换开关的切换,对放大后的残差信号经过所述多bit量化器进行第二步转换,输出第二数字输出信号RDout2至所述合并处理器。通过所述合并处理器将所述第一数字输出信号Dout1和所述第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
可以理解的是,第一步转换为常规的增量型sigma delta模数转换器的转换过程,本发明中通过在无源模拟加法器中增加切换开关,通过切换开关的切换增加了第二步转换过程,将第一步转换过程得到的数字输出和第二步转换过程得到的数字输出进行合并处理,得到最终的数字输出,在不增加额外硬件电路的基础上,提高sigma delta模数转换器的输出精度。
其中,在第二步转换过程中,将残差信号进行放大,无源模拟加法器本身可以通过设置放大系数实现乘法的功能,而且不消耗静态功耗和额外大面积。因此,本发明复用无源模拟加法器将残差信号乘以G倍,其中,1<G≤2M,M为量化器的位数,否则会导致量化器溢出,然后将放大后的残差信号输入到M-bit flash ADC中去进一步量化,得到第二步转换的输出RDout2<M-1:0>,RDout2的输出位数为M,最后在数字域将第一步转换得到的Dout1<N-1:0>和第二步转换得到RDout2<M-1:0>进行合并处理,得到最终数字输出Dtotal,其输出精度为(N+M),相比与常规增量型sigma delta ADC,扩展了其输出位数。
其中,由于无源模拟加法器在模拟域实现了将残差信号 Vres放大G倍,在数字域需要将这个倍数补偿回去,此外,考虑到积分系数的影响,RDout2<N-1:0>与Dout1<M-1:0>不能直接相加,因此,合并处理器在将第一数字输出Dout1<M-1:0>和第二数字输出RDout2<N-1:0>进行合并处理得到的最终数字输出的表达式为:
由上述式子(4)可以看出,相比常规增量型sigma-delta ADC的N-bit输出位数,此两步式增量型sigma-delta ADC将N-bit数据扩展成(N+M)-bit,输出有效精度可以得到非常高效的提升。
如上所述,对于常规增量型sigma delta模数转换器,单纯提高过采样周期数n来
提高输出精度,实际输出有效精度是按照以2为底的n对数增加,如式(2)所表达的,假设,将Rbit从16bit提高17bit,n需要
从154提高到220,转换速度下降至原来的70%,这也就是说,为了达到提高1bit精度的目的,
需要牺牲30%的转换速度。
在此需要说明的是,常规增量型sigma delta模数转换器,其经过二阶模拟积分调制器后输出第一信号需要经过n个采样周期,对于转换过程,则需要一个采样周期和一个转换周期来完成,得到对应的数字输出。因此,本发明所提出的两步式增量型sigma-deltaADC,在常规增量型sigma delta ADC的基础上只增加了第二步转换过程,只需要额外付出两个周期数(一个采样周期,一个转换周期),也就是n增加至n+2,用时较短,不需要增加额外的电路,可将输出精度提高Mbit,其有效输出精度为:
本发明以最低代价将常规增量型sigma delta ADC扩展成两步式增量型sigma-delta ADC,以提高转换精度,两步式增量型sigma-delta ADC的第一步先进行常规增量型sigma delta ADC转换,得到第一步转换的数字输出并且产生了对应的模拟残差信号,包括第一信号和残差信号,其中,第一信号大于残差信号Vres,也就是说,输入信号Vin经过两级积分调制器后输出一大一小的两个信号,第一信号为大信号,残差信号为小信号,第一步转换对第一信号进行数字信号输出,第二步继续转换残差信号,得到另外一部分数字输出,由于模拟残差信号也包含了输入信号的信息,这样得到的两个数字输出分别代表了ADC输出的高位值和低位值,将其组合起来即为ADC最终输出。
常规增量型sigma-delta ADC架构本身包含了无源模拟加法器以及多bit量化器,这些单元可以加以利用。在常规增量型sigma-delta ADC中考虑到运放的摆幅和模拟积分器稳定,积分系数一般取得较小,这样在常规sigma-delta ADC转换后得到的残差信号比较小,因此对转换过程所需要的量化精度提出了较高的要求。此时,无源模拟加法器可以复用作无源放大,这样可以将残差信号放大,使得在第二步转换中所需要的ADC量化精度要求变低,多bit量化器实际就是一个flash型ADC,其只需要一个采样时钟周期和一个转换时钟周期共两个时钟周期就可以得到一个多bit输出,由于残差信号的放大,使得多bit量化器可以轻松胜任第二步转换,起到扩展ADC精度的效果。
第二步转换所需要的时钟信号、器件均是第一步常规增量型sigma-delta ADC所需要的,因此,改进的增量型sigma delta ADC不存在额外的硬件付出,残差信号在模拟域的放大可以通过在数字域移位进行缩小补偿,数字移位不存在精度丢失。
参见图4,提供了本发明的另一种形式的增量型sigma delta模数转换器,主要包
括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,
所述二阶模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接
所述无源模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入
端,所述多bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通
过所述多bit数模转换器接所述二阶模拟积分调制器的输入端,还包括第三开关sw、第四开
关和合并处理器,所述二阶模拟积分调制器的第一级积分器的输出端通过所述第四开
关接所述无源模拟加法器的输出端,所述二阶模拟积分调制器的第二级积分器的输出
端通过所述第三开关sw接第一级积分器的输入端;所述第三开关sw和第四开关用于在
所述第二步转换中,将所述残差信号切换至所述第一级积分器进行放大。
其工作原理为:首先断开第三开关sw和第四开关,输入信号Vin经过所述二阶
模拟积分调制器输出模拟域的第一信号和残差信号,第一信号大于残差信Vres,所述第一
信号依次经过所述多bit量化器和所述抽取滤波器进行第一步转换,输出第一数字输出信
号Dout1至所述合并处理器。
然后,闭合第三开关sw,断开第四开关,将所述二阶模拟积分调制器的第一级
积分器的积分系数c1置为G,G>1,所述残差信号经过第一级积分器放大。再断开第三开关
sw,闭合第四开关,对放大后的残差信号经过所述多bit量化器进行第二步转换,输出
第二数字输出信号RDout2至所述合并处理器。
最后通过所述合并处理器将所述第一数字输出信号Dout1和所述第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
可以理解的是,除了复用无源模拟加法器来将残差信号放大,还可以使用第一级积分器电路将残差信号放大,调节积分系数c1到放大系数G,然后给到M-bit flash ADC,其也是完全复用现有结构不增加新的电路,可以实现和上述完全相同的扩展精度的效果。
具体的,图4中的增量型sigma delta模数转换器为图3中的增量型sigma delta模数转换器的一种替代,其区别为,图2中的增量型sigma delta模数转换器是将无源模拟加法器的放大倍数置为G,将残差信号放大G倍,而图3中的增量型sigma delta模数转换器的第一级积分器的积分系数c1置为G,最终得到的效果是相同的,包括提高的输出精度和转换速度。
除了使用第一级积分器电路将残差信号放大,调节积分系数c1到放大系数G之外,还可以使用第二级积分器电路将残差信号放大,调节积分系数c2到放大系数G,可参见图5,实现的效果与图4中增量型sigma delta模数转换器实现的效果等同,只是在电路连接关系上稍有差别。
具体的,参见图5,提供了本发明的另一种形式的增量型sigma delta模数转换器,
图5中的增量型sigma delta模数转换器的电路结构与图4中增量型sigma delta模数转换
器的电路结构很相似,只不过第三开关sw和第四开关的位置不太相同。图5中的第三开
关sw设置在第四级积分器的输出端和输入端之间,第四开关设置在无源模拟加法器的
输出端和第二级积分器的输出端之间,其连接关系为:所述二阶模拟积分调制器的第二级
积分器的输出端分别通过所述第四开关接所述无源模拟加法器的输出端和通过第三
开关sw接第二级积分器的输入端。
其工作原理为,首先,断开第三开关sw和第四开关,输入信号Vin经过所述二
阶模拟积分调制器输出模拟域的第一信号和残差信号,所述第一信号大于所述残差信号,
所述第一信号依次经过所述多bit量化器和所述抽取滤波器进行第一步转换,输出第一数
字输出信号Dout1至所述合并处理器。
然后,闭合第三开关sw,断开第四开关,将所述二阶模拟积分调制器的第二级
积分器的积分系数c2置为G,G>1,所述残差信号经过第二级积分器放大;再断开第三开关
sw,闭合第四开关,对放大后的残差信号经过所述多bit量化器进行第二步转换,输出
第二数字输出信号RDout2至所述合并处理器。
最后,通过所述合并处理器将所述第一数字输出信号Dout1和所述第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
本发明还提供了一种芯片,该芯片可以包括上述各实施例中任一种增量型sigmadelta模数转换器。
可以理解的是,微机电系统的芯片中的模数转换器可采用上述各个实施例中的增量型sigma delta模数转换器,可以提高芯片的转换精度和转换效率。
本发明提供的增量型sigma delta模数转换方法、转换器及芯片,将常规的增量型sigma delta模数转换器中二阶模拟积分调制器前馈使用到的无源模拟加法器复用成一个残差放大器,将残差信号放大,产生的效果为残差信号被放大,并通过在无源模拟加法器中添加切换开关实现第二步转换,增加模数转换器的精度,对第二步转换所需要的ADC精度要求变低,使得直接可以复用本身的多bit量化器,而且不消耗静态功耗和额外大面积。复用多bit量化器可以以较小的速度牺牲换取输出有效精度的大幅度提升,且不消耗额外的硬件设计,节省芯片面积。对第二步转换结果在数字域进行增益补偿可以消除在模拟域处理导致的精度损失。
需要说明的是,在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (10)
1.一种增量型sigma delta模数转换方法,模数转换器包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器、抽取滤波器及合并处理器,其特征在于,所述方法包括:
输入信号Vin经过所述二阶模拟积分调制器输出模拟域的第一信号和残差信号;
进行第一步转换,所述第一信号依次经过所述多bit量化器和所述抽取滤波器,输出第一数字输出信号Dout1至所述合并处理器;
进行第二步转换,将所述残差信号进行放大,经过所述多bit量化器,输出第二数字输出信号RDout2至所述合并处理器。
2.根据权利要求1所述的增量型sigma delta模数转换方法,其特征在于,所述将所述残差信号进行放大,包括:
通过所述无源模拟加法器中设置的切换开关,将所述无源模拟加法器的参数设置为G,G>1,所述残差信号经过所述无源加法器进行放大。
3.根据权利要求1所述的增量型sigma delta模数转换方法,其特征在于,所述将所述残差信号进行放大,包括:
通过所述二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。
4.根据权利要求3所述的增量型sigma delta模数转换方法,其特征在于,所述模数转换器还包括第一开关,进行第二步转换时,利用所述第一开关将所述残差信号引导至第一级积分器或第二级积分器,通过所述二阶模拟积分调制器中的第一级积分器或第二级积分器对所述残差信号进行放大。
5.根据权利要求4所述的增量型sigma delta模数转换方法,其特征在于,所述模数转换器还包括第二开关,进行第二步转换时,利用所述第二开关将所述放大后的残差信号引导至多bit量化器。
6.根据权利要求1所述的增量型sigma delta模数转换方法,其特征在于,通过所述合并处理器将所述第一数字输出信号Dout1和所述第二数字输出信号RDout2进行合并处理得到最终数字输出信号。
7.一种增量型sigma delta模数转换器,包括二阶模拟积分调制器、无源模拟加法器、多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入信号Vin,所述二阶模拟积分调制器的输出端接所述无源模拟加法器的输入端,所述无源模拟加法器的输出端接所述多bit量化器的输入端,所述多bit量化器的输出端通过所述抽取滤波器输出,所述多bit量化器的输出端还通过所述多bit数模转换器接所述二阶模拟积分调制器的输入端,其特征在于,还包括合并处理器和在所述无源模拟加法器中增加的切换开关,所述切换开关用于将无源模拟加法器设置为放大模式。
8.一种增量型sigma delta模数转换器,包括二阶模拟积分调制器、无源模拟加法器、
多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入
信号Vin,所述二阶模拟积分调制器的输出端接所述无源模拟加法器的输入端,所述无源模
拟加法器的输出端接所述多bit量化器的输入端,所述多bit量化器的输出端通过所述抽取
滤波器输出,所述多bit量化器的输出端还通过所述多bit数模转换器接所述二阶模拟积分
调制器的输入端,其特征在于,还包括第三开关sw、第四开关和合并处理器,所述二阶模
拟积分调制器的第一级积分器的输出端通过所述第四开关接所述无源模拟加法器的输
出端,所述二阶模拟积分调制器的第二级积分器的输出端通过所述第三开关sw接第一级积
分器的输入端;所述第三开关sw和第四开关用于在所述第二步转换中,将所述残差信号
切换至所述第一级积分器进行放大。
9.一种增量型sigma delta模数转换器,包括二阶模拟积分调制器、无源模拟加法器、
多bit量化器、多bit数模转换器和抽取滤波器,所述二阶模拟积分调制器的输入端接输入
信号Vin,所述二阶模拟积分调制器的输出端接所述无源模拟加法器的输入端,所述无源模
拟加法器的输出端接所述多bit量化器的输入端,所述多bit量化器的输出端通过所述抽取
滤波器输出,所述多bit量化器的输出端还通过所述多bit数模转换器接所述二阶模拟积分
调制器的输入端,其特征在于,还包括第三开关sw、第四开关和合并处理器,所述二阶模
拟积分调制器的第二级积分器的输出端通过所述第三开关sw接第二级积分器的输入端,所
述第二积分器的输出端还通过第四开关接所述无源模拟加法器的输出端;所述第三开
关sw和第四开关用于在所述第二步转换中,将所述残差信号切换至所述第二级积分器
进行放大。
10.一种芯片,其特征在于,包括权利要求7或权利要求8或权利要求9所述的增量型sigma delta模数转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210326815.3A CN114421968A (zh) | 2022-03-30 | 2022-03-30 | 增量型sigma delta模数转换方法、转换器及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210326815.3A CN114421968A (zh) | 2022-03-30 | 2022-03-30 | 增量型sigma delta模数转换方法、转换器及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114421968A true CN114421968A (zh) | 2022-04-29 |
Family
ID=81264143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210326815.3A Pending CN114421968A (zh) | 2022-03-30 | 2022-03-30 | 增量型sigma delta模数转换方法、转换器及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114421968A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117526957A (zh) * | 2024-01-04 | 2024-02-06 | 秦玄汉(苏州)信息科技有限公司 | 一种最优量化位数的模数转换器 |
WO2024082739A1 (zh) * | 2022-10-18 | 2024-04-25 | 杭州万高科技股份有限公司 | 一种高精度增量型zoom ADC架构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5181032A (en) * | 1991-09-09 | 1993-01-19 | General Electric Company | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback |
US5245343A (en) * | 1990-08-03 | 1993-09-14 | Honeywell Inc. | Enhanced accuracy delta-sigma A/D converter |
CN103067019A (zh) * | 2012-12-12 | 2013-04-24 | 天津大学 | 单级二阶前馈Sigma-Delta调制方法及调制器 |
US20130194116A1 (en) * | 2012-02-01 | 2013-08-01 | Fujitsu Semiconductor Limited | Continuous-time incremental analog-to-digital converter |
CN103986469A (zh) * | 2014-03-31 | 2014-08-13 | 天津大学 | 采用两步处理及硬件复用的sigma-delta模数转换器 |
JP2018133630A (ja) * | 2017-02-13 | 2018-08-23 | 旭化成エレクトロニクス株式会社 | インクリメンタル型デルタシグマad変換器 |
CN108712172A (zh) * | 2018-07-26 | 2018-10-26 | 福州大学 | 一种增量型Sigma-Delta数模转换器 |
-
2022
- 2022-03-30 CN CN202210326815.3A patent/CN114421968A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245343A (en) * | 1990-08-03 | 1993-09-14 | Honeywell Inc. | Enhanced accuracy delta-sigma A/D converter |
US5181032A (en) * | 1991-09-09 | 1993-01-19 | General Electric Company | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback |
US20130194116A1 (en) * | 2012-02-01 | 2013-08-01 | Fujitsu Semiconductor Limited | Continuous-time incremental analog-to-digital converter |
CN103067019A (zh) * | 2012-12-12 | 2013-04-24 | 天津大学 | 单级二阶前馈Sigma-Delta调制方法及调制器 |
CN103986469A (zh) * | 2014-03-31 | 2014-08-13 | 天津大学 | 采用两步处理及硬件复用的sigma-delta模数转换器 |
JP2018133630A (ja) * | 2017-02-13 | 2018-08-23 | 旭化成エレクトロニクス株式会社 | インクリメンタル型デルタシグマad変換器 |
CN108712172A (zh) * | 2018-07-26 | 2018-10-26 | 福州大学 | 一种增量型Sigma-Delta数模转换器 |
Non-Patent Citations (2)
Title |
---|
CHIA-HUNG CHEN: "A_Micro-Power_Two-Step_Incremental_Analog-to-Digital_Converter", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
ZENG, XINJI: "An Extended-Counting Incremental Sigma-Delta ADC with Hardware-Reuse Technique", 《JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024082739A1 (zh) * | 2022-10-18 | 2024-04-25 | 杭州万高科技股份有限公司 | 一种高精度增量型zoom ADC架构 |
CN117526957A (zh) * | 2024-01-04 | 2024-02-06 | 秦玄汉(苏州)信息科技有限公司 | 一种最优量化位数的模数转换器 |
CN117526957B (zh) * | 2024-01-04 | 2024-03-19 | 秦玄汉(苏州)信息科技有限公司 | 一种最优量化位数的模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344921B2 (en) | Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
US7446686B2 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
CN107465412B (zh) | Δ-σ调制器、模拟-数字转换器和信号转换方法 | |
US7948414B2 (en) | Delta-sigma analog-to-digital conversion apparatus and method thereof | |
US7439889B2 (en) | AD converter | |
US6313775B1 (en) | Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation | |
CN114421968A (zh) | 增量型sigma delta模数转换方法、转换器及芯片 | |
US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
US20050012649A1 (en) | Sigma-delta modulator with reduced switching rate for use in class-D amplification | |
Jiang et al. | A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process | |
JP3420750B1 (ja) | 予測器を備えた再帰マルチビットアナログ−ディジタル変換器 | |
US20160285471A1 (en) | Power reduction in delta-sigma modulator | |
JP2010171484A (ja) | 半導体集積回路装置 | |
JP2001094429A (ja) | アナログデジタル混在δς変調器 | |
CN115549683A (zh) | 一种高精度增量型zoom ADC架构 | |
US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
CN114301464A (zh) | 具备抑制混叠功能的Sigma-Delta模数转换器 | |
US8466822B2 (en) | Analog-to-digital conversion apparatus and signal processing system | |
CN111224669A (zh) | 一种实现宽输入的σ-δ调制器的设计方法 | |
EP3407498A1 (en) | A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator | |
Fouto et al. | Design of low power and low area passive sigma delta modulators for audio applications | |
CN111711452A (zh) | 一种有源-无源噪声整形逐次逼近adc | |
CN219304823U (zh) | 一种全动态的Delta-Sigma调制器电路 | |
US20230065453A1 (en) | Multi quantizer loops for delta-sigma converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220429 |