CN114301465A - 一种Sigma-Delta模数转换器 - Google Patents

Abstract

本发明公开一种Sigma‑Delta模数转换器，该Sigma‑Delta模数转换器包括环路滤波模块、第一反馈电路、第二反馈电路和量化器；环路滤波模块包括以级联形式连接的求和节点；第一反馈电路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一反馈电路用于将量化器输出的量化输出信号进行第一时间延展处理并转换出第一反馈信号；第二反馈电路连接于最后一级积分器对应的求和节点和量化器的输出端之间，第二反馈电路用于将量化器输出的量化输出信号进行第二时间延展处理并转换出第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点。

Description

一种Sigma-Delta模数转换器

技术领域

本发明属于模数转换器(ADC)和数模(DAC)转换器技术领域，尤其涉及一种Sigma-Delta模数转换器。

背景技术

Sigma-Delta模数转换器，又称为三角积分(delta sigma)模拟数字转换器，主要采用过采样技术和噪声整形技术，在音频信号的高精准度的处理中。sigma-delta模数转换器的基本结构包括环形滤波器、量化器以及反馈DAC，它们一起构成一个反馈环路。一般地，Sigma-Delta模数转换器以大大高于模拟输入信号带宽的速率运行，以便提供过采样；模拟输入与反馈信号(误差信号)进行差动(delta)比较，该比较产生的差值信号被送到环形滤波器中，则sigma-delta模数转换器通过反馈运行来令这个差值趋于零。

Sigma-Delta模数转换器采用的量化器可以采用多位量化器，通过量化器的结果经过编码后，直接多位同时输出，使用多位量化器可以增加信噪比，使Sigma-Delta模数转换器容易稳定，产生较少的谐波分量，但是多位量化器增加Sigma-Delta模数转换器的复杂性，并且要求用于反馈的多位DAC有足够的精度来保证量化器最后量化的精准度和线性度。

多比特量化需要多比特反馈DAC，不同反馈DAC的单元结构的不匹配会引起反馈DAC的非线性，反馈DAC需要的零件匹配性指标和精准度要求会随反馈DAC的位数增加而增加，这增大Sigma-Delta模数转换器的设计复杂度。

发明内容

为了解决上述技术问题，本发明公开一种Sigma-Delta模数转换器，具体是能够实现时间延展效果的Sigma-Delta模数转换器，能降低反馈环路上的DAC的设计复杂度，匹配要求也进一步降低，同时保证DAC的线性度。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其目的是用简单的形式呈现一些概念，以此作为后面的详细说明的纲要。

一种Sigma-Delta模数转换器，该Sigma-Delta模数转换器包括环路滤波模块、第一反馈电路和量化器；环路滤波模块包括求和节点和积分器；其中，积分器是以级联连接的形式存在于环路滤波模块内，每级积分器的输入端连接对应的求和节点，以形成一级积分器对应一个求和节点；第一反馈电路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一反馈电路用于将量化器输出的量化输出信号进行第一时间延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端。

进一步地，所述Sigma-Delta模数转换器还包括第二反馈电路；第二反馈电路连接于最后一级积分器对应的求和节点和量化器的输出端之间，第二反馈电路用于将量化器输出的量化输出信号进行第二时间延展处理并转换出第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点；其中，第二反馈电路进行的第二时间延展处理用于补偿第一反馈电路进行的第一时间延展处理。

进一步地，所述量化器、所述第一反馈电路和环路滤波模块级联组成反馈环路并构成第一环路滤波函数；其中，第一环路滤波函数是原始传输函数被所述第一反馈电路改变而获得，是属于Sigma-Delta模数转换器的传输函数；所述量化器、所述第二反馈电路和环路滤波模块级联组成补偿环路并构成第二环路滤波函数，其中，第二环路滤波函数是用于对第一环路滤波函数进行补偿，以将Sigma-Delta模数转换器的传输函数调整为原始传输函数。

进一步地，所述第一反馈电路包括第一反馈DAC和第一滤波器；第一滤波器的输入端与量化器的输出端连接，第一反馈DAC的输入端与第一滤波器的输出端连接，第一反馈DAC的输出端与第一级积分器对应的求和节点的输入端连接；第一滤波器用于对量化器输出的量化输出信号进行次数为第一预设抽头数的延时处理，其中，第一滤波器所执行的次数为第一预设抽头数的延时处理是所述第一时间延展处理，以使得经过第一滤波器滤波的量化输出信号的精度高于量化输出信号；第一预设抽头数是第一滤波器的抽头数；第一反馈DAC用于实时地将经过第一滤波器滤波的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，以改变所述原始传输函数。

进一步地，除了第一级积分器对应的求和节点之外，每一级积分器对应的求和节点的输入端都与所述第一反馈DAC的输出端连接。

进一步地，所述第二反馈电路包括第二反馈DAC和第二滤波器；第二滤波器的抽头数等于第二预设抽头数；第二滤波器的输入端与量化器的输出端连接，第二反馈DAC的输入端与第二滤波器的输出端连接，第二反馈DAC的输出端与最后一级积分器对应的求和节点的输入端连接；第二滤波器用于对量化器输出的量化输出信号进行次数为第二预设抽头数的延时处理，其中，第二滤波器所执行的次数为第二预设抽头数的延时处理是所述第二时间延展处理，以对所述第一滤波器进行补偿，也使得经过第二滤波器滤波的量化输出信号的精度高于量化输出信号；第二反馈DAC用于将经过第二滤波器滤波的量化输出信号转换为第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点的输入端，使得所述量化输出信号被延展为具备延时补偿效果的模拟信号，进而将所述Sigma-Delta模数转换器的传输函数调整为所述原始传输函数。

进一步地，所述第一滤波器的内部设置有第一滤波器系数，相应地，所述第一滤波器在所述第一反馈电路中引入第一滤波传递函数；其中，第一滤波器系数是属于第一滤波传递函数的参数；所述第二滤波器的内部设置有第二滤波器系数，相应地，所述第二滤波器在所述第二反馈电路中引入第二滤波传递函数；其中，第二滤波器系数是属于第二滤波传递函数的参数；其中，第一滤波器系数和第二滤波器系数相互配合，使得第一滤波传递函数在Sigma-Delta模数转换器引发的信号变化和第二滤波传递函数在Sigma-Delta模数转换器中引发的信号相互抵消，以控制Sigma-Delta模数转换器的传输函数的延时状态与所述原始传输函数的延时状态保持相同。

进一步地，所述第一滤波器内部设置的滤波器系数和所述第二滤波器内部设置的滤波器系数不完全相同，其中，所述第一滤波器内部设置的滤波器系数的数目和所述第二滤波器内部设置的滤波器系数的数目都等于预设抽头数；其中，所述第一滤波器的实现结构和所述第二滤波器的实现结构都属于同一种预设的滤波器结构。

进一步地，所述预设的滤波器结构包括m个延时单元、系数匹配模块以及累加器；m个延时单元串联，用于产生代表不同延时的m个数字输入信号；其中，m是正整数；系数匹配模块，用于为每个所述数字输入信号提供一个相匹配的滤波器系数，并将每个所述数字输入信号与其相匹配的滤波器系数相乘，再输出相应的乘积；累加器，用于将系数匹配模块输出的每个乘积相加，获得经过滤波的量化输出信号。

进一步地，所述环路滤波模块包括N级求和节点、N级积分器和末级运算放大器；最后一级积分器的输出端与末级运算放大器的输入端连接，末级运算放大器的输出端与所述量化器的输入端连接，末级运算放大器的输出端用于输出预反馈模拟信号；每一级求和节点都具有第一输入端、第二输入端和输出端；第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与末级运算放大器的输出端连接，第i级求和节点的第二输入端用于接收末级运算放大器输出的预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端，其中，第i级求和模拟信号是第i-1级积分模拟信号与末级运算放大器输出的预反馈模拟信号之和；第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；其中，N是正整数；i是大于1的整数，且i是小于或等于N-1的整数。

进一步地，第一级求和节点的第一输入端用于接收模拟输入信号，第一级求和节点的第二输入端用于接收所述第一反馈电路输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给第一级积分器；其中，第一级求和节点用于对模拟信号和所述第一反馈电路提供的第一反馈信号进行求和，并将该和值配置为所述第一级求和模拟信号；其中，第一级积分器，用于接收对所述第一级求和模拟信号进行积分，获得第一级积分模拟信号。

进一步地，第N级求和节点的第一输入端与第N-1级积分器的输出端连接，第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第i级求和节点的第二输入端与所述第二反馈电路的输出端连接，第i级求和节点的第二输入端用于接收所述第二反馈电路输出的第二反馈信号；第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器。

进一步地，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端；在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；其中，第N级求和节点用于对第N-1级积分模拟信号、所述第二反馈信号、以及每个预设输入端所输入的信号进行求和，并将该和值配置为第N级求和模拟信号；其中，第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。

进一步地，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分；每一级积分器的内部包括支路电阻和预配置的运算放大器，支路电阻的输出端与预配置的运算放大器设置的输入端连接，支路电阻的输入端被配置为对应一级求和节点的输入端；支路电阻的输出端被配置为对应一级求和节点的输出端；其中，预配置的运算放大器设置的输入端是所属的积分器的输入端；其中，每一级求和节点的第一输入端是对应一级积分器的内部的一个支路电阻的输入端，每一级求和节点的第二输入端是对应一级积分器的内部的另一个支路电阻的输入端；其中，最后一级求和节点的每个预设输入端分别是最后一级积分器的内部的对应支路电阻的输入端。

进一步地，N是数值3；量化器的量化比特数是设置为数值1时，量化器用于将所述环路滤波模块输出的信号量化为1比特位的数字信号，以降低反馈DAC的非线性；所述第一反馈电路和所述第二反馈电路都用于将量化器输出的1比特位的数字信号转换成用于反馈的模拟信号。

与现有技术相比，本发明在环路滤波模块和量化器之间连接上第一反馈电路，第一反馈电路以时间延展的方式处理量化器输出的量化输出信号，实际上是利用级联的第一反馈电路、环路滤波模块和量化器共同构成的第一环路滤波函数，对输入的模拟信号进行处理，尤其是在相关联的时间域内对量化输出信号进行延展处理，实现对同一个量化输出信号进行多次反馈处理并实时反馈回环路滤波模块，相对于量化输出信号，第一反馈电路可以获得精度更高的延展处理结果，同时减少转换时间。

本发明在环路滤波模块和量化器之间还连接上第二反馈电路，第二反馈电路是构成第一反馈电路的补偿反馈路径，克服第一反馈电路对原始传输函数引入的改变量，使得所述Sigma-Delta模数转换器的传输函数由原始传输函数变为第一环路滤波函数；第二反馈电路以时间延展的方式处理量化器输出的量化输出信号，实际上是利用级联的第二反馈电路、环路滤波模块和量化器共同构成的第二环路滤波函数，对输入的模拟信号进行处理，尤其是在相关联的时间域内对量化输出信号进行延时处理，对同一个量化输出信号进行多次反馈处理并及时反馈回环路滤波模块，以实时补偿第一环路滤波函数对原始传输函数的改变量，使得所述Sigma-Delta模数转换器的传输函数调整回原始传输函数，并让所述Sigma-Delta模数转换器转换出的数字信号的精度较快地收敛，达到反馈DAC需要的零件匹配性指标和精准度的平衡。

综上，本发明提高第一反馈电路和第二反馈电路中的反馈ADC的的器件匹配效果，能降低DAC的复杂度，匹配要求也进一步降低；改善了反馈DAC的线性输出，从而改善了整个ADC系统的线性度。若本发明采用更高阶的Sigma-Delta模数转换器时减少出现器件负担加重和信号处理复杂的问题，而且使用一位的量化器与一位的DAC的级联组合可以通过时间延展的方式达到多位DAC的效果，保证最后量化的精度。

附图说明

图1是本发明一实施例公开的一种Sigma-Delta模数转换器的框架示意图。

图2是本发明另一实施例公开的三阶Sigma-Delta模数转换器的框架示意图。

图3是本发明又一实施例公开的第一滤波器或第二滤波器所共用的一种实现结构的示意图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

作为一种实施例，本发明公开一种Sigma-Delta模数转换器，该Sigma-Delta模数转换器包括环路滤波模块、第一反馈电路和量化器；环路滤波模块包括求和节点和积分器；其中，积分器是以级联连接的形式存在于环路滤波模块内，每级积分器的输入端连接对应的求和节点，以形成一级积分器对应一个求和节点，因此，每一级积分器的输入端连接一个唯一的求和节点，每一个求和节点是与同一级的积分器相对应，每一个求和节点对应为图1中被圆圈住的“+”；比如，环路滤波模块包括至少两级求和节点和至少两级积分器，具体是图1所示的第一级积分器、第二级积分器、第三级积分器、......、第N-1级积分器、以及第N级积分器(即最后一级积分器)，相对应地，第一级积分器的输入端连接到第一级求和节点，第二级积分器的输入端连接到第二级求和节点，第三级积分器的输入端连接到第三级求和节点，......，第N-1级积分器的输入端连接到第N-1级求和节点，第N级积分器的输入端连接到第N级求和节点。第一反馈电路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，形成一条反馈环路；需要说明的是，在本实施例中，需要保证第一级积分器对应的求和节点的输入端和量化器的输出端之间存在一条反馈路径，至于其余级积分器与量化器的输出端之间可以允许不设计反馈路径，也可以根据实际信号处理情况在对应一级积分器与量化器之间设计反馈路径。第一反馈电路用于将量化器输出的量化输出信号进行第一时间延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，具体地，第一反馈电路在离散时间域上对量化器输出的量化输出信号延展开，在数学上等效于根据相关的Z函数对所述量化输出信号进行处理，实际上属于一种延时处理，第一反馈电路每进行一次第一时间延展处理，则进行多次延时处理，且第一反馈电路实时地将每一次延时处理出的数字信号转换为模拟信号，即所述第一反馈信号。每当所述第一反馈信号输入到第一级积分器对应的求和节点(即第一级求和节点)，则确定所述Sigma-Delta模数转换器完成一次反馈处理，是对输入的模拟信号的一次反馈处理，此时，第一反馈电路保持对量化输出信号进行第一时间延展处理，具体在所述量化器的量化比特数是数值1时，每当对1比特位的量化输出信号执行一次延时处理，则所述第一反馈电路反馈转换出一个模拟信号给所述第一级求和节点。

需要说明的是，输入环路滤波模块的信号是模拟信号，经过级联的积分器处理和第一反馈电路的反馈处理，整体上等效于对输入每级求和节点的模拟信号进行滤波；并且由量化器对环路滤波模块的输出信号进行量化输出具有值+1或-1的位流，对应为高电平或低电平，转换为使用“1/0”表示的数字码流，因此，量化器输出的量化输出信号是数字信号；量化器可以分为一位量化器和多位量化器。使用多位量化器可以增加信噪比，使Sigma-Delta模数转换器容易稳定，产生较少的谐波分量，使第一反馈电路有足够的精度来保证最后反馈出模拟信号的精度；使用一位量化器，因为仅有1位数字信号输入到第一反馈电路，所以没有非线性问题的存在。

与现有技术相比，本发明在环路滤波模块和量化器之间连接上第一反馈电路，第一反馈电路以时间延展的方式处理量化器输出的量化输出信号，实际上是利用级联的第一反馈电路、环路滤波模块和量化器共同构成的第一环路滤波函数，对输入的模拟信号进行处理，尤其是在相关联的时间域内对量化输出信号进行延展处理，实现对同一个量化输出信号进行多次反馈处理并实时反馈回环路滤波模块，降低第一反馈电路中的DAC的设计复杂度；而且，相对于量化输出信号，第一反馈电路可以获得精度更高的延展处理结果，同时减少转换时间。

作为一种实施例，所述Sigma-Delta模数转换器还包括第二反馈电路；第二反馈电路连接于最后一级积分器对应的求和节点和量化器的输出端之间，第二反馈电路用于将量化器输出的量化输出信号进行第二时间延展处理并转换出第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点(即最后一级求和节点)，具体地，第二反馈电路在离散时间域上对量化器输出的量化输出信号延展开，在数学上等效于根据相关的Z函数对所述量化输出信号进行处理，实际上属于一种延时处理，实现对第一反馈电路新引入的噪声信号的抵消作用；第二反馈电路每进行一次第一时间延展处理，则进行多次延时处理，且第二反馈电路实时地将每一次延时处理出的数字信号转换为模拟信号，即所述第二反馈信号，所述第二反馈信号反馈回所述环路滤波模块的节点与所述第一反馈信号反馈的节点不同。每当所述第二反馈信号输入到最后一级积分器对应的求和节点(即最后一级求和节点)，则确定所述Sigma-Delta模数转换器完成一次反馈处理，是对输入的模拟信号的一次反馈处理，此时，第二反馈电路保持对量化输出信号进行第二时间延展处理，第二反馈电路进行的第二时间延展处理用于补偿第一反馈电路进行的第一时间延展处理，可选地，第二时间延展处理会抵消第一时间延展处理所引入的延时效果，也会从滤波器系数和/或相应的时间节点处的幅度值的维度对第一时间延展处理产生的同类型参数进行抵消，使得所述Sigma-Delta模数转换器的传输函数的延时状态动态调节回所述原始传输函数。具体在所述量化器的量化比特数是数值1时，所述第二反馈电路每当对1比特位的量化输出信号执行一次延时处理则反馈转换出一个模拟信号给最后一级求和节点。从而降低第二反馈电路中的DAC的设计复杂度，第二反馈电路可以辅助第一反馈电路获得精度更高的延展处理结果，同时减少转换时间；进而让所述Sigma-Delta模数转换器转换出的数字信号的精度较快地收敛，改善第二反馈电路和第一反馈电路输出的模拟信号的线性度，也达到反馈DAC需要的零件匹配性指标和精准度的平衡。

在上述实施例的基础上，所述量化器、所述第一反馈电路和所述环路滤波模块级联组成反馈环路并构成第一环路滤波函数，则所述第一反馈电路按照所述第一环路滤波函数对输入的模拟信号进行处理，使得原始传输函数被所述第一反馈电路改变，即原始传输函数被所述第一反馈电路引入的器件改变，其中，第一环路滤波函数是视为所述环路滤波模块的输出端输出的模拟信号与外部输入所述Sigma-Delta模数转换器的外部的模拟信号在z域的比值关系式；具体地，在反馈环路内，所述Sigma-Delta模数转换器的传输函数由原始传输函数改变为所述第一环路滤波函数。

因此，在所述Sigma-Delta模数转换器中引入在所述反馈环路的不同点处接入所述第二反馈电路，则所述量化器、所述第二反馈电路和环路滤波模块级联组成补偿环路并构成第二环路滤波函数，所述第二反馈电路按照所述第二环路滤波函数对输入的模拟信号进行处理，其中，第二环路滤波函数是视为在未接入所述第一反馈电路的前提下，所述环路滤波模块的输出端输出的模拟信号与外部输入所述Sigma-Delta模数转换器的外部的模拟信号在z域的比值关系式；所述Sigma-Delta模数转换器控制第二环路滤波函数对第一环路滤波函数进行补偿，将所述Sigma-Delta模数转换器的传输函数由第一环路滤波函数恢复为所述原始传输函数。需要说明的是，原始传输函数是初始设计的所述Sigma-Delta模数转换器的传输函数，也是所述Sigma-Delta模数转换器的反馈环路中没有引入滤波器结构时形成的传输函数，可以视为所述环路滤波模块所具备的原始传输函数。保证所述Sigma-Delta模数转换器的量化器输出的数字信号的精度。

综上，本发明在环路滤波模块和量化器之间还连接上第二反馈电路，第二反馈电路是构成第一反馈电路的补偿反馈路径，克服第一反馈电路对原始传输函数引入的改变量，使得所述Sigma-Delta模数转换器的传输函数由原始传输函数变为第一环路滤波函数；第二反馈电路以时间延展的方式处理量化器输出的量化输出信号，实际上是利用级联的第二反馈电路、环路滤波模块和量化器共同构成的第二环路滤波函数，对输入的模拟信号进行处理，尤其是在相关联的时间域内对量化输出信号进行延时处理，对同一个量化输出信号进行多次反馈处理并及时反馈回环路滤波模块，以实时补偿第一环路滤波函数对原始传输函数的改变量，使得所述Sigma-Delta模数转换器的传输函数调整回原始传输函数，并让所述Sigma-Delta模数转换器转换出的数字信号的精度较快地收敛，达到反馈DAC需要的零件匹配性指标和精准度的平衡。

作为一种实施例，所述第一反馈电路包括第一反馈DAC和第一滤波器；如图1所示，第一滤波器的输入端与量化器的输出端连接，第一反馈DAC的输入端与第一滤波器的输出端连接，第一反馈DAC的输出端与第一级积分器对应的求和节点的输入端连接，即第一反馈DAC的输出端与第一级求和节点的(图1的最左侧一个被圆圈住的“+”)输入端连接；第一反馈DAC的输出端与第一级求和节点的输入端相连接的线段处标有“-”，用于表示第一反馈DAC的输出端传输的是起到负反馈作用的信号；第一滤波器用于对量化器输出的量化输出信号进行次数为第一预设抽头数的延时处理，其中，第一滤波器所执行的次数为第一预设抽头数的延时处理是所述第一时间延展处理，以使得经过第一滤波器滤波的量化输出信号的精度高于所述量化输出信号的；经过第一滤波器滤波的量化输出信号的精度是接近所述第一预设抽头数级的电平调节的精度，所述第一预设抽头数级的电平调节是由第一滤波器具体执行的，第一预设抽头数是第一滤波器的抽头数。第一反馈DAC用于实时地将经过第一滤波器滤波的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，在第一滤波器执行所述第一时间延展处理下的一次延时处理的过程中，第一反馈DAC实时地将经过第一滤波器滤波的量化输出信号转换为第一反馈信号，第一反馈DAC再将最新转换获得的所述第一反馈信号传输给第一级求和节点。需要说明的是，所述第一滤波器的内部设置有第一滤波器系数，相应地，所述第一滤波器在所述第一反馈电路中引入第一滤波传递函数；在本实施例中，第一滤波器系数是属于第一滤波传递函数的参数，第一滤波传递函数被配置为对量化器输出的量化输出信号进行次数为第一预设抽头数的延时处理，即按照第一滤波传递函数对量化器输出的数字码流进行滤波处理，实现将量化输出信号时间延展，再交由第一反馈DAC进行数模转换，即使使用一位的量化器，也能通过所述第一反馈电路的第一时间延展处理来实现多位比特位的数字信号同步进行DAC转换的效果，降低第一反馈DAC转换数据的复杂度，也降低对第一反馈DAC的匹配性指标和精准度要求。

可选地，除了第一级积分器对应的求之外，每一级积分器对应的求和节点的输入端都与所述第一反馈DAC的输出端连接；因此，在所述Sigma-Delta模数转换器中，每一级求和节点的输入端都与所述第一反馈DAC的输出端连接，所述第一反馈DAC用于将最新转换获得的第一反馈信号传输给每一级求和节点，以将经过时间延展的模拟信号引入每一级积分器中，全面地增强所述环路滤波模块的整体延时效果，提高所述Sigma-Delta模数转换器处理信号的精准度，具体是提高所述第一反馈电路数模转换和所述量化器的模数转换的精准度。

作为一种实施例，所述第二反馈电路包括第二反馈DAC和第二滤波器；第二滤波器的抽头数等于第二预设抽头数；如图1所示，第二滤波器的输入端与量化器的输出端连接，第二反馈DAC的输入端与第二滤波器的输出端连接，第二反馈DAC的输出端与最后一级积分器对应的求和节点的输入端连接，即第二反馈DAC的输出端与最后一级求和节点的(图1的最右侧的一个被圆圈住的“+”)输入端连接；第二反馈DAC的输出端与最后一级求和节点的输入端相连接的线段处标有“-”，用于表示第二反馈DAC的输出端传输的是起到负反馈作用的信号；第二滤波器用于对量化器输出的量化输出信号进行次数为第二预设抽头数的延时处理，其中，第二滤波器所执行的次数为第二预设抽头数的延时处理是所述第二时间延展处理，以对所述第二滤波器进行补偿，也使得经过第二滤波器滤波的量化输出信号的精度高于量化输出信号；经过第二滤波器滤波的量化输出信号的精度是接近所述第二预设抽头数级的电平调节的精度，所述第二预设抽头数级的电平调节是由第二滤波器具体执行的，第二预设抽头数是第二滤波器的抽头数。第二反馈DAC用于将经过第二滤波器滤波的量化输出信号转换为第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点的输入端，在第二滤波器执行所述第二时间延展处理下的一次延时处理的过程中，第二反馈DAC实时地将经过第二滤波器滤波的量化输出信号转换为第二反馈信号，第二反馈DAC再将最新转换获得的所述第二反馈信号传输给最后一级求和节点。

需要说明的是，所述第二滤波器的内部设置有第二滤波器系数，相应地，所述第二滤波器在所述第二反馈电路中引入第二滤波传递函数；在本实施例中，第二滤波器系数是属于第二滤波传递函数的参数，第二滤波传递函数被配置为对量化器输出的量化输出信号进行次数为第二预设抽头数的延时处理，即按照第二滤波传递函数对量化器输出的数字码流进行滤波处理，实现将量化输出信号时间延展，进而在交由第二反馈DAC转换输出给所述环路滤波模块后，让所述量化输出信号被延展为具备延时补偿效果的模拟信号，实现抵消所述第一反馈电路进行的第一时间延展处理对所述原始传输函数的改变作用。具体地，所述第一滤波传递函数为所述环路滤波模块引入的传输函数，使得所述量化器、所述第一反馈电路和环路滤波模块级联构成第一环路滤波函数，即让Sigma-Delta模数转换器的传输函数变化为第一环路滤波函数；所述第二滤波传递函数为所述环路滤波模块引入的传输函数，使得所述量化器、所述第二反馈电路和环路滤波模块级联构成第二环路滤波函数，即让Sigma-Delta模数转换器的传输函数变化为第二环路滤波函数；然后，所述第二滤波传递函数为所述环路滤波模块引入的传输函数与所述第一滤波传递函数为所述环路滤波模块引入的传输函数的作用相互抵消，实现抵消所述第一反馈电路进行的第一时间延展处理对所述原始传输函数的改变作用。

同时，所述Sigma-Delta模数转换器即使使用一位的量化器，也能通过所述第二反馈电路的第二时间延展处理来实现多位比特位的数字信号同步进行DAC转换的效果，降低第二反馈DAC转换数据的复杂度，也降低对第二反馈DAC的匹配性指标和精准度要求，所述第二滤波传递函数更能完整地补偿所述第一滤波器引入的第一滤波传递函数，抵消所述第一滤波器引入的噪声效果，进而将所述Sigma-Delta模数转换器的传输函数调整为所述原始传输函数。这样通过两个反馈电路的互为补充作用，就可以延时达到了一个比较好的每条反馈DAC的器件匹配效果，改善了反馈DAC的线性输出，从而改善所述Sigma-Delta模数转换器的线性度。

在上述实施例的基础上，第一滤波器系数和第二滤波器系数相互配合，使得第一滤波传递函数在Sigma-Delta模数转换器引发的信号变化和第二滤波传递函数在Sigma-Delta模数转换器中引发的信号相互抵消，以以控制Sigma-Delta模数转换器的传输函数的延时状态与所述原始传输函数的延时状态保持相同。具体地，所述第一滤波器内部设置的滤波器系数和所述第二滤波器内部设置的滤波器系数不完全相同，所述第一滤波器内部设置的滤波器系数的数目和所述第二滤波器内部设置的滤波器系数的数目都等于预设抽头数，即第一预设抽头数等于第二预设抽头数。其中，所述第一滤波器的实现结构和所述第二滤波器的实现结构都属于同一种预设的滤波器结构，但滤波器系数不完全相同；该滤波器结构可以是有限冲激响应滤波器的直接型实现形式，使得第一滤波传递函数和第二滤波传递函数的表达式的形式相一致，只是滤波器系数不同，从而第二滤波传递函数能够从滤波器系数的维度抵消掉第一滤波传递函数在所述环路滤波模块内引入的信号影响，加快所述Sigma-Delta模数转换器的转换精度收敛的速度。

在一些实施例中，第一滤波传递函数的表达式为

其中，第一滤波传递函数中的滤波器系数都是十二分之一；相应地，第二滤波传递函数的表达式为Fc(z)＝0.9+0.3z^-1+0.3z^-2+0.3z^-3+0.3z^-4+0.2z^-5+0.2z^-6+0.2z^-7+0.2z^-8+0.12z^-9+0.08z^-10+0.03z^-11，其中，第二滤波传递函数中的滤波器系数，按照分母多项式的幂次由低到高排列，依次为0.9、0.3、0.3、0.3、0.3、0.2、0.2、0.2、0.2、0.12、0.08和0.03。

其中，第一滤波传递函数中的分母多项式的最高幂次代表第一滤波器的阶数，第二滤波传递函数中的分母多项式的最高幂次代表第二滤波器的阶数。

作为一种实施例，所述预设的滤波器结构包括m个延时单元、系数匹配模块以及累加器，m等于第一滤波器的抽头数或第二滤波器的抽头数；可以理解的是，所述第一滤波器的抽头数不等于所述第二滤波器的抽头数时，所述第一滤波器使用的延时单元的数目不等于所述第二滤波器使用的延时单元的数目。图3所示的实施例采用m表示第一滤波器的抽头数或第二滤波器的抽头数，比如m划分为m1和m2，m1表示第一滤波器的抽头数，m2表示第二滤波器的抽头数。

如图3所示，m个延时单元串联，用于产生代表不同延时的m个数字输入信号，这m个数字输入信号作为所述第一滤波器输入信号或所述第二滤波器输入信号，是数字差分信号的一路；其中，m是正整数；所述第一滤波器的输入端或第二滤波器的输入端是图3所示的最左侧的延时单元的输入端，记为第一级延时单元的输入端；可选地，第一级延时单元的输入端还连接一个调制器，则第一级延时单元的输入端通过调制器接收所述量化输出信号，所述量化器输出的量化输出信号输入到调制器，调制器优选为Sigma-Delta结构，输出数字码流给第一级延时单元。当调制器输出1比特位的数字码流后，1比特位的数字码流经过串联连接的m个延时单元缓存输出m比特位的数字码流，m比特位的数字码流代表不同延时的1比特位的数字信号，如图3所示，自左向右依次为D0、D1、D2、......、Dm-1，这m个1比特位的数字信号还缓存到对应的寄存器内，除了第一个1比特位的数字信号D0之外，其余m-1个寄存器的输入端都与对应的延时单元的输出端连接，其中，前述的m个延时单元可以是属于m位串行移位寄存器中串联连接的延时单元。系数匹配模块，用于为每个所述数字输入信号提供一个相匹配的滤波器系数，并将每个所述数字输入信号与其相匹配的滤波器系数相乘，再输出相应的乘积；累加器，用于将系数匹配模块输出的每个乘积相加，获得经过滤波的量化输出信号，是数字差分输出信号。因此，本实施例可以提高数模转换的信号的线性度，降低滤波器电路实现的复杂度。

在一些实施例，系数匹配模块等效于将图3所示的滤波器系数a(0)、a(1)、a(2)、…、a(m-1)分别与m路单位电流源相乘，再将相乘结果分别输入到所述累加器相加；所述第一滤波器的的实现结构和所述第二滤波器的实现结构都是优选为有限冲激响应滤波器的直接型实现形式。有限冲激响应滤波器主要由电流源阵列、系数匹配模块和累加器构成。滤波器系数需要根据实际需要的滤波特性确定。其中涉及的滤波器系数通过电流源实现，也可直接将电流源阵列连接到一个节点，即可以完成电流相加功能。具体地，电流源阵列中，晶体管的长度用L表示，宽度用W表示，电流的大小由W/L决定，改变长度或者宽度，都可以改变电流大小，比如单位电流源的晶体管大小为4/4，则晶体管尺寸为4/1或者尺寸为16/4均能得到4倍单位电流源大小的电流；所以在本发明的一个实施例中，可以通过变换晶体管的长度和宽度，实现不同的系数，与常规的只改变晶体管宽度实现不同系数相比，降低电流源阵列的规模。

作为一种实施例，结合图1可知，所述环路滤波模块包括N级求和节点、N级积分器和末级运算放大器；最后一级积分器的输出端与末级运算放大器的输入端连接，末级运算放大器的输出端与所述量化器的输入端连接，末级运算放大器的输出端用于输出预反馈模拟信号，作为所述环路滤波模块输出的模拟信号；其中，所述预反馈模拟信号是由N级积分器对外部输入述环路滤波模块的模拟信号进行积分处理，并由第一反馈电路和第二反馈电路时间延展处理作用的结果。每一级求和节点都具有第一输入端、第二输入端和输出端。

在本实施例中，第i级求和节点的第一输入端与第i-1级积分器的输出端连接，优选地，第i级求和节点的第一输入端可以通过一个缓冲器或运算放大器与第i-1级积分器的输出端连接以实现将电流信号转换为电压信号；第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号，其中，第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号。第i级求和节点的第二输入端与末级运算放大器的输出端连接，第i级求和节点的第二输入端用于接收末级运算放大器输出的预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端，其中，第i级求和模拟信号是第i-1级积分模拟信号与末级运算放大器输出的预反馈模拟信号之和；使得预反馈模拟信号成为除了第一级积分器和最后一级积分器之外的每一级积分器的模拟反馈信号，有利于克服积分器内部存在的失调问题，保证信号的线性度。第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；其中，N是正整数；i是大于1的整数，且i是小于或等于N-1的整数。相应的，i等于2时，第i-1级积分器是图1所示的第一级积分器，第i级积分器是图1所示的第二级积分器；i等于3时，第i级积分器是图1所示的第三级积分器。综上，所述环路滤波模块输出的模拟信号是支持使用于反馈环路中，也保证被所述量化器量化出的数字信号的精度。

需要说明的是，所述Sigma-Delta模数转换器中的积分器的个数，决定所述Sigma-Delta模数转换器的阶数，一般阶数越高幅频特性越好，低频段的衰减也越厉害，高频段的通过性越好所能达到的有效位数越大，但是延迟也会很大，也会减小输入信号的摆幅，另外，由于噪声在高频的幅值过大，会使整个系统的稳定性降低，因此，N的数值大小的设置需考虑所述环路滤波模块中需要转换为数字信号的模拟信号的幅度大小，以满足第一反馈电路和第二反馈电路中DAC的匹配性和精准度。

如图1所示，第一级求和节点的第一输入端用于接收模拟输入信号，可以是所述第一反馈电路输出的模拟差分信号的一路；优选地，第一级求和节点的第一输入端连接一个运算放大器，则第一级求和节点通过该运算放大器接收来自所述Sigma-Delta模数转换器外部的模拟输入信号，以提高对模拟信号的驱动能力。第一级求和节点的第二输入端用于接收所述第一反馈电路输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给第一级积分器；其中，第一级求和节点用于对模拟信号和所述第一反馈电路提供的第一反馈信号进行求和，并将该和值配置为所述第一级求和模拟信号；优选地，第一级求和节点可以使用加法器实现。其中，第一级积分器，用于接收对所述第一级求和模拟信号进行积分，获得第一级积分模拟信号。在本实施例中，第一级求和节点和第一级积分器组成的串联结构为所述第一反馈信号提供进入环路滤波模块的通道。

如图1所示，第N级求和节点的第一输入端与第N-1级积分器的输出端连接，优选地，第N级求和节点的第一输入端连接一个运算放大器，则第N级求和节点通过该运算放大器接收第N-1级积分器输出的模拟信号，以提高对模拟信号的驱动能力，具体是第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第N级求和节点的第二输入端与所述第二反馈电路的输出端连接，第N级求和节点的第二输入端用于接收所述第二反馈电路输出的第二反馈信号，从而为为所述第二反馈信号提供进入环路滤波模块的通道。

在图1中，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端，其中，第N级求和节点是图1的最右侧的一个被圆圈住的“+”；在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器，其中，第N级求和节点用于对第N-1级积分模拟信号、所述第二反馈信号、以及每个预设输入端所输入的信号进行求和，并将该和值配置为所述第N级求和模拟信号；第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。为所述量化器采样到较为稳定的模拟信号。综上，所述Sigma-Delta模数转换器中的N级积分器对运算放大器的性能要求较低，可以达到更高的采样率。

可选择地，所述第一反馈电路中设置的反馈DAC的数量与所述环路滤波模块中设置的运算放大器的数量相对应，并且所述第一反馈电路中各反馈DAC的输入端均与所述量化器的输出端相连，所述第一反馈电路中各反馈DAC的输出端分别与所述环路滤波模块中对应的运算放大器的输入端(具体是积分器内部的设置的运算放大器的输入端)相连，或者所述第一反馈电路中各反馈DAC的输出端分别与对应一级求和节点的输入端相连接。提高所述Sigma-Delta模数转换器的转换精度。

在前述实施例中，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分，则所述Sigma-Delta模数转换器是配置为连续型Sigma-Delta模数转换器，较于传统离散型Sigma-Delta模数转换器，本实施例公开的连续型Sigma-Delta模数转换器内置的环路滤波模块，环路滤波模块对其内置的运算放大器的性能要求较低，可以达到更高的采样率，对其内设的电容敏感度要求低。需要补充的是，连续型Sigma-Delta模数转换器，是指采样处于积分器之后,其中，积分器由运算放大器、电阻和电容组成，与离散型Sigma-Delta模数转换器不同；离散型Sigma-Delta模数转换器中积分器,是由开关、电容和运算放大器组成。

在前述实施例中，所述Sigma-Delta模数转换器是差分电路，支持差分输入和差分输出；每一级积分器的内部包括支路电阻和预配置的运算放大器，支路电阻的输出端与预配置的运算放大器设置的输入端连接，支路电阻的输入端被配置为对应一级求和节点的输入端，支路电阻的输出端被配置为对应一级求和节点的输出端；在本实施例中，预配置的运算放大器设置的输入端是所属的积分器的输入端；每一级求和节点的第一输入端是对应一级积分器的内部的一个支路电阻的输入端，每一级求和节点的第二输入端是对应一级积分器的内部的另一个支路电阻的输入端，对应一级积分器在所述环路滤波模块的级数等于求和节点在同一环路滤波模块中的级数；另外，最后一级求和节点的每个预设输入端分别是最后一级积分器的内部的对应支路电阻的输入端。因此，预配置的运算放大器的输入端越多，则提供的参与求和的输入支路越多。从而尽可能地减少因环路滤波模块内部的电流源的失配而引入的非线性。

每一级积分器中还包括积分电容，且前述的支路电阻可以是积分电阻，预配置的运算放大器是用于积分的运算放大器，预配置的运算放大器上并联有所述积分电容，所述积分电容连接于预配置的运算放大器的输入端和预配置的运算放大器的输出端之间，积分电容的比例精度可以很好的控制，从而可以很好的补偿所述反馈环路引入的噪声信号及相关的传输函数引起的信号变化量。

具体地，支路电阻可以被划分为第一预置电阻和第二预置电阻，第一级积分器中的第一预置电阻的输入端被配置为第一级求和节点的第一输入端，第一级积分器中的第一预置电阻的输出端与第一级积分器中的预配置的运算放大器设置的输入端连接，第一级积分器中的第二预置电阻的输入端被配置为第一级求和节点的第二输入端，第一级积分器中的第二预置电阻的输出端与第一级积分器中的预配置的运算放大器设置的输入端连接，其中，第一级积分器中的第一预置电阻的输出端与第一级积分器中的第二预置电阻的输出端都与第一级积分器中的预配置的运算放大器设置的同一极的输入端，包括运算放大器的正输入端或负输入端；同理地，最后一级积分器中的第一预置电阻的输入端被配置为最后一级求和节点的第一输入端，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端，最后一级积分器中的第二预置电阻的输入端被配置为最后一级求和节点的第二输入端，最后一级积分器中的第二预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端连接，其中，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的第二预置电阻的输出端都与最后一级积分器中的预配置的运算放大器设置的同一电极属性的输入端，包括运算放大器的正输入端或负输入端。

综上，对于输入的模拟差分信号的每一路模拟信号的每一级求和节点，每一级求和节点的每一个输入端都连接一个支路电阻，该支路电阻的输入端是配置为该求和节点的一个输入端，该支路电阻的输出端连接到该预配置的运算放大器的同一极输入端，该支路电阻的输出端是配置为该求和节点的输出端。

作为一种实施例，N是数值3时，形成三阶Sigma-Delta模数转换器，所述第一反馈电路包括串联连接的第一反馈DAC和第一滤波器，所述第二反馈电路包括串联连接的第二反馈DAC和第二滤波器，所述第一反馈电路和所述第二反馈电路在Sigma-Delta模数转换器中的信号流向及作用效果参照前述实施例，在此不再赘述。如图2所示，所述环路滤波模块包括三级求和节点、三级积分器和运算放大器；第三级积分器的输出端与运算放大器的输入端连接，运算放大器的输出端与所述量化器的输入端连接，运算放大器的输出端用于输出预反馈模拟信号，作为所述环路滤波模块输出的模拟信号；其中，所述预反馈模拟信号是：由三级积分器对外部输入述环路滤波模块的模拟信号进行积分处理，并由第一反馈电路和第二反馈电路时间延展处理作用的结果。需要说明的是，每一级求和节点(被圆圈住的“+”)都具有第一输入端、第二输入端和输出端。

在本实施例中，第二级求和节点的第一输入端与第一级积分器的输出端连接，优选地，第二级求和节点的第一输入端可以通过一个缓冲器或运算放大器与第一级积分器的输出端连接以实现将电流信号转换为电压信号；第二级求和节点的第一输入端用于接收第一级积分器输出的第一级积分模拟信号，其中，第一级积分器用于对第一级求和节点的输出信号进行积分，获得所述第一级积分模拟信号。第二级求和节点的第二输入端与图2所示的运算放大器的输出端连接，第二级求和节点的第二输入端用于接收图2所示的运算放大器输出的预反馈模拟信号；第二级求和节点的输出端与第二级积分器的输入端连接，第二级求和节点的输出端用于将第二级求和模拟信号输出至第二级积分器的输入端，第二级求和模拟信号是第一级积分模拟信号与图2所示的运算放大器输出的预反馈模拟信号之和；第二级积分器用于对第二级求和模拟信号进行积分，再输出第二级积分模拟信号。

如图2所示，第一级求和节点的第一输入端用于接收模拟输入信号，可以是所述第一反馈电路输出的模拟差分信号的一路；优选地，第一级求和节点的第一输入端连接一个运算放大器，则第一级求和节点通过该运算放大器接收来自所述Sigma-Delta模数转换器外部的模拟输入信号，以提高对模拟信号的驱动能力。第一级求和节点的第二输入端用于接收所述第一反馈电路输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给第一级积分器；其中，第一级求和节点用于对模拟信号和所述第一反馈电路提供的第一反馈信号进行求和，并将该和值配置为所述第一级求和模拟信号；优选地，第一级求和节点可以使用加法器实现。其中，第一级积分器，用于接收对所述第一级求和模拟信号进行积分，获得第一级积分模拟信号。在本实施例中，第一级求和节点和第一级积分器组成的串联结构为所述第一反馈信号提供进入环路滤波模块的通道。

如图2所示，第三级求和节点的第一输入端与第二级积分器的输出端连接，优选地，第二级求和节点的第一输入端连接图2所示的运算放大器，则第三级求和节点通过图2所示的运算放大器接收第二级积分器输出的模拟信号，以提高对模拟信号的驱动能力，具体是第三级求和节点的第一输入端用于接收第二级积分器输出的第二级积分模拟信号；第三级求和节点的第二输入端与所述第二反馈电路的输出端连接，第三级求和节点的第二输入端用于接收所述第二反馈电路输出的第二反馈信号，从而为所述第二反馈信号提供进入环路滤波模块的通道。在图2中，第三级求和节点除了具备第一输入端和第二输入端之外，还具备二个预设输入端，其中，第三级求和节点是图2的最右侧的一个被圆圈住的“+”；在第一级求和节点至第二级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第三级求和节点中对应的预设输入端；第三级求和节点的输出端用于输出第三级求和模拟信号给第三级积分器，其中，第三级求和节点用于对第二级积分模拟信号、所述第二反馈信号、以及每个预设输入端所输入的信号进行求和，并将该和值配置为所述第三级求和模拟信号；第三级积分器，用于接收对所述第三级求和模拟信号进行积分，获得第三级积分模拟信号。为所述量化器采样到较为稳定的模拟信号。综上，所述Sigma-Delta模数转换器中的三级积分器对运算放大器的性能要求较低，可以达到更高的采样率。

优选地，所述量化器的量化比特数是设置为数值1，量化器用于将所述环路滤波模块输出的信号量化为1比特位的数字信号，降低器件负担，减少信号处理的复杂度，降低反馈DAC的非线性；所述第一反馈电路和所述第二反馈电路都用于将量化器输出的1比特位的数字信号转换成用于反馈的模拟信号。

综上，所述环路滤波模块输出的模拟信号是支持使用于反馈环路中，也保证被所述量化器量化出的数字信号的精度，从而得到高精度输出的同时，减少所述Sigma-Delta模数转换器的转换时间。在该实施例中，1位量化器(1bit quantizer)具有高线性度、低复杂度和低精准度的特点。因此，本发明提高第一反馈电路和第二反馈电路中的反馈ADC的的器件匹配效果，能降低DAC的复杂度，匹配要求也进一步降低；改善了反馈DAC的线性输出，从而改善了整个ADC系统的线性度。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (15)

1.一种Sigma-Delta模数转换器，其特征在于，该Sigma-Delta模数转换器包括环路滤波模块、第一反馈电路和量化器；

环路滤波模块包括求和节点和积分器；其中，积分器是以级联连接的形式存在于环路滤波模块内，每级积分器的输入端连接对应的求和节点，以形成一级积分器对应一个求和节点；

第一反馈电路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一反馈电路用于将量化器输出的量化输出信号进行第一时间延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端。

2.根据权利要求1所述Sigma-Delta模数转换器，其特征在于，所述Sigma-Delta模数转换器还包括第二反馈电路；

第二反馈电路连接于最后一级积分器对应的求和节点和量化器的输出端之间，第二反馈电路用于将量化器输出的量化输出信号进行第二时间延展处理并转换出第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点；其中，第二反馈电路进行的第二时间延展处理用于补偿第一反馈电路进行的第一时间延展处理。

3.根据权利要求2所述Sigma-Delta模数转换器，其特征在于，所述量化器、所述第一反馈电路和环路滤波模块级联组成反馈环路并构成第一环路滤波函数；其中，第一环路滤波函数是原始传输函数被所述第一反馈电路改变而获得，是属于Sigma-Delta模数转换器的传输函数；

所述量化器、所述第二反馈电路和环路滤波模块级联组成补偿环路并构成第二环路滤波函数，其中，第二环路滤波函数是用于对第一环路滤波函数进行补偿，以将Sigma-Delta模数转换器的传输函数调整为原始传输函数。

4.根据权利要求3所述Sigma-Delta模数转换器，其特征在于，所述第一反馈电路包括第一反馈DAC和第一滤波器；

第一滤波器的输入端与量化器的输出端连接，第一反馈DAC的输入端与第一滤波器的输出端连接，第一反馈DAC的输出端与第一级积分器对应的求和节点的输入端连接；第一滤波器用于对量化器输出的量化输出信号进行次数为第一预设抽头数的延时处理，其中，第一滤波器所执行的次数为第一预设抽头数的延时处理是所述第一时间延展处理，以使得经过第一滤波器滤波的量化输出信号的精度高于量化输出信号；第一预设抽头数是第一滤波器的抽头数；

第一反馈DAC用于实时地将经过第一滤波器滤波的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，以改变所述原始传输函数。

5.根据权利要求4所述Sigma-Delta模数转换器，其特征在于，除了第一级积分器对应的求和节点之外，每一级积分器对应的求和节点的输入端都与所述第一反馈DAC的输出端连接。

6.根据权利要求4所述Sigma-Delta模数转换器，其特征在于，所述第二反馈电路包括第二反馈DAC和第二滤波器；第二滤波器的抽头数等于第二预设抽头数；

第二滤波器的输入端与量化器的输出端连接，第二反馈DAC的输入端与第二滤波器的输出端连接，第二反馈DAC的输出端与最后一级积分器对应的求和节点的输入端连接；第二滤波器用于对量化器输出的量化输出信号进行次数为第二预设抽头数的延时处理，其中，第二滤波器所执行的次数为第二预设抽头数的延时处理是所述第二时间延展处理，以对所述第一滤波器进行补偿，也使得经过第二滤波器滤波的量化输出信号的精度高于量化输出信号；

第二反馈DAC用于将经过第二滤波器滤波的量化输出信号转换为第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点的输入端，使得所述量化输出信号被延展为具备延时补偿效果的模拟信号，进而将所述Sigma-Delta模数转换器的传输函数调整为所述原始传输函数。

7.根据权利要求4所述Sigma-Delta模数转换器，其特征在于，所述第一滤波器的内部设置有第一滤波器系数，相应地，所述第一滤波器在所述第一反馈电路中引入第一滤波传递函数；其中，第一滤波器系数是属于第一滤波传递函数的参数；

所述第二滤波器的内部设置有第二滤波器系数，相应地，所述第二滤波器在所述第二反馈电路中引入第二滤波传递函数；其中，第二滤波器系数是属于第二滤波传递函数的参数；

其中，第一滤波器系数和第二滤波器系数相互配合，使得第一滤波传递函数在Sigma-Delta模数转换器引发的信号变化和第二滤波传递函数在Sigma-Delta模数转换器中引发的信号相互抵消，以控制Sigma-Delta模数转换器的传输函数的延时状态与所述原始传输函数的延时状态保持相同。

8.根据权利要求6所述Sigma-Delta模数转换器，其特征在于，所述第一滤波器内部设置的滤波器系数和所述第二滤波器内部设置的滤波器系数不完全相同，其中，所述第一滤波器内部设置的滤波器系数的数目和所述第二滤波器内部设置的滤波器系数的数目都等于预设抽头数；

其中，所述第一滤波器的实现结构和所述第二滤波器的实现结构都属于同一种预设的滤波器结构。

9.根据权利要求8所述Sigma-Delta模数转换器，其特征在于，所述预设的滤波器结构包括m个延时单元、系数匹配模块以及累加器；

m个延时单元串联，用于产生代表不同延时的m个数字输入信号；其中，m是正整数；

系数匹配模块，用于为每个所述数字输入信号提供一个相匹配的滤波器系数，并将每个所述数字输入信号与其相匹配的滤波器系数相乘，再输出相应的乘积；

累加器，用于将系数匹配模块输出的每个乘积相加，获得经过滤波的量化输出信号。

10.根据权利要求1至9任一项所述Sigma-Delta模数转换器，其特征在于，所述环路滤波模块包括N级求和节点、N级积分器和末级运算放大器；

最后一级积分器的输出端与末级运算放大器的输入端连接，末级运算放大器的输出端与所述量化器的输入端连接，末级运算放大器的输出端用于输出预反馈模拟信号；

每一级求和节点都具有第一输入端、第二输入端和输出端；

第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与末级运算放大器的输出端连接，第i级求和节点的第二输入端用于接收末级运算放大器输出的预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端，其中，第i级求和模拟信号是第i-1级积分模拟信号与末级运算放大器输出的预反馈模拟信号之和；

第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；

其中，N是正整数；i是大于1的整数，且i是小于或等于N-1的整数。

11.根据权利要求10所述Sigma-Delta模数转换器，其特征在于，第一级求和节点的第一输入端用于接收模拟输入信号，第一级求和节点的第二输入端用于接收所述第一反馈电路输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给第一级积分器；

其中，第一级求和节点用于对模拟信号和所述第一反馈电路提供的第一反馈信号进行求和，并将该和值配置为所述第一级求和模拟信号；

其中，第一级积分器，用于接收对所述第一级求和模拟信号进行积分，获得第一级积分模拟信号。

12.根据权利要求11所述Sigma-Delta模数转换器，其特征在于，第N级求和节点的第一输入端与第N-1级积分器的输出端连接，第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第i级求和节点的第二输入端与所述第二反馈电路的输出端连接，第i级求和节点的第二输入端用于接收所述第二反馈电路输出的第二反馈信号；

第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器。

13.根据权利要求12所述Sigma-Delta模数转换器，其特征在于，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端；

在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；

其中，第N级求和节点用于对第N-1级积分模拟信号、所述第二反馈信号、以及每个预设输入端所输入的信号进行求和，并将该和值配置为第N级求和模拟信号；

其中，第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。

14.根据权利要求13所述Sigma-Delta模数转换器，其特征在于，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分；

每一级积分器的内部包括支路电阻和预配置的运算放大器，支路电阻的输出端与预配置的运算放大器设置的输入端连接，支路电阻的输入端被配置为对应一级求和节点的输入端；支路电阻的输出端被配置为对应一级求和节点的输出端；

其中，预配置的运算放大器设置的输入端是所属的积分器的输入端；

其中，每一级求和节点的第一输入端是对应一级积分器的内部的一个支路电阻的输入端，每一级求和节点的第二输入端是对应一级积分器的内部的另一个支路电阻的输入端；

其中，最后一级求和节点的每个预设输入端分别是最后一级积分器的内部的对应支路电阻的输入端。

15.根据权利要求13所述Sigma-Delta模数转换器，其特征在于，N是数值3；

量化器的量化比特数是设置为数值1时，量化器用于将所述环路滤波模块输出的信号量化为1比特位的数字信号，以降低反馈DAC的非线性；

所述第一反馈电路和所述第二反馈电路都用于将量化器输出的1比特位的数字信号转换成用于反馈的模拟信号。

Images