CN114157304A - 一种前馈式多位量化σ-δ调制器 - Google Patents

一种前馈式多位量化σ-δ调制器 Download PDF

Info

Publication number
CN114157304A
CN114157304A CN202111507878.0A CN202111507878A CN114157304A CN 114157304 A CN114157304 A CN 114157304A CN 202111507878 A CN202111507878 A CN 202111507878A CN 114157304 A CN114157304 A CN 114157304A
Authority
CN
China
Prior art keywords
integrator
circuit
feedforward
signal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111507878.0A
Other languages
English (en)
Inventor
吴传奇
龙善丽
童紫平
顾逸尘
贺克军
张慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN202111507878.0A priority Critical patent/CN114157304A/zh
Publication of CN114157304A publication Critical patent/CN114157304A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种前馈式多位量化Σ‑Δ调制器，包括依次连接的四级积分器和一个多位量化器，多位量化器输出端通过依次串接的DEM逻辑单元和反馈DAC单元反馈到第一级积分器的输入端；最后一级积分器同时完成对其他积分器的前馈信号求和以及积分放大。本发明提出的前馈式多位量化Σ‑Δ调制器，最后一级积分器同时完成信号积分放大以及前馈信号求和，节省一有源加法器，降低电路设计复杂度以及节省功耗，而且能达到良好的性能。第一级积分器电路同时采用双采样和斩波稳定技术，其中斩波稳定技术能够有效降低低频噪声、补偿运放失调，双采样技术降低了运放的压摆率及单位增益带宽的设计要求，优化了电路的面积和功耗。

Description

一种前馈式多位量化Σ-Δ调制器
技术领域
本发明涉及信号处理领域，特别涉及一种前馈式多位量化Σ-Δ调制器。
背景技术
Σ-ΔADC是一种过采样ADC，以远高于信号奈氏频率进行采样，它现已成为高精度ADC设计的一种切实可行的解决方案。广泛应用于军事、航空航天、音频、视频、通信、雷达、地震勘探、医疗及测试等电子系统中。
在整个Σ-ΔADC中，Σ-Δ模拟调制器是整个ADC的核心，调制器的性能决定了整个系统可以达到的精度和功耗。传统的调制器结构主要分为前馈型和反馈型，其中前馈结构的负反馈使调制器输入信号在环路滤波器的输入端被完全抵消，噪声传递函数不受输入信号的前馈影响，此时输入信号只是量化误差，因而每一级积分器都不处理输入信号，只对量化噪声进行处理，各级输出摆幅可以相对较低，进而对运放的设计要求放宽，减小了运放非线性对于整个系统的影响，同时也可以减小功耗。因此，前馈结构在Σ-Δ调制器设计中得到广泛应用。
传统前馈电路实现时，因为每条前馈支路需要先进行加权求和，再进行量化，特别当调制器中使用多比特量化时，加法器需要输出比较精确的电压值，此时电路实现时，要求单独采用高精度有源加法器对所有前馈电路输出进行求和，这无疑增加了设计复杂度、电路面积以及功耗。
如图1所示，为传统的前馈式Σ-Δ调制器电路系统原理实现框图，包括四级积分器(积分器A、B、C、D)、前馈加法器、多位量化器、DEM逻辑和反馈DAC。其中c1、c2、c3、c4为第一级至第四级积分器的增益系数，a1、a2、a3、a4为4个前馈支路的前馈系数。
图1中每一级积分器的输出需要连接到前馈加法器上并按照前馈系数加权求和之后再输入到量化器，所以要求采用独立的有源加法器，因此增大了电路面积和功耗。
发明内容
针对上述问题，本发明提出一种改进的前馈式多位量化Σ-Δ调制器。
本发明的技术方案是：
一种前馈式多位量化Σ-Δ调制器，包括依次连接的四级积分器A、B、C、D和一个多位量化器，多位量化器输出端通过依次串接的DEM逻辑单元和反馈DAC单元反馈到积分器A的输入端；积分器D同时完成对其他积分器的前馈信号求和以及积分放大。
优选的，所述积分器A、B、C、D的增益系数分别为c1、c2、c3、c4，积分器A、B、C的前馈系数分别为a13、a23、a33，调制器的系统传输函数为：
Y(z)＝STF(z)X(z)+NTF(z)E(z)
其中X(z)为输入信号，E(z)为量化噪声，信号传递函数和噪声传递函数分别为：
Figure BDA0003403504040000021
Figure BDA0003403504040000022
可以得到该调制器对信号是低通输出，而对量化噪声进行了高通滤波处理，实现了高阶噪声整形。
优选的，第四级的积分器D为积分求和电路，包括前馈正相三输入电路、前馈反相三输入电路、积分信号输入电路、两个积分电容Ci和一个运算放大器OTA；
前馈正相三输入电路和前馈反相三输入电路分别接收前三级积分器输出的正相和反相前馈信号(ff_1ipn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)；前馈正相三输入电路和前馈反相三输入电路与积分电容Ci、运算放大器OTA构成同相放大器，完成前馈信号的加权放大；积分信号输入电路接收前级积分电路输出信号(Vinp,Vinn)；积分信号输入电路与运算放大器OTA和电容Ci构成同相积分放大器电路，完成第三级积分器输出信号的同相积分放大；最终实现了前馈信号(ff_i1pn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)与积分放大信号的加权求和。
优选的，第一级的积分器A，包括采样电路C1a、C1b和C2a、C2b，积分信号输入电路、两个积分电容Ci1和一个运算放大器OTA；
在运算放大器OTA输入端、输出端分别设置输入斩波电路input chopper、输出斩波电路out chopper；采用两个不交叠时钟开关P1和P2，当P1开关闭合时，采样电路C2a和C2b进入采样阶段，积分器此时将C1a和C1b上的信号进行积分，当P2开关闭合时，采样电路C1a和C1b进入采样阶段，积分器此时将C2a和C2b上的信号进行积分。
优选的，所述多位量化器，采用的3-bit量化器，为产生3-bit、即8个台阶的量化数值；包括7个比较器，比较器参考基准电压通过电阻网络对基准Vref+进行分压来得到。
本发明的优点是：
1.本发明提出的前馈式多位量化Σ-Δ调制器，最后一级积分器同时完成信号积分放大以及前馈信号求和，节省一有源加法器，降低电路设计复杂度以及节省功耗，而且能达到良好的性能。
2.本发明的第一级积分器电路同时采用双采样和斩波稳定技术，其中斩波稳定技术能够有效降低低频噪声、补偿运放失调，双采样技术下的积分器一直在工作状态，相同过采样率情况下，所需的外部时钟频率为传统积分器的一半，降低了运放的压摆率及单位增益带宽的设计要求，优化了电路的面积和功耗。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为传统的前馈式多位量化Σ-Δ调制器的系统框图
图2为本发明提出的多位量化前馈Σ-Δ调制器；
图3为第四级积分器的积分求和电路原理图；
图4为第一级积分器电路及其时序原理图；
图5为多位量化器的电路原理图；
图6为本发明的4阶3位调制器电路原理图；
图7为本发明的4阶3位调制器输出信号的频谱。
具体实施方式
本发明提出的前馈式多位量化Σ-Δ调制器，包含系统级和电路级两个部分，系统级部分与调制器的整体系统结构相关，电路级部分与调制器关键构成模块的电路设计实现相关。
系统级上，本发明中调制器以传统的调制器为原型，通过等效变换对传统前馈调制器的前馈支路进行调整，将所有前馈支路加至最后一级积分器前，最后一级积分器同时完成最后一级信号积分放大以及前馈信号求和，使用这种方式在不改变电路性能情况下，节省了一有源加法器，简化了电路设计，优化了系统功耗和面积。
电路级上，本发明第一级积分器采用双采样和斩波稳定技术的积分器结构，能够有效降低低频噪声、补偿运放失调和优化面积功耗；中间级采用简单的积分器结构，简化电路设计；最后一级采用改进的积分器结构，同时完成最后一级信号积分放大以及前馈信号求和。
量化器采用多位flash量化方式。基准电压通过电阻网络对基准进行分压来得到，由于这种分压网络不需要对比较器提供输入功率，因此电阻可以更大以降低功耗。
如图1所示的传统输入前馈式Σ-Δ调制器中，通过等效变换将传统前馈调制器的前馈支路a1、a2、a3、a4调整至第四级积分器输入端进行加权相加，最后一级积分器同时完成信号积分放大以及前馈信号求和，于是可得如图2所示的本发明提供的输入前馈式Σ-Δ调制器。
图2所示的本发明的前馈式多位量化Σ-Δ调制器，包括依次连接的四级积分器A、B、C、D和一个多位量化器，多位量化器输出端通过依次串接的DEM逻辑单元和反馈DAC单元反馈到积分器A的输入端；积分器D同时完成对其他积分器的前馈信号求和以及积分放大。所述积分器A、B、C、D的增益系数分别为c1、c2、c3、c4，积分器A、B、C的前馈系数分别为a13、a23、a33。该结构相对于传统四阶前馈结构减少了量化器前的有源加法器，有利于减小电路的复杂度和功耗面积等开销。经过推导，其系统传输函数为：调制器的系统传输函数为：
Y(z)＝STF(z)X(z)+NTF(z)E(z)
其中X(z)为输入信号，E(z)为量化噪声，信号传递函数和噪声传递函数分别为：
Figure BDA0003403504040000041
Figure BDA0003403504040000051
可以得到该调制器对信号是低通输出，而对量化噪声进行了高通滤波处理，实现了高阶噪声整形。
电路设计上，本发明提供的调制器与传统输入前馈式Σ-Δ调制器的最大差异是量化器前的最后一级积分器的设计，它需要同时实现最后一级信号积分放大以及信号求和的功能。
如图3所示，第四级的积分器D为积分求和电路，包括前馈正相三输入电路、前馈反相三输入电路、积分信号输入电路、两个积分电容Ci和一个运算放大器OTA。
前馈正相三输入电路和前馈反相三输入电路分别接收前三级积分器输出的正相和反相前馈信号(ff_1ipn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)；前馈正相三输入电路和前馈反相三输入电路与积分电容Ci、运算放大器OTA构成同相放大器，完成前馈信号的加权放大；积分信号输入电路接收前级积分电路输出信号(Vinp,Vinn)；积分信号输入电路与运算放大器OTA和电容Ci构成同相积分放大器电路，完成第三级积分器输出信号的同相积分放大；最终实现了前馈信号(ff_i1pn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)与积分放大信号的加权求和。
第一级积分器电路及其时序，同时采用双采样和斩波稳定技术，其中斩波稳定技术能够有效降低低频噪声、补偿运放失调，双采样技术能优化面积功耗。如图4所示，第一级的积分器A包括采样电路C1a、C1b和C2a、C2b，积分信号输入电路、两个积分电容Ci1和一个运算放大器OTA；在运算放大器OTA输入端、输出端分别设置输入斩波电路input chopper、输出斩波电路out chopper，需要用到8个开关；采用两个不交叠时钟开关P1和P2，当P1开关闭合时，采样电路C2a和C2b进入采样阶段，积分器此时将C1a和C1b上的信号进行积分，当P2开关闭合时，采样电路C1a和C1b进入采样阶段，积分器此时将C2a和C2b上的信号进行积分。积分器一直在工作状态，相同过采样率情况下，所需的外部时钟频率为传统积分器的一半(所需的外部时钟周期为传统积分器的2倍)，降低了运放的压摆率及单位增益带宽的设计要求，优化了电路的面积和功耗。
如图5所示，本发明的多位量化器，采用的3-bit量化器，为产生3-bit、即8个台阶的量化数值；包括7个比较器，比较器参考基准电压通过电阻网络对基准Vref+进行分压来得到。由于这种分压网络不需要对比较器提供输入功率，因此电阻可以更大以降低功耗。
图6为本发明的4阶3位调制器电路原理图，为了验证本发明提供的前馈式Σ-Δ调制器不仅能节省一有源加法器，降低电路设计复杂度以及节省功耗，而且能达到良好的性能，通过电路级仿真来加以说明。调制器的第一级积分器结构如图4所示，第二级和第三级积分器采用的是传统的同相积分器，第四级为图3所示结构，多位量化器采用图5所示3位Flash结构，积分器采用实际的OTA，过采样率为64，信号带宽等于315.5kHz。通过电路级仿真可得如图7所示的输出信号信噪比(SNR)，由该仿真结果可知，整个调制器仍然可以取得很高的信噪比。总之，本发明提供的输入前馈式Σ-Δ调制器不仅能降低电路设计复杂度以及节省功耗，而且能达到良好的性能。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种前馈式多位量化Σ-Δ调制器，其特征在于，包括依次连接的四级积分器A、B、C、D和一个多位量化器，多位量化器输出端通过依次串接的DEM逻辑单元和反馈DAC单元反馈到积分器A的输入端；积分器D同时完成对其他积分器的前馈信号求和以及积分放大。
2.根据权利要求1所述的前馈式多位量化Σ-Δ调制器，其特征在于，所述积分器A、B、C、D的增益系数分别为c1、c2、c3、c4，积分器A、B、C的前馈系数分别为a13、a23、a33，调制器的系统传输函数为：
Y(z)＝STF(z)X(z)+NTF(z)E(z)
其中X(z)为输入信号，E(z)为量化噪声，信号传递函数和噪声传递函数分别为：
Figure FDA0003403504030000011
Figure FDA0003403504030000012
可以得到该调制器对信号是低通输出，而对量化噪声进行了高通滤波处理，实现了高阶噪声整形。
3.根据权利要求2所述的前馈式多位量化Σ-Δ调制器，其特征在于，第四级的积分器D为积分求和电路，包括前馈正相三输入电路、前馈反相三输入电路、积分信号输入电路、两个积分电容Ci和一个运算放大器OTA；
前馈正相三输入电路和前馈反相三输入电路分别接收前三级积分器输出的正相和反相前馈信号(ff_1ipn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)；前馈正相三输入电路和前馈反相三输入电路与积分电容Ci、运算放大器OTA构成同相放大器，完成前馈信号的加权放大；积分信号输入电路接收前级积分电路输出信号(Vinp,Vinn)；积分信号输入电路与运算放大器OTA和电容Ci构成同相积分放大器电路，完成第三级积分器输出信号的同相积分放大；最终实现了前馈信号(ff_i1pn,ff_i1nn)、(ff_in2p,ff_in2n)、(ff_in3p,ff_in3n)与积分放大信号的加权求和。
4.根据权利要求3所述的前馈式多位量化Σ-Δ调制器，其特征在于，第一级的积分器A，包括采样电路C1a、C1b和C2a、C2b，积分信号输入电路、两个积分电容Ci1和一个运算放大器OTA；
在运算放大器OTA输入端、输出端分别设置输入斩波电路input chopper、输出斩波电路out chopper；采用两个不交叠时钟开关P1和P2，当P1开关闭合时，采样电路C2a和C2b进入采样阶段，积分器此时将C1a和C1b上的信号进行积分，当P2开关闭合时，采样电路C1a和C1b进入采样阶段，积分器此时将C2a和C2b上的信号进行积分。
5.根据权利要求4所述的前馈式多位量化Σ-Δ调制器，其特征在于，所述多位量化器，采用的3-bit量化器，为产生3-bit、即8个台阶的量化数值；包括7个比较器，比较器参考基准电压通过电阻网络对基准Vref+进行分压来得到。
CN202111507878.0A 2021-12-10 2021-12-10 一种前馈式多位量化σ-δ调制器 Pending CN114157304A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111507878.0A CN114157304A (zh) 2021-12-10 2021-12-10 一种前馈式多位量化σ-δ调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111507878.0A CN114157304A (zh) 2021-12-10 2021-12-10 一种前馈式多位量化σ-δ调制器

Publications (1)

Publication Number Publication Date
CN114157304A true CN114157304A (zh) 2022-03-08

Family

ID=80450510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111507878.0A Pending CN114157304A (zh) 2021-12-10 2021-12-10 一种前馈式多位量化σ-δ调制器

Country Status (1)

Country Link
CN (1) CN114157304A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833842A (zh) * 2022-11-21 2023-03-21 泛升云微电子(苏州)有限公司 单环δ-σ调制器、锁相环及芯片
CN116488657A (zh) * 2023-06-20 2023-07-25 南方电网数字电网研究院有限公司 积分器电路、西格玛-德尔塔调制器及模数转换器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833842A (zh) * 2022-11-21 2023-03-21 泛升云微电子(苏州)有限公司 单环δ-σ调制器、锁相环及芯片
CN115833842B (zh) * 2022-11-21 2024-01-26 泛升云微电子(北京)有限公司 单环δ-σ调制器、锁相环及芯片
CN116488657A (zh) * 2023-06-20 2023-07-25 南方电网数字电网研究院有限公司 积分器电路、西格玛-德尔塔调制器及模数转换器

Similar Documents

Publication Publication Date Title
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
CN109412597B (zh) 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
CN114157304A (zh) 一种前馈式多位量化σ-δ调制器
TW201304428A (zh) 類比至數位轉換器
US7280066B2 (en) Single-loop switched-capacitor analog-to-digital sigma-delta converter
Kwon et al. A 14mW Multi-bit/spl Delta//spl Sigma/Modulator with 82dB SNR and 86dB DR for ADSL2+
Hu et al. A 2.87 μW 1kHz-BW 94.0 dB-SNDR 2-0 MASH ADC using FIA with dynamic-body-biasing assisted CLS technique
EP3297169A1 (en) Continuous-time cascaded sigma-delta analog-to-digital
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
CN113315522A (zh) 一种24位低失真Sigma-Delta模数转换器
CN111224669B (zh) 一种实现宽输入的σ-δ调制器的设计方法
CN104283564A (zh) 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
CN114301465A (zh) 一种Sigma-Delta模数转换器
KR102119472B1 (ko) 단일 저이득 증폭기로 보상된 하이브리드 델타-시그마 변조기
Meng et al. A noise-coupled time-interleaved delta-sigma modulator with shifted loop delays
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
Honarparvar et al. A low power, high performance multi-mode delta-sigma ADC for GSM, WCDMA and WLAN standards
KR101725834B1 (ko) 델타-시그마 변조기
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
WO2019057990A1 (en) DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS
Shen et al. Double-sampled ΔΣ modulator with relaxed feedback timing
Sebastian et al. Multi-Stage Noise Shaping ΔΣ Modulator with Enhanced Noise Shaping for Low Power Wideband Applications
CN117335809A (zh) 两级流水线型δς调制器
TWI587639B (zh) 前饋式三角積分類比轉數位調變器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination