JP6864487B2 - インクリメンタル型デルタシグマad変換器およびad変換方法 - Google Patents

インクリメンタル型デルタシグマad変換器およびad変換方法 Download PDF

Info

Publication number
JP6864487B2
JP6864487B2 JP2017015330A JP2017015330A JP6864487B2 JP 6864487 B2 JP6864487 B2 JP 6864487B2 JP 2017015330 A JP2017015330 A JP 2017015330A JP 2017015330 A JP2017015330 A JP 2017015330A JP 6864487 B2 JP6864487 B2 JP 6864487B2
Authority
JP
Japan
Prior art keywords
unit
analog
sigma
signal
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017015330A
Other languages
English (en)
Other versions
JP2018125651A (ja
Inventor
由一 宮原
由一 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2017015330A priority Critical patent/JP6864487B2/ja
Publication of JP2018125651A publication Critical patent/JP2018125651A/ja
Application granted granted Critical
Publication of JP6864487B2 publication Critical patent/JP6864487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、インクリメンタル型デルタシグマAD変換器およびAD変換方法に関する。
従来、複数の積分回路を有し、アナログ信号をデジタル信号に変換するAD変換器において、予め定められた時間間隔で積分回路に蓄積された電荷をリセットするインクリメンタル型デルタシグマAD変換器が知られていた(例えば、特許文献1参照)。
特許文献1 国際公開第2013/136676号
このようなインクリメンタル型デルタシグマAD変換器は、AD変換後のデジタルデータに、複数の積分回路の積分動作後の残渣成分を加えることで、量子化誤差を低減できることが知られている。この場合、複数の積分回路の最終段から残渣成分を取り出す信号経路と、信号経路からのアナログ信号をデジタル信号に変換するAD変換器を、インクリメンタル型デルタシグマAD変換器に追加していた。即ち、雑音に敏感な積分回路の出力に回路配線を追加するので、このようなインクリメンタル型デルタシグマAD変換器は、変換誤差を招いてしまうことがあった。また、AD変換器の追加により、コストが増加していた。
本発明の第1の態様においては、入力アナログ信号をデルタシグマ変調した変調デジタル信号を出力するデルタシグマ変換部と、変調デジタル信号をフィルタリングするデジタルフィルタ部と、デジタルフィルタ部が出力するデジタル信号、およびデルタシグマ変換部が出力するデルタシグマ変調の量子化された残渣成分に基づいて、出力デジタル信号を生成する生成部と、を備えるインクリメンタル型デルタシグマAD変換器およびAD変換方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
インクリメンタル型デルタシグマAD変換器10のブロック図の一例を示す。 図1に示すインクリメンタル型デルタシグマAD変換器10のアナログ積分部130の構成例を示す。 インクリメンタル型デルタシグマAD変換器10の変形例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20のブロック図の一例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第1例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20の第1変形例を示す。 本実施形態に係るフィードフォワード部140の構成例を示す。 本実施形態に係るフィードフォワード部140および量子化部150の変形例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第2例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第3例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第4例を示す。 本実施形態に係るインクリメンタル型デルタシグマAD変換器20の第2変形例を示す。 本実施形態に係るサンプルホールド部110およびDA変換部160の構成例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、インクリメンタル型デルタシグマAD変換器10のブロック図の一例を示す。インクリメンタル型デルタシグマAD変換器10は、内部の回路をリセットしつつ、入力端子12から入力するアナログ信号Ainをデジタル信号Doutに変換して出力端子14から出力する。インクリメンタル型デルタシグマAD変換器10は、入力端子12と、出力端子14と、デルタシグマ変換部100と、デジタルフィルタ部190と、を備える。
入力端子12は、入力アナログ信号Ainを入力する。入力端子12は、シングルエンド入力でよく、これに代えて、差動入力であってもよい。入力端子12が差動入力の場合、当該入力端子12は、正側入力から正側信号Ainpが、負側入力から負側信号Ainnが入力する。入力端子12は、入力した入力信号Ainをデルタシグマ変換部100に供給する。
出力端子14は、入力アナログ信号Ainに応じて当該インクリメンタル型デルタシグマAD変換器10が変換したデジタル信号DOUTを出力する。出力端子14は、シングルエンド出力でよく、これに代えて、差動出力であってもよい。
デルタシグマ変換部100は、入力アナログ信号Ainをデルタシグマ変調した変調デジタル信号Yを出力する。デルタシグマ変換部100は、加算部120と、アナログ積分部130と、量子化部150と、DA変換部160と、リセット部170と、制御部180と、を有する。
加算部120は、入力端子12から入力する入力信号AinにDA変換部からのフィードバック信号を加算する。加算部120は、入力端子12が差動入力の場合、当該差動信号の正側信号Ainpおよび負側信号Ainpに、それぞれ符号の異なるフィードバック信号を加算してよい。加算部120は、加算結果をアナログ積分部130に供給する。
アナログ積分部130は、アナログ積分器を含み、加算部120の出力を積分する。アナログ積分部130は、縦続接続された複数のアナログ積分器を含んでよい。アナログ積分部130は、積分した結果を出力信号Vout(i)として量子化部150に供給する。
量子化部150は、アナログ積分部130の出力信号Vout(i)を量子化する。量子化部150は、外部から供給されるクロック信号等に応じて、アナログ積分部130の積分結果を量子化し、積分結果に応じたビットストリームを出力する。量子化部150は、1ビット量子化器またはマルチビット量子化器として機能してよい。即ち、量子化部150は、アナログ積分部130の出力信号Vout(i)を2値または多値のデジタル信号に量子化してよい。
例えば、量子化部150として1ビット量子化器を用いた場合、ビットストリームは、予め定められた数の1ビットデータ(デジタルコード)の列(シリアルデジタルコード)であり、当該デジタルコードを積算した値が入力信号Ainの振幅値に比例または略一致するデジタル値となる。量子化部150は、クロック信号毎に、出力信号Vout(i)および予め定められた閾値を比較し、当該閾値を超えたか否かに応じて、当該出力信号Vout(i)を1または0のデジタルコードに変換してよい。
また、例えば、量子化部150としてMビット量子化器を用いた場合、ビットストリームは、予め定められた数のMビットデータ(デジタルコード)の列(シリアルデジタルコード)であり、当該デジタルコードを積算した値が入力信号Ainの振幅値に比例または略一致するデジタル値となる。量子化部150は、クロック信号毎に、Mビット分の比較器により出力信号Vout(i)および予め定められたMビットの閾値を比較し、各比較器が当該閾値を超えたか否かに応じて、当該出力信号Vout(i)をMビットのデジタルコードに変換してよい。
即ち、インクリメンタル型デルタシグマAD変換器10は、入力信号Ainを一定の変換サイクル毎にデジタル値へ変換するが、量子化部150は、1変換サイクルよりも速い、外部から供給されるクロック信号等に応じて、入力信号Ainに対応するシリアルデジタルコードを出力する。このように、クロック信号に同期した複数のサンプル毎に、入力信号Ainはデジタル値へ変換され、1変換サイクルに対するサンプリング数をオーバーサンプリング比とする。即ち、シリアルデジタルコードに含まれるデジタルコードの数は、オーバーサンプリング比に等しくなる。
例えば、インクリメンタル型デルタシグマAD変換器10のオーバーサンプリング比が60の場合、量子化部150は、1変換サイクル毎に60個のデジタルコードを含むシリアルデジタルコードを出力する。量子化部150は、量子化したデジタル信号YをDA変換部160およびデジタルフィルタ部190に供給する。
DA変換部160は、量子化部150の出力に基づいてフィードバック信号を出力する。DA変換部160は、量子化部150が出力するデジタル信号Yを、対応するアナログ信号にDA変換し、変換したアナログ信号をフィードバック信号として加算部120へと供給する。フィードバック信号は、予め定められた基準電圧でよい。フィードバック信号については後述する。DA変換部160は、クロック信号と同期してデジタル信号Yをアナログ信号に変換してよい。
リセット部170は、予め定められた周期毎にアナログ積分部130が保持する積分値をリセットする。また、リセット部170は、アナログ積分部130をリセットするタイミングで、デジタルフィルタ部190もリセットしてよい。リセット部170は、当該インクリメンタル型デルタシグマAD変換器10が入力信号Ainをデジタル値へ変換する毎に、アナログ積分部130およびデジタルフィルタ部190をリセットしてよい。リセット部170は、一例として、デジタル値への1変換サイクル毎に、アナログ積分部130およびデジタルフィルタ部190にリセット信号を供給してそれぞれリセットする。
制御部180は、デルタシグマ変換部100の動作を制御する。制御部180は、例えば、アナログ積分部130の動作を制御する。制御部180は、内部または外部から供給されるクロック信号等に応じて、デルタシグマ変換部100の制御動作を実行してよい。また、制御部180は、クロック発振器を有して、各部の制御動作を実行してもよい。
デジタルフィルタ部190は、量子化部150が出力する変調デジタル信号をフィルタリングする。デジタルフィルタ部190は、量子化部150から受け取ったデジタル信号Yをフィルタリングして出力する。デジタルフィルタ部190は、デジタル信号Yのビットストリームを積算してデジタル積分する積分フィルタでよい。この場合、デジタルフィルタ部190は、積算した値に予め定められた係数を乗じてデジタル値を演算してもよい。デジタルフィルタ部190は、クロック信号と同期してデジタル値を演算してよい。また、デジタルフィルタ部190は、リセット部170からリセット信号を受け取ったことに応じて、積算量をリセットしてよい。
また、デジタルフィルタ部190は、ローパスフィルタを有し、量子化部150で発生する量子化ノイズを低減させてよい。また、デジタルフィルタ部190は、デシメーションフィルタを有し、サンプリング周波数を低減させてもよい。デジタルフィルタ部190は、演算結果のデジタル値を出力端子14に供給する。出力端子14は、受け取ったデジタル値を、当該インクリメンタル型デルタシグマAD変換器10のデジタル出力DOUTとして出力する。
以上のように、本実施形態に係るインクリメンタル型デルタシグマAD変換器10は、リセット部170によるアナログ積分部130およびデジタルフィルタ部190のリセットと、入力信号Ainのデジタル出力への変換とを、クロック信号に同期して繰り返す。なお、インクリメンタル型デルタシグマAD変換器10は、リセット部170によるリセット動作が無ければ、デルタシグマAD変換器として動作してよい。
図2は、図1に示すインクリメンタル型デルタシグマAD変換器10のアナログ積分部130の構成例を示す。図2は、加算部120から正側信号SPおよび負側信号SNによる差動信号がアナログ積分部130に入力する例を示す。アナログ積分部130は、複数のアナログ積分器と、複数のスイッチトキャパシタとを有する。図2に示すアナログ積分部130は、第1アナログ積分器210、第2アナログ積分器220、および第3アナログ積分器230の3つのアナログ積分器を有する例を示す。また、アナログ積分部130は、第1スイッチトキャパシタ240および第2スイッチトキャパシタ245の2つのスイッチトキャパシタを有する例を示す。
また、図2は、3つのアナログ積分器のそれぞれが、2つの入力端子と2つの出力端子をそれぞれ有し、差動信号を入力して差動信号を出力する例を示す。なお、アナログ積分器の2つの入力端子のうちの一方を第1入力端子とし、他方を第2入力端子とする。また、アナログ積分器の2つの出力端子のうちの一方を第1出力端子とし、他方を第2出力端子とする。
アナログ積分器は、アナログ増幅器、帰還キャパシタ、およびリセットスイッチをそれぞれ含む。図2は、第1アナログ積分器210が、第1アナログ増幅器212、正側帰還キャパシタCi1p、負側帰還キャパシタCi1n、正側リセットスイッチ214、および負側リセットスイッチ216を含む例を示す。また、第2アナログ積分器220が、第2アナログ増幅器222、正側帰還キャパシタCi2p、負側帰還キャパシタCi2n、正側リセットスイッチ224、および負側リセットスイッチ226を含み、また、第3アナログ積分器230が、第3アナログ増幅器232、正側帰還キャパシタCi3p、負側帰還キャパシタCi3n、正側リセットスイッチ234、および負側リセットスイッチ236を含む例を示す。
アナログ増幅器は、正側入力端子および負側入力端子に入力される信号を増幅してそれぞれ出力する。アナログ増幅器は、例えば、差動入力型の増幅回路である。また、アナログ増幅器は、シングルエンド出力でよく、これに代えて、差動出力もよい。アナログ増幅器は、一例として、OPアンプである。図2は、第1アナログ増幅器212、第2アナログ増幅器222、および第3アナログ増幅器232、の3つのアナログ積分器が、差動入力および差動出力のアナログ増幅器をそれぞれ含む例を示す。なお、図2において、アナログ増幅器の正側入力端子は、アナログ積分器の第1入力端子に、負側入力端子は、第2入力端子に接続されるものとする。
帰還キャパシタのそれぞれは、入力信号に応じた電荷を順次蓄積する。帰還キャパシタは、例えば、1サンプリング毎に、前段から後段へと電荷を順次蓄積する。一例として、正側信号SPに応じて、第1クロックにおいて正側帰還キャパシタCi1pに蓄積された電荷は、次の第2クロックにおいて正側帰還キャパシタCi2pで蓄積され、次の第3クロックにおいて正側帰還キャパシタCi3pで蓄積される。同様に、負側信号SNに応じて、第1クロックにおいて負側帰還キャパシタCi1nに蓄積された電荷は、次の第2クロックにおいて負側帰還キャパシタCi2nで蓄積され、次の第3クロックにおいて負側帰還キャパシタCi3nで蓄積される。
リセットスイッチは、リセット部170からの指示に応じて、帰還キャパシタに蓄積された電荷を放電させてアナログ積分器をそれぞれリセットする。リセットスイッチは、例えば、リセット部170から供給されるリセット信号に応じて、帰還キャパシタの端子間を接続し、蓄積された電荷を放電させる。図2の例は、リセット部170からの指示に応じて、正側リセットスイッチ214、負側リセットスイッチ216、正側リセットスイッチ224、負側リセットスイッチ226、正側リセットスイッチ234、および負側リセットスイッチ236がそれぞれオン状態に切り換わり、第1アナログ増幅器212、第2アナログ増幅器222、および第3アナログ増幅器232をリセットする。
スイッチトキャパシタは、アナログ積分器の間に設けられ、前段に接続されたアナログ積分器に蓄積された電荷を後段に接続されたアナログ積分器へとそれぞれ伝達する。スイッチトキャパシタは、充放電用のキャパシタと、当該キャパシタの前段および後段に設けられるスイッチを含む。前段のスイッチは、キャパシタの一方の端子の接続先を、スイッチトキャパシタの前段回路および基準電位のいずれかに切り換える。後段のスイッチは、キャパシタの他方の端子の接続先を、スイッチトキャパシタの後段回路および基準電位のいずれかに切り換える。ここで、基準電位は、予め定められた電位でよく、一例として0Vである。
スイッチトキャパシタは、例えば、一のクロックにおいて、キャパシタの一方の端子が前段のアナログ積分器に接続され、キャパシタの他方の端子が基準電位と接続されることで、前段に接続されるアナログ積分器の出力電荷を当該キャパシタが充電する。この場合、スイッチトキャパシタは、次のクロックにおいて、キャパシタの一方の端子が基準電位に接続され、キャパシタの他方の端子が後段のアナログ積分器と接続されることで、当該キャパシタが充電した電荷を後段のアナログ積分器へと放電する。
図2は、第1スイッチトキャパシタ240が、第1アナログ積分器210および第2アナログ積分器220の間に接続される例を示す。第1スイッチトキャパシタ240は、前段スイッチ242および後段スイッチ244を用いて、前段の正側帰還キャパシタCi1pに蓄積された電荷を、キャパシタCs2pが充電して、後段の正側帰還キャパシタCi2pへと放電して伝達する。この場合、同様に、第1スイッチトキャパシタ240は、前段の負側帰還キャパシタCi1nに蓄積された電荷を、キャパシタCs2nが充電して、後段の負側帰還キャパシタCi2nへと放電して伝達する。
また、図2は、第2スイッチトキャパシタ245が、第2アナログ積分器220および第3アナログ積分器230の間に接続される例を示す。第2スイッチトキャパシタ245は、前段スイッチ246および後段スイッチ248を用いて、前段の正側帰還キャパシタCi2pに蓄積された電荷を、キャパシタCs3pが充電して、後段の正側帰還キャパシタCi3pへと放電して伝達する。この場合、同様に、第2スイッチトキャパシタ245は、前段の負側帰還キャパシタCi2nに蓄積された電荷を、キャパシタCs3nが充電して、後段の負側帰還キャパシタCi3nへと放電して伝達する。
以上のように、アナログ積分部130は、複数のアナログ積分器が直列に接続され、正側信号SPおよび負側信号SNを、クロック毎に前段のアナログ積分器から後段のアナログ積分器へと電荷を順次蓄積して伝達する。アナログ積分部130は、最も後段のアナログ積分器の帰還キャパシタに蓄積された電荷を、量子化部150へと出力する。
例えば、図2に示すアナログ積分部130は、3段のアナログ積分器を有するので、第1クロックで第1アナログ積分器210に蓄積された電荷は、第3クロックで第3アナログ積分器230に伝達されて量子化部150へと出力される。また、後述するように、アナログ積分部130がフィードフォワード部を有する場合、最も後段のアナログ積分器は、フィードフォワード部を介して量子化部150へと出力する。
また、制御部180は、アナログ積分部130に制御信号を供給して、このようなアナログ積分部130の動作を実行させる。制御部180は、一例として、予め定められた周波数のクロック信号を発生するクロック発振器を有し、アナログ積分部130にクロック信号を供給する。また、制御部180は、アナログ積分部130へのクロック信号の供給を停止して、アナログ積分部130の積分動作を停止させてよい。
なお、図2は、アナログ積分部130が3つのアナログ積分器を有する例を説明したが、これに代えて、アナログ積分部130は、2つ、または4以上のアナログ積分器を有してもよい。この場合、スイッチトキャパシタは、アナログ積分器の数に応じて、アナログ積分部130に1または3以上設けられてよい。
以上の本実施形態に係るインクリメンタル型デルタシグマAD変換器10は、入力するアナログ信号を積分し、積分結果の量子化結果に応じて、当該入力するアナログ信号に基準電圧を加算または減算するフィードバック制御を実行する。これにより、インクリメンタル型デルタシグマAD変換器10は、入力するアナログ信号に応じたシリアルデジタルコードを精度よく出力することができる。また、インクリメンタル型デルタシグマAD変換器10は、このようなシリアルデジタルコードをデジタル処理して、アナログ信号に応じたデジタル信号を精度よく出力することができる。
インクリメンタル型デルタシグマAD変換器10は、デルタシグマAD変換器とは異なり、一定の周期でアナログ積分部130に蓄積された電荷を放電してリセットする。これにより、一の変換サイクルにおいて変換されたデジタル値は、一の変換サイクルとは異なるサイクルで蓄積された電荷の影響を受けることなく、アナログ入力信号の値をより正確に変換した値にすることができる。
このようなインクリメンタル型デルタシグマAD変換器10のデジタル出力電圧について説明する。ここで、リセット部170によるリセット信号の供給からi番目のクロック信号における、入力端子12からの入力電圧をVin(i)、量子化部150のデジタル出力をY(i)とする。また、クロック信号は、1変換サイクルにおいてm回発生するものとする。ここで、アナログ積分部130の最終段の積分器が、1変換サイクルの最後に出力するアナログ出力をVout(m)とすると、Vout(m)は次式で示すことができる。
(数1)
out(m)=ΣΣ[C・Σ{Vin(i)−Y(i)}]
=C・ΣΣΣ{Vin(i)−Y(i)}
ここで、インクリメンタル型デルタシグマAD変換器10が、1変換サイクルにおいてデジタル信号に変換すべきアナログ信号のアナログ電圧をVanaとする。例えば、入力端子12からの入力電圧が、1変換サイクルにおいてほぼ変動のない略一定の電圧の場合、または、サンプルホールド回路等による略一定のサンプリング電圧の場合、アナログ電圧Vanaは、当該略一定の電圧となる。また、入力端子12からの入力電圧が1変換サイクルにおいて変動した場合、アナログ電圧Vanaは、変動した電圧の1変換サイクルにおける平均値と略同一の値でよい。即ち、アナログ電圧Vanaは、i番目のクロック信号における入力電圧Vin(i)を用いて、次式のように示すことができる。
(数2)
ana=C・ΣΣΣVin(i)/(C・ΣΣΣ)
(数1)式を変形して(数2)式に代入することにより、次式を得る。
(数3)
ana={C・ΣΣΣY(i)+Vout(m)}/(C・ΣΣΣ)
(数3)式の第1項は、量子化部150が量子化したデジタル信号Y(i)を、デジタルフィルタ部190が積算した結果に対応する。即ち、図1に示すインクリメンタル型デルタシグマAD変換器10は、入力するアナログ電圧Vanaに対して、(数3)式の第1項をAD変換結果として出力する。したがって、インクリメンタル型デルタシグマAD変換器10は、理論的には、(数3)式の第2項が不足した値を出力することになり、デジタル出力に量子化誤差を含むことがある。
なお、(数3)式の第2項は、(数1)式で示される、アナログ積分部130が1変換サイクルの最後に出力するアナログ出力である。したがって、アナログ積分部130の最終段の積分器の出力には、量子化ノイズとなりうる残渣成分が残っていることを示す。なお、インクリメンタル型デルタシグマAD変換器10は、アナログ積分部130が当該残渣成分を出力した後に、デジタルフィルタ部190の動作をクロック信号に応じて継続させてもよい。これにより、デジタルフィルタ部190は、当該残渣成分を積算するので、量子化誤差を低減させることができる。
しかしながら、この場合、デジタルフィルタ部190の積算動作を継続させるので、1変換サイクルの時間間隔を延長することになる。AD変換器は、変換速度がより速い方が望ましいので、1変換サイクルの長さを変えずに、量子化誤差を低減させることが望ましい。インクリメンタル型デルタシグマAD変換器10は、1変換サイクルの長さを変えずに量子化誤差を低減すべく、アナログ積分部130の残渣成分をデジタルフィルタ部190の出力値に加算する構成を有するものがある。このようなインクリメンタル型デルタシグマAD変換器10について次に説明する。
図3は、インクリメンタル型デルタシグマAD変換器10の変形例を示す。本変形例のインクリメンタル型デルタシグマAD変換器10において、図1に示されたインクリメンタル型デルタシグマAD変換器10の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のインクリメンタル型デルタシグマAD変換器10は、AD変換器310と、残渣加算部320と、を更に備える。
AD変換器310は、アナログ積分部130の出力信号Aerrをデジタル信号に変換する。AD変換器310は、アナログ積分部130の最終段の積分器が1変換サイクルの最後に出力するアナログ出力Aerr=Vout(m)を、デジタル信号に変換する。即ち、AD変換器310は、アナログ積分部130が出力する残渣成分をデジタル信号に変換する。AD変換器310は、変換したデジタル信号を残渣加算部320に供給する。
残渣加算部320は、デジタルフィルタ部190が出力するデジタル信号に、AD変換器310が変換したデジタル信号を加算する。残渣加算部320は、AD変換器310の分解能に応じて、デジタルフィルタ部190が出力するデジタル信号の分解能を拡張して加算してよい。残渣加算部320は、加算結果を出力端子14に供給して、当該インクリメンタル型デルタシグマAD変換器10の変換結果であるデジタル信号DOUTとして出力する。
以上の変形例に係るインクリメンタル型デルタシグマAD変換器10は、2ステップ型のインクリメンタル型デルタシグマAD変換器10として動作する。即ち、第1のステップにおいて、図1で説明したインクリメンタル型デルタシグマAD変換器10の動作を実行し、デジタルフィルタ部190は、量子化部150が量子化したデジタル信号Y(i)を積算する。即ち、1変換サイクルにおいて、デジタルフィルタ部190は、(数3)式の第1項に対応するデジタル信号を残渣加算部320に供給する。
次の第2のステップにおいて、AD変換器310は、アナログ積分部130が1変換サイクルの最後に出力するアナログ出力Vout(m)を、デジタル信号に変換して残渣加算部320に供給する。そして、残渣加算部320は、(数3)式の第1項に対応するデジタル信号および第2項に対応するデジタル信号を加算した、アナログ電圧Vanaに対応するデジタル信号を出力する。
以上のように、本変形のインクリメンタル型デルタシグマAD変換器10は、デジタルフィルタ部190が出力するデジタル信号に、量子化ノイズとなりうるアナログ積分部130の残渣成分に対応するデジタル信号を加算する。これにより、インクリメンタル型デルタシグマAD変換器10は、量子化誤差を低減させたデジタル変換を実行することができる。
以上の、2ステップ型のインクリメンタル型デルタシグマAD変換器は、量子化誤差を低減できるが、AD変換器を追加するので、コストが増加していた。また、アナログ積分部130の積分回路の最終段から残渣成分を取り出すので、雑音に敏感な積分回路のアナログ出力に回路配線を追加することになり、雑音の混入が発生してしまうことがあった。このような雑音成分は、デジタル変換における変換誤差を招いてしまうことがあった。そこで、本実施形態におけるインクリメンタル型デルタシグマAD変換器は、コストの上昇と雑音の混入とを防止しつつ、量子化誤差を低減する。このようなインクリメンタル型デルタシグマAD変換器について、次に説明する。
図4は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20のブロック図の一例を示す。本実施形態のインクリメンタル型デルタシグマAD変換器20において、図1に示されたインクリメンタル型デルタシグマAD変換器10の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のインクリメンタル型デルタシグマAD変換器10は、アナログ積分部130の残渣成分を量子化部150が量子化し、量子化された残渣成分をデジタルフィルタ部190の出力に加えて、量子化誤差を低減させる。インクリメンタル型デルタシグマAD変換器10は、生成部330を更に備える。
生成部330は、デジタルフィルタ部190が出力するデジタル信号、およびデルタシグマ変換部100が出力するデルタシグマ変調の量子化された残渣成分に基づいて、出力デジタル信号を生成する。生成部330は、例えば、デジタルフィルタ部190が出力するデジタル信号に、デルタシグマ変換部100が出力する量子化された残渣成分を加算して出力する。
ここで、量子化された残渣成分は、量子化部150が、予め定められた周期において複数のアナログ積分器の最終段のアナログ積分器が最後に出力するアナログ信号を量子化したデジタル信号である。即ち、1変換サイクルにおいて、アナログ積分部130が(数3)式の第2項に対応する残渣成分を出力し、当該残渣成分を量子化部150が量子化したタイミングで、生成部330は、デジタルフィルタ部190および量子化部150の出力の和を算出する。生成部330は、接続スイッチ332と、残渣加算部334を有する。
接続スイッチ332は、量子化部150が量子化された残渣成分を生成部330に供給するタイミングにおいて、量子化部150および残渣加算部334を電気的に接続する。接続スイッチ332は、制御部180の制御信号に応じて、量子化部150および残渣加算部334の間を電気的に接続してよい。この場合、制御部180は、量子化部150が量子化した残渣成分を出力する予め定められたタイミングで、接続スイッチ332をオンにする制御信号を接続スイッチ332に供給する。
残渣加算部334は、デジタルフィルタ部190が出力するデジタル信号と、量子化部150が出力する量子化された残渣成分とを加算する。残渣加算部334は、量子化部150の分解能に応じて、デジタルフィルタ部190が出力するデジタル信号の分解能を拡張して加算してよい。残渣加算部334は、加算結果を出力端子14に供給して、当該インクリメンタル型デルタシグマAD変換器10の変換結果であるデジタル信号DOUTとして出力する。
以上のように、インクリメンタル型デルタシグマAD変換器20は、アナログ積分部130が出力する残渣成分を、量子化部150が量子化してから生成部330に供給する。したがって、生成部330は、残渣成分をデジタル信号として受け取ることができ、AD変換することなしに、デジタルフィルタ部190の出力に加算することができる。これにより、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、AD変換器を追加することなしに、量子化誤差を低減させることができる。インクリメンタル型デルタシグマAD変換器20の変換タイミングについて次に説明する。
図5は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第1例を示す。図5は、時間軸方向に、各部が処理するデータまたは各部のタイミング信号を示す。
例えば、「CONV CLK」と示した信号波形は、インクリメンタル型デルタシグマAD変換器20の変換周期を示す。一例として、「CONV CLK」がハイ電位の場合に、リセット部170からリセット信号が各部に供給される。また、「CONV CLK」がロー電位の場合に、デルタシグマ変換部100およびデジタルフィルタ部190がクロック信号に応じて動作し、AD変換動作が実行される。なお、本実施形態において、「CONV CLK」がロー電位となる期間を、コンバージョン周期とする。
図5の「CLK」と示した信号波形は、クロック信号を示す。例えば、アナログ積分部130は、リセット部170からリセット信号を受け取ってから、1番目のクロック信号に応じて積分動作を開始し、2番目のクロック信号以降において、積分結果Vout(1)を出力し始める。
図5の「Y」と示したデータ列は、量子化部150がクロック信号に応じてアナログ積分部130の積分結果Vout(i)を量子化したデジタル信号を示す。量子化部150は、2番目のクロック信号から、デジタル信号をD(1)、D(2)、・・・と、順次出力する。即ち、Y(i)=D(i)である。ここで、図5は、1変換サイクルにおいて、量子化部150がj個のデジタル信号を出力する例を示す。ここで、j=mである。
デジタルフィルタ部190は、量子化部150から順次受け取るj個のデジタル信号を積算(デジタル積分)する。図5の「DIGINT1」、「DIGINT2」、および「DIGINT3」は、デジタルフィルタ部190が実行するデジタル積分のクロック毎の積算過程の一例を示す。なお、図5は、アナログ積分部130が3つの積分器を有することに対応して、「DIGINT1」、「DIGINT2」、および「DIGINT3」の3つのデータ列を用いて3回のデジタル積分を実行する例を示す。
例えば、「DIGINT1」で示すデータ列は、クロック信号に応じて、量子化部150が出力するデジタル信号を積算する。即ち、「DIGINT1」のデータ列をI1(k)とすると、I1(k)は、量子化部150が出力するデジタル信号D(k)を積算する次式で示すことができる。なお、一例として、初期値I1(1)=D(1)である。
(数4)
I1(k)=I1(k−1)+D(k)
同様に、「DIGINT2」で示すデータ列は、「DIGINT1」で示すデータ列を積算し、「DIGINT3」で示すデータ列は、「DIGINT2」で示すデータ列を積算する。即ち、「DIGINT2」のデータ列をI2(k)、「DIGINT3」のデータ列をI3(k)とすると、In(k)は、次式で示すことができる。
(数5)
In(k)=In(k−1)+In−1(k)
ここで、n=2、3であるが、(数5)式のnの値は、アナログ積分部130が有する積分の個数Lと略同一の数でよい。即ち、デジタルフィルタ部190は、L個のデータ列を用いてデジタル積分を実行してよい。また、(数4)、(数5)式のkの値は、デジタルフィルタ部190の1回のデジタル積分で実行する積算回数を示す。図5は、1変換サイクルにおいて量子化部150がj個のデジタル信号を出力することに応じて、デジタルフィルタ部190が1回のデジタル積分でj回の積算を実行する例を示す。
このように、デジタルフィルタ部190は、リセット部170からリセット信号を受け取ってから、2番目のクロック信号において積分動作を開始し、L回のデジタル積分を実行する。したがって、デジタルフィルタ部190は、j+L+1番目のクロック信号において、積分結果IL(j)を算出する。図5は、デジタルフィルタ部190が、j+4番目のクロック信号において、積分結果I3(j)を算出した例を示す。
図1に示すインクリメンタル型デルタシグマAD変換器10は、積分結果I3(j)を、1変換サイクルの変換結果として、出力端子14からデジタル信号DOUTとして出力する。また、図4に示す本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、量子化部150が出力する残渣成分を積分結果I3(j)に加えてから、デジタル信号DOUTとして出力する。
なお、1変換サイクルにおける最後の入力信号(即ち、j番目の入力信号)は、j+L番目のクロック信号において、アナログ積分部130の最終段の積分器に到達する。したがって、量子化部150は、j+L+1番目のクロック信号において、量子化された残渣成分を出力する。そこで、制御部180は、j+L+1番目のクロック信号において、接続スイッチ332をオンにする制御信号を供給する。図5の「CTRL」と示した信号波形は、制御部180が接続スイッチ332に供給する制御信号の一例を示す。
これにより、インクリメンタル型デルタシグマAD変換器20は、量子化部150が出力する残渣成分D(j+L)に積分結果IL(j)に加えた結果を、デジタル信号DOUTとして出力することができる。図5の「DOUT」と示したデータ列は、デジタル信号DOUTが出力するタイミングの一例を示す。即ち、図5は、j+5番目のクロック信号において、残渣成分D(j+3)および積分結果I3(j)の和を、デジタル信号DOUTとして出力する例を示す。
以上のように、デジタルフィルタ部190が積分結果を出力するタイミングは、量子化部150が残渣成分を量子化して出力するタイミングと略一致する。したがって、インクリメンタル型デルタシグマAD変換器20は、従来のインクリメンタル型デルタシグマAD変換器10と比較して、出力タイミングを遅延させることなく、変換結果を出力することができる。即ち、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、1変換サイクルの長さを変えずに、低コストで量子化誤差を低減させることができる。
また、以上のように、インクリメンタル型デルタシグマAD変換器20は、量子化部150によって量子化されたデジタル信号を、生成部330に供給する。即ち、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、雑音に敏感な積分回路等のアナログ出力に回路配線を追加することなしに、量子化誤差を低減させることができる。このようなインクリメンタル型デルタシグマAD変換器20は、量子化部150のデジタル出力を、より高速にアナログ入力信号を反映させたものにすべく、フィードフォワード回路を備えてもよい。このようなインクリメンタル型デルタシグマAD変換器20について、次に説明する。
図6は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20の第1変形例を示す。第1変形例のインクリメンタル型デルタシグマAD変換器20において、図4に示されたインクリメンタル型デルタシグマAD変換器20の動作と略同一のものには同一の符号を付け、説明を省略する。インクリメンタル型デルタシグマAD変換器20は、デルタシグマ変換部100にフィードフォワード部140を更に備える。
フィードフォワード部140は、複数のアナログ積分器のそれぞれの積分結果のうちの一部を量子化部150へと伝達する。また、フィードフォワード部140は、入力アナログ信号を量子化部150へと伝達する。フィードフォワード部140は、複数のアナログ積分器の出力の一部と、入力アナログ信号とを、アナログ積分部130のアナログ出力に含めて伝達してよい。
例えば、図2に示すアナログ積分部130を有するデルタシグマ変換部100が、このようなフィードフォワード部140を有する場合を考える。この場合、第1アナログ積分器210の出力信号INT10PおよびINT10Nと、第2アナログ積分器220の出力信号INT20PおよびINT20Nとが、フィードフォワード部140によって量子化部150に伝達される。このようなフィードフォワード部140について、次に説明する。
図7は、本実施形態に係るフィードフォワード部140の構成例を示す。フィードフォワード部140は、第1フィードフォワード部250、第2フィードフォワード部260、第3フィードフォワード部270、および第4フィードフォワード部280を有する。フィードフォワード部140は、制御部180によって制御されてよい。
第1フィードフォワード部250は、スイッチトキャパシタを含み、インクリメンタル型デルタシグマAD変換器20に入力するアナログ信号AINPおよびAINNを、量子化部150へと伝達する。第1フィードフォワード部250は、一例として、第1FFスイッチ252、キャパシタC0ffp、およびキャパシタC0ffnを含む。
第1FFスイッチ252は、例えば、制御部180の制御信号に応じて、キャパシタC0ffpの一方の端子を、アナログ信号AINPが入力する入力端子および基準電位のいずれかに切り換える。また、キャパシタC0ffpの他方の端子は、量子化部150に接続される。キャパシタC0ffpは、一例として、第1クロックにおいて、一方の端子が入力端子に接続され、アナログ入力信号を充電する。そして、キャパシタC0ffpは、第2クロックにおいて、一方の端子が基準電位に接続され、充電したアナログ入力信号を量子化部150へと放電する。
第1FFスイッチ252は、同様に、制御部180の制御信号に応じて、キャパシタC0ffnの一方の端子を、アナログ信号AINNが入力する入力端子および基準電位のいずれかに切り換える。キャパシタC0ffnは、第1クロックにおいて、一方の端子が入力端子に接続され、アナログ入力信号を充電する。そして、キャパシタC0ffnは、第2クロックにおいて、一方の端子が基準電位に接続され、充電したアナログ入力信号を量子化部150へと放電する。即ち、スイッチトキャパシタは、一のクロックにおいてアナログ入力信号を充電し、次のクロックにおいて、充電したアナログ入力信号を量子化部150へと放電する動作を繰り返す。
第2フィードフォワード部260は、スイッチトキャパシタを含み、第1アナログ積分器210が出力する信号(一例として、INT10PおよびINT10N)を、量子化部150へと伝達する。第2フィードフォワード部260は、一例として、第2FFスイッチ262、キャパシタC1ffp、およびキャパシタC1ffnを含む。
第2FFスイッチ262は、制御部180の制御信号に応じて、正側のキャパシタC1ffpの一方の端子を、第1アナログ積分器210が信号INT10Pを出力する第1出力端子および基準電位のいずれかに切り換える。また、キャパシタC1ffpの他方の端子は、量子化部150に接続される。例えば、キャパシタC1ffpは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT10Pを充電する。そして、キャパシタC1ffpは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
第2FFスイッチ262は、同様に、制御部180の制御信号に応じて、負側のキャパシタC1ffnの一方の端子を、第1アナログ積分器210が信号INT10Nを出力する第2出力端子および基準電位のいずれかに切り換える。また、キャパシタC1ffnの他方の端子は、量子化部150に接続される。例えば、キャパシタC1ffnは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT10Nを充電する。そして、キャパシタC1ffnは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
第3フィードフォワード部270は、スイッチトキャパシタを含み、第2アナログ積分器220が出力する信号(一例として、INT20PおよびINT20N)を、量子化部150へと伝達する。第3フィードフォワード部270は、一例として、第3FFスイッチ272、キャパシタC2ffp、およびキャパシタC2ffnを含む。
第3FFスイッチ272は、制御部180の制御信号に応じて、正側のキャパシタC2ffpの一方の端子を、第2アナログ積分器220が信号INT20Pを出力する第1出力端子および基準電位のいずれかに切り換える。また、キャパシタC2ffpの他方の端子は、量子化部150に接続される。例えば、キャパシタC2ffpは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT20Pを充電する。そして、キャパシタC2ffpは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
第3FFスイッチ272は、同様に、制御部180の制御信号に応じて、負側のキャパシタC2ffnの一方の端子を、第2アナログ積分器220が信号INT20Nを出力する第2出力端子および基準電位のいずれかに切り換える。また、キャパシタC2ffnの他方の端子は、量子化部150に接続される。例えば、キャパシタC2ffnは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT20Nを充電する。そして、キャパシタC2ffnは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
第4フィードフォワード部280は、スイッチトキャパシタを含み、第3アナログ積分器230が出力する信号(一例として、INT30PおよびINT30N)を、量子化部150へと伝達する。第4フィードフォワード部280は、一例として、第4FFスイッチ282、キャパシタC3ffp、およびキャパシタC3ffnを含む。
第4FFスイッチ282は、制御部180の制御信号に応じて、正側のキャパシタC3ffpの一方の端子を、第3アナログ積分器230が信号INT30Pを出力する第1出力端子および基準電位のいずれかに切り換える。また、キャパシタC3ffpの他方の端子は、量子化部150に接続される。例えば、キャパシタC3ffpは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT30Pを充電する。そして、キャパシタC3ffpは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
第4FFスイッチ282は、同様に、制御部180の制御信号に応じて、負側のキャパシタC3ffnの一方の端子を、第3アナログ積分器230が信号INT30Nを出力する第2出力端子および基準電位のいずれかに切り換える。また、キャパシタC3ffnの他方の端子は、量子化部150に接続される。例えば、キャパシタC3ffnは、第1クロックにおいて、一方の端子が出力端子に接続され、信号INT30Nを充電する。そして、キャパシタC3ffnは、第2クロックにおいて、一方の端子が基準電位に接続され、充電した信号を量子化部150へと放電する。
制御部180は、一例として、以上の第1フィードフォワード部250、第2フィードフォワード部260、第3フィードフォワード部270、および第4フィードフォワード部280に対して、信号φiがハイ電位のタイミングで充電動作を、信号φsがハイ電位のタイミングで放電動作を実行させる。以上のように、フィードフォワード部140は、インクリメンタル型デルタシグマAD変換器20に入力する信号と、アナログ積分部130が有するアナログ積分器がそれぞれ出力する信号とを、フィードフォワード信号として、量子化部150へと伝達する。このようなフィードフォワード信号により、量子化部150がクロック毎に出力するデジタルコードは、より高速にアナログ入力信号を反映させたものにすることができる。
なお、本実施形態に係るフィードフォワード部140は、このようなフィードフォワード動作に限定されることはない。例えば、フィードフォワード部140は、第1フィードフォワード部250、第2フィードフォワード部260、第3フィードフォワード部270、および第4フィードフォワード部280のうち、少なくとも一つを有する構造である。
また、フィードフォワード部140は、フィードフォワード信号の重み付け和を、量子化部150に供給してもよい。フィードフォワード部140は、例えば、入力アナログ信号と、第1アナログ積分器210、第2アナログ積分器220、および第3アナログ積分器230からの各出力信号との、4つの信号に対して、対応するスイッチトキャパシタの容量に応じた重みを付けて合成した重み付け和の信号を、量子化部150に供給する。このようなフィードフォワード部140を備えるインクリメンタル型デルタシグマAD変換器20について、次に説明する。
図8は、本実施形態に係るフィードフォワード部140および量子化部150の変形例を示す。本変形例のフィードフォワード部140および量子化部150は、第1アナログ積分器210および第2アナログ積分器220の出力信号をフィードフォワード信号とする例を示す。なお、図8は、図7に示す差動信号をシングルエンド信号にして示したが、当該シングルエンド信号は、差動信号であってもよい。また、図8は、フィードフォワード信号を合成する部分を加算部142として示した。
また、図8は、アナログ積分部130を簡略して示すが、図2に示すアナログ積分部130と略同一の構成、または、図2に示すアナログ積分部130の差動信号をシングルエンド信号に変更した構成であってよい。また、第1アナログ積分器210、第2アナログ積分器220、および第3アナログ積分器230の増幅率を、それぞれ、b1、b2、およびb3として示す。b1、b2、およびb3は、一例として、略1倍でよい。
本変形例の量子化部150は、複数のアナログ積分器の出力の重み付け和を量子化する。例えば、第2フィードフォワード部260は、第1アナログ積分器210の出力に重みa1を乗じる。同様に、第3フィードフォワード部270は、第2アナログ積分器220の出力に重みa2を乗じ、第4フィードフォワード部280は、第3アナログ積分器230の出力に重みa3を乗じる。フィードフォワード部140は、重みが付いた信号を加算部142で加算した重み付け和を、積分結果Aerrとして量子化部150に供給する。
フィードフォワード部140は、例えば、重みa1、a2、およびa3を、1:1:1の等分の重みにする。フィードフォワード部140は、一例として、重みa1、a2、およびa3を、全て1にする。そして、このような重み付け和の重みa1、a2、およびa3は、量子化部150が量子化された残渣成分を生成部330に供給するタイミングにおいて切り換えられる。例えば、フィードフォワード部140は、制御部180からの制御信号に応じて、重み付け和の重みを切り換えてよい。量子化部150が残渣成分を生成部330に供給するタイミングにおいて、当該残渣成分を出力する最終段のアナログ積分器の重みは、他のアナログ積分器と比較して大きく切り換えられる。
例えば、量子化部150が残渣成分を生成部330に供給するタイミングにおいて、複数のアナログ積分器のうち最終段のアナログ積分器に対する重み付け和の重みは1に、他のアナログ積分器に対する重みは0に、それぞれ切り換えられる。一例として、フィードフォワード部140は、図5に示すj+4番目のクロック信号のタイミングにおいて、重み付け和の重みa3を1に、a1およびa2を0に切り換える。
アナログ積分部130は、アナログ積分の残渣成分を最終段のアナログ積分器から出力するので、当該残渣成分を取り込むタイミングにおいては、最終段以外のアナログ積分器の出力信号は不要なものとなる。したがって、当該タイミングにおいて、残渣成分の重みを大きくすることで、当該残渣成分の分解能を重みの大きさに応じて向上させ、より精度の高いデジタル変換を実行することができる。
これに代えて、量子化部150が残渣成分を生成部330に供給するタイミングにおいて、複数のアナログ積分器のうち最終段のアナログ積分器に対する重み付け和の重みは1より大きい値に、他のアナログ積分器に対する重みは0に、それぞれ切り換えられてもよい。一例として、フィードフォワード部140は、当該タイミングにおいて、残渣成分の重みを更に大きくすることで、当該残渣成分の分解能を重みの大きさに応じて向上させ、より精度の高いデジタル変換を実行することができる。
ここで、第2フィードフォワード部260、第3フィードフォワード部270、および第4フィードフォワード部280は、それぞれ、スイッチおよびキャパシタを更に含み、スイッチトキャパシタの容量を切り換えることで、重みを切り換えてよい。また、第2フィードフォワード部260、第3フィードフォワード部270、および第4フィードフォワード部280は、それぞれ、重みを切り換える増幅器を更に含んでよい。また、フィードフォワード部140が第1フィードフォワード部250を有する場合、第1フィードフォワード部250も重みを切り換える構成を含んでよい。
量子化部150は、フィードフォワード部140から伝達されたアナログ信号を量子化する。量子化部150は、入力アナログ信号と閾値となる予め定められた比較電圧とを比較する比較回路152を有してよい。比較回路152は、一例として、コンパレータである。量子化部150は、多値のデジタル値に変換する場合は、比較回路152を複数有してよい。この場合、複数の比較回路152のそれぞれは、対応する比較電圧と入力アナログ信号とを比較してよい。
なお、量子化部150は、比較電圧の電圧値を変更することにより、フィードフォワード部140に代えて、重み付け和の重みを変更してもよい。量子化部150は、スイッチおよびキャパシタ等を比較電圧に接続して、キャパシタの容量を変更することで、比較電圧の電圧値を変更してよい。このように、量子化部150が比較電圧値を変更することは、実質的に重み付け和の重みを変更することに相当する。また、重み付け和の重みは、フィードフォワード部140および量子化部150の組み合わせにより、変更されてもよい。
以上の本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、デジタルフィルタ部190が量子化部150の出力を順次積算してデジタル積分する例を説明した。ここで、デジタルフィルタ部190は、予め定められた演算を実行して、積分結果を出力するタイミングを早めてもよい。
図5に示すように、デジタルフィルタ部190は、j+L+1番目のクロック信号において、積分結果IL(j)を算出する例を説明した。ここで、デジタルフィルタ部190は、j+1番目以降のクロック信号において、予め定められた演算を実行して、積分結果の出力タイミングを早めてよい。デジタルフィルタ部190は、例えば、デルタシグマ変換部100が出力する変調デジタル信号のデジタル重み付け和を算出する。この場合、デジタルフィルタ部190は、予め定められた周期において、変調デジタル信号のデジタル積分からデジタル重み付け和へと予め定められたタイミングで切り換えてよい。
デジタルフィルタ部190は、一例として、j+2番目のクロック信号において、デジタル重み付け和に切り換えてよい。量子化部150は、j+1番目のクロック信号において、D(1)からD(j)の1変換サイクルで積算すべきj個のデータを出力する。即ち、デジタルフィルタ部190は、j+1番目のクロック信号において積分すべきデータを全て取得できるので、適切な演算を用いることにより、次のj+2番目のクロック信号において積分結果を算出することができる。デジタルフィルタ部190がデジタル重み付け和を用いることで、当該j個のデータのデジタル積分の結果を、積算の繰り返しと比較してより早く算出する例を説明する。
デジタルフィルタ部190は、一例として、次式に示すデジタル重み付け和を実行することで、積分結果I3(j)を算出することができる。なお、次式は、アナログ積分部130のアナログ積分器の数Lが3の場合の例を示す。
(数6)
I3(j)=I3(j−1)+I2(j)
={I3(j−2)+I2(j−1)}+{I2(j−1)+I1(j)}
={I3(j−3)+I2(j−2)}+2{I2(j−2)+I1(j−1)}
+{I1(j−1)+D(j)}
=I3(j−3)+3・I2(j−2)+3・I1(j−1)+D(j)
図5に示すように、I3(j−3)、I2(j−2)、I1(j−1)、およびD(j)は、いずれもデジタルフィルタ部190がj+1番目のクロック信号において取得するデジタル値であるから、j+2番目のクロック信号において(数6)式を演算することができる。デジタルフィルタ部190が以上の演算を実行した例を図9に示す。
図9は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第2例を示す。図9に示すタイミングチャートの第2例において、図5に示されたタイミングチャートの第1例の動作と略同一のものには同一の符号を付け、説明を省略する。デジタルフィルタ部190は、j+1番目のクロック信号において、デジタル値I3(j−3)、I2(j−2)、I1(j−1)、およびD(j)を取得する。したがって、デジタルフィルタ部190は、(数6)式のデジタル重み付け和を用いることで、j個のデータのデジタル積分の結果を算出できる。図9は、デジタルフィルタ部190がj+2番目のクロック信号において、積分結果I3(j)を出力する例を示す。
なお、(数6)式は、L=3の場合に用いることができる重み付け和の例であり、Lの値に応じて、重み付け和の式は(数6)式とは異なる式となる。即ち、デジタル重み付け和の重みは、アナログ積分部130が有するアナログ積分器の個数Lに応じた重みとなる。また、量子化部150が残渣成分を生成部330に供給するタイミングには変化がないので、図5と同様に、j+4番目のクロック信号においてD(j+3)が出力される。
以上の本実施形態に係るデジタルフィルタ部190は、j+2番目のクロック信号において、デジタル積分からデジタル重み付け和に切り換えた例を説明したが、これに限定されることはない。例えば、デジタルフィルタ部190は、j+3番目のクロック信号において、次式で示す重み付け和に切り換えてもよい。
(数7)
I3(j)=I3(j−1)+I2(j)
={I3(j−2)+I2(j−1)}+{I2(j−1)+I1(j)}
=I3(j−2)+2・I2(j−1)+I1(j)
このように、デジタルフィルタ部190は、デジタル重み付け和を用いることで、デジタル積分の算出結果の出力タイミングを早めることができる。したがって、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、図1に示すインクリメンタル型デルタシグマAD変換器10と同程度の精度のデジタル変換結果をより早く出力させ、その後、より精度の高い変換結果を出力することができる。また、本実施形態に係るデジタルフィルタ部190は、積分結果を生成部330に供給するタイミングを調節することもできる。
このように、デジタルフィルタ部190がデジタル積分の出力タイミングを早めることができるので、量子化部150の残渣成分を生成部330に供給するタイミングを早めることができれば、精度の高い変換結果の出力も早めることができる。そこで、量子化された残渣成分の出力タイミングの調整について、次に説明する。
図8において、アナログ積分部130が積分動作を実行する場合、重み付け和の重みa1、a2、およびa3を1にする例を説明した。この場合、第1アナログ積分器210、第2アナログ積分器220、および第3アナログ積分器230の3つのアナログ積分器の出力の加算結果が量子化部150に供給され、比較電圧と比較して量子化される。ここで、量子化部150が残渣成分を生成部330に供給するタイミングよりも前のタイミングにおいて、重み付け和の重みを切り換えることを考える。
例えば、デジタルフィルタ部190が1変換サイクルで積算すべきデータを量子化部150が出力したタイミングにおいて、アナログ信号の重み付け和の重みを切り換える。図8において、アナログ積分部130が出力する信号電圧を、V1(k)、V2(k)、およびV3(k)とする。なお、V1(k)は第1アナログ積分器210がタイミングkにおいて出力する電圧、V2(k)は第2アナログ積分器220がタイミングkにおいて出力する電圧、V3(k)は第3アナログ積分器230がタイミングkにおいて出力する信号電圧とした。
ここで、アナログ積分部130が残渣成分を出力するj+4番目のクロック信号のタイミングにおいて、量子化部150が量子化する信号電圧をV3(j+3)とする。信号電圧V3(j+3)は、1つ前のタイミングにおいて、次式のように算出される。
(数8)
V3(j+3)=V3(j+2)+b3・V2(j+2)
したがって、j+3番目のクロック信号のタイミングにおいて、重み付け和の重みa1が0に、a2がb3に、a3が1に切り換わることで、(数8)式のアナログ信号の重み付け和が生成されることになる。即ち、量子化部150は、複数のアナログ積分器のうち最終段のアナログ積分器が残渣成分を出力するより以前のタイミングで当該残渣成分に対応する信号電圧V3(j+3)を量子化して先行出力できる。フィードフォワード部140および/または量子化部150は、制御部180から制御信号を受け取ったことに応じて、重み付け和の重みを切り換えてよい。重み付け和の重みがこのように変更された例を図10に示す。
図10は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第3例を示す。図10に示すタイミングチャートの第3例において、図9に示されたタイミングチャートの第2例の動作と略同一のものには同一の符号を付け、説明を省略する。図10は、図9と同様に、デジタルフィルタ部190が、j+1番目のクロック信号において取得するデジタル値のデジタル重み付け和を用いることで、j+2番目のクロック信号において、積分結果I3(j)を出力する例を示す。
また、j+3番目のクロック信号のタイミングにおいてアナログ信号の重み付け和の重みが切り換えられることで、量子化部150は、量子化された残渣成分D(j+3)を、j+3番目のクロック信号のタイミングにおいて出力することができる。したがって、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、積分結果I3(j)および残渣成分D(j+3)の和を、図9の例と比較して、1クロック早く出力することができる。
なお、本実施形態において、デジタルフィルタ部190は、(数6)式に示す演算を実行する例を示したが、これに代えて、(数7)式に示す演算を実行してもよい。また、本実施形態において、量子化部150が、1つ前のタイミングにおいて量子化された残渣成分を出力する例を説明したが、これに限定されることはない。量子化部150は、例えば、アナログ積分部130が3以上のアナログ積分器を有する場合、2つ前のタイミングにおいて量子化された残渣成分を出力してもよい。
この場合、次式のように、信号電圧V3(j+3)を2つ前のタイミングの信号電圧で表現した重み付け和を用いてよい。
(数9)
V3(j+3)=V3(j+2)+b3・V2(j+2)
={V3(j+1)+b3・V3(j+1)}
+b3・{V2(j+1)+b2・V1(j+1)}
=V3(j+1)+2・b3・V3(j+1)+b2・b3・V1(j+1)
即ち、j+2番目のクロック信号のタイミングにおいて、重み付け和の重みa1がb2・b3に、a2が2・b3に、a3が1に切り換わることで、(数9)式のアナログ信号の重み付け和を生成して出力することができる。フィードフォワード部140および/または量子化部150は、制御部180から制御信号を受け取ったことに応じて、重み付け和の重みを切り換えてよい。重み付け和の重みがこのように変更された例を図11に示す。
図11は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20のタイミングチャートの第4例を示す。図11に示すタイミングチャートの第4例において、図9に示されたタイミングチャートの第2例の動作と略同一のものには同一の符号を付け、説明を省略する。図11は、図9と同様に、デジタルフィルタ部190が、j+1番目のクロック信号において取得するデジタル値のデジタル重み付け和を用いることで、j+2番目のクロック信号において、積分結果I3(j)を出力する例を示す。
また、j+2番目のクロック信号のタイミングにおいて重み付け和の重みが切り換えられることで、当該タイミングにおいて、量子化部150は、量子化された残渣成分D(j+3)を出力することができる。即ち、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、デジタルフィルタ部190がデジタル信号を出力するタイミングと、デルタシグマ変換部100が残渣成分を出力するタイミングとを一致させることができる。
これにより、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、積分結果I3(j)および残渣成分D(j+3)の和を、図9の例と比較して、2クロック早く出力することができる。なお、図9から図11は、アナログ積分部130が3つのアナログ積分器を有する例であり、インクリメンタル型デルタシグマAD変換器20がタイミングを調節できる範囲は2クロックに限定されることはない。即ち、アナログ積分部130がL個のアナログ積分器を有する場合、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、L−1のクロック数の範囲で出力タイミングを調節することができる。
この場合、重み付け和の重みは、アナログ積分部130が有するアナログ積分器の個数と、調節するクロック数とに応じた重みに切り換えられる。このように、本実施形態に係るインクリメンタル型デルタシグマAD変換器20は、変換結果の出力タイミングを調節できるので、1変換サイクルを短縮することができ、高精度かつ高速なAD変換を実現することができる。
以上のインクリメンタル型デルタシグマAD変換器20は、入力信号をそのままデジタル信号に変換する例を説明したが、これに限定されることはない。インクリメンタル型デルタシグマAD変換器20は、入力信号をサンプリングするサンプルホールド部を更に備えてよい。このようなインクリメンタル型デルタシグマAD変換器20について、次に説明する。
図12は、本実施形態に係るインクリメンタル型デルタシグマAD変換器20の第2変形例を示す。第2変形例のインクリメンタル型デルタシグマAD変換器20において、図6に示されたインクリメンタル型デルタシグマAD変換器20の動作と略同一のものには同一の符号を付け、説明を省略する。インクリメンタル型デルタシグマAD変換器20は、サンプルホールド部110を更に備える。
サンプルホールド部110は、入力するアナログ信号の振幅値をサンプリングして、サンプリングした値を保持(ホールド)する。サンプルホールド部110は、1変換サイクルにおいて、1回のサンプリングとホールド、1回のサンプリングと複数回のホールド、または、複数回のサンプリングとホールドを実行してよい。サンプルホールド部110は、クロック信号等に同期して、サンプリングおよびホールドを繰り返してよい。ここで、クロック信号の周波数は、入力信号の周波数と比較して数倍から数十倍程度以上の周波数であることが望ましく、この場合、サンプルホールド部110は、入力するアナログ信号をオーバーサンプリングすることになる。
なお、このようなクロック信号は、当該インクリメンタル型デルタシグマAD変換器20の内部または外部に設けられたクロック信号発生部で発生し、当該インクリメンタル型デルタシグマAD変換器20の内部の各部に供給される。一例として、このようなクロック信号を制御部180が供給する。図12は、サンプルホールド部110が入力するアナログ信号Ainをサンプリングし、ホールドした値を出力する例を示す。サンプルホールド部110は、ホールドした値を加算部120に出力する。サンプルホールド部110について、次に説明する。
図13は、本実施形態に係るサンプルホールド部110およびDA変換部160の構成例を示す。図13に示すサンプルホールド部110およびDA変換部160は、図12に示したサンプルホールド部110のより詳細な構成例を示す。なお、図13は、サンプルホールド部110に差動信号が入力される例を示す。
サンプルホールド部110は、1または複数のスイッチトキャパシタを含み、インクリメンタル型デルタシグマAD変換器20に入力する入力信号AINPおよびAINNをサンプリングする。サンプルホールド部110は、オーバーサンプリング比Nと略同一の数のスイッチトキャパシタを含んでよい。複数のスイッチトキャパシタは、キャパシタCs1pjと、キャパシタCs1njと、各キャパシタの前段および後段に切換スイッチをそれぞれ有する。なお、jは、1からmまでの自然数とし、mは、オーバーサンプリング比Nと略同一の値とする。
キャパシタCs1pjの前段のスイッチは、キャパシタCs1pjの一方の端子を、アナログ信号AINPが入力する入力端子および基準電位のいずれかに切り換える。また、キャパシタCs1pjの後段のスイッチは、キャパシタCs1pjの他方の端子を、基準電位および加算部120のいずれかに切り換える。ここで、基準電位は、予め定められた電位でよく、一例として0Vである。
同様に、キャパシタCs1njの前段のスイッチは、キャパシタCs1njの一方の端子を、アナログ信号AINNが入力する入力端子および基準電位のいずれかに切り換える。また、キャパシタCs1njの後段のスイッチは、キャパシタCs1njの他方の端子を、基準電位および加算部120のいずれかに切り換える。
制御部180は、このようなサンプルホールド部110の複数のスイッチトキャパシタに信号φtをそれぞれ供給して制御する。制御部180は、例えば、第1タイミング(一例として、信号φtがハイ電位)において、キャパシタCs1pjの一方の端子を入力端子AINPに接続させ、他方の端子を基準電位に接続させて、正側のアナログ入力信号を充電する。この場合、制御部180は、第1タイミングにおいて、キャパシタCs1njの一方の端子を入力端子AINNに接続させ、他方の端子を基準電位に接続させて、負側のアナログ入力信号を充電する。
本実施形態において、このような第1タイミングを、トラッキング周期とする。即ち、制御部180は、予め定められたトラッキング周期において複数のスイッチトキャパシタに入力信号をそれぞれ充電させる。
また、制御部180は、j番目のキャパシタCs1njを、トラッキング周期からj番目にずれたタイミング(信号φijがハイ電位)において、一方の端子を基準電位に接続させ、他方の端子を加算部120に接続させ、充電した正側のアナログ入力信号をアナログ積分部130へと順次放電する。同様に、制御部180は、j番目のキャパシタCs1pjを、第1タイミングからj番目にずれたタイミングにおいて、一方の端子を基準電位に接続させ、他方の端子を加算部120に接続させ、充電した負側のアナログ入力信号をアナログ積分部130へと順次放電する。
本実施形態において、このように制御部180が複数のスイッチトキャパシタを放電させるタイミングを、コンバージョン周期とする。即ち、制御部180は、予め定められたコンバージョン周期において複数のスイッチトキャパシタに充電した電荷をアナログ積分部130に順次転送させる。ここで、1変換サイクル(第1周期)は、トラッキング周期およびコンバージョン周期の和である。
また、複数のスイッチトキャパシタは、第1周期において、N回のサンプリングを実行し、N回のサンプリング結果を出力してよい。また、サンプルホールド部110は、第1周期に対するサンプリング数の比であるオーバーサンプリング比Nと、同数のスイッチトキャパシタを有してよい。この場合、N個のスイッチトキャパシタは、アナログ積分部130への電荷の転送動作を、コンバージョン周期内で完了させるように、順次実行してよい。なお、スイッチトキャパシタの数Nは、1変換サイクルにおいて量子化部150が出力するデジタル信号の数jと同一であってよい。
制御部180は、一例として、複数のスイッチトキャパシタを、第1クロックにおいてそれぞれアナログ入力信号を充電させ、第1クロック以降の対応するクロック信号に応じて、充電したアナログ入力信号をアナログ積分部130へと順次放電させる。これにより、サンプルホールド部110は、第1クロックにおいて複数のスイッチトキャパシタがそれぞれサンプリングした略同一のアナログ値を、第1クロック以降において、入力アナログ信号としてデルタシグマ変換部100へと順次供給することができる。即ち、サンプルホールド部110は、アナログ信号が高速に変化しても、一のタイミングの値を保持してデジタル値へと変換することができる。
DA変換部160は、第1基準電圧REFPと、第2基準電圧REFNと、キャパシタCfbpと、キャパシタCfbnと、第1スイッチ部162と、第2スイッチ部164と、第3スイッチ部166と、を有する。第1基準電圧REFPおよび第2基準電圧REFNは、絶対値が略同一の電圧値を有し、極性が互いに逆となる電圧をそれぞれ出力する。一例として、第1基準電圧REFPは、正極性の電圧を出力し、第2基準電圧REFNは、負極性の電圧を出力する。
第1スイッチ部162は、キャパシタCfbpの一方の端子を、第1基準電圧REFPおよび基準電位のいずれかに切り換える。また、第1スイッチ部162は、キャパシタCfbnの一方の端子を、第2基準電圧REFNおよび基準電位のいずれかに切り換える。例えば、制御部180が供給する信号φsがハイ電位のタイミングにおいて、キャパシタCfbpの一方の端子は第1基準電圧REFPに接続し、キャパシタCfbnの一方の端子は第2基準電圧REFNに接続する。この場合、制御部180が供給する信号φiがハイ電位のタイミングにおいて、キャパシタCfbpの一方の端子およびキャパシタCfbnの一方の端子は、基準電位に接続する。
第2スイッチ部164は、キャパシタCfbpおよびキャパシタCfbnの他方の端子を、基準電位に接続するか否かを切り換える。第2スイッチ部164は、例えば、信号φsがハイ電位のタイミングにおいて、キャパシタCfbpおよびキャパシタCfbnの他方の端子は基準電位に接続し、信号φiがハイ電位のタイミングにおいて、当該他方の端子および基準電位の電気的接続を切断する。制御部180は、第1スイッチ部162および第2スイッチ部164を制御して、信号φsがハイ電位のタイミングにおいて、キャパシタCfbpおよびキャパシタCfbnと対応する基準電圧とをそれぞれ接続し、基準電圧およびキャパシタの容量に応じた電荷を充電する。
第3スイッチ部166は、キャパシタCfbpおよびキャパシタCfbnの他方の端子を、加算部120に接続するか否かを切り換える。第3スイッチ部166は、例えば、信号φiがハイ電位のタイミングにおいて、キャパシタCfbpおよびキャパシタCfbnの他方の端子を加算部120に接続し、信号φsがハイ電位のタイミングにおいて、当該他方の端子および加算部120の電気的接続を切断する。制御部180は、第3スイッチ部166を制御して、第1基準電圧REFPおよび第2基準電圧REFNに応じてキャパシタCfbpおよびキャパシタCfbnにそれぞれ充電された電荷を加算部120にそれぞれ供給する。
また、第3スイッチ部166は、量子化部150から供給されるデジタル信号Yに応じて、キャパシタCfbpおよびキャパシタCfbnの他方の端子の接続先を切り換える。ここで、キャパシタCfbpおよびキャパシタCfbnの接続先である加算部120は、サンプルホールド部110から受け取る差動信号に対応して、当該差動信号の正側信号および負側信号にそれぞれフィードバック信号を伝送する経路を有する。
第3スイッチ部166は、例えば、デジタル信号Yのデジタルコードが「0」の場合、キャパシタCfbpに充電された第1基準電圧REFPに応じた電荷を、差動信号の正側信号に加算させるように接続を切り換える。この場合、第3スイッチ部166は、キャパシタCfbnに充電された第2基準電圧REFNに応じた電荷を、差動信号の負側信号に加算させるように接続を切り換える。一例として、「0」のデジタルコードに応じて信号φipがハイ電位となった場合、第3スイッチ部166は、当該タイミングにおいて、キャパシタCfbpの他方の端子を正側信号の伝送線路に接続し、キャパシタCfbnの他方の端子を負側信号の伝送線路に接続する。
また、第3スイッチ部166は、例えば、デジタル信号Yのデジタルコードが「1」の場合、キャパシタCfbpに充電された第1基準電圧REFPに応じた電荷を、差動信号の負側信号に加算させるように接続を切り換える。この場合、第3スイッチ部166は、キャパシタCfbnに充電された第2基準電圧REFNに応じた電荷を、差動信号の正側信号に加算させるように接続を切り換える。一例として、「1」のデジタルコードに応じて信号φinがハイ電位となった場合、第3スイッチ部166は、当該タイミングにおいて、キャパシタCfbpの他方の端子を負側信号の伝送線路に接続し、キャパシタCfbnの他方の端子を正側信号の伝送線路に接続する。
このように、DA変換部160は、量子化部150が出力するデジタル信号「0」に応じて、正の基準電圧に応じたアナログ信号をフィードバック信号として加算部120に出力し、当該フィードバック信号を差動信号に加算させる。また、DA変換部160は、量子化部150が出力するデジタル信号「1」に応じて、負の基準電圧に応じたアナログ信号をフィードバック信号として加算部120に出力し、当該フィードバック信号を差動信号に加算させる。
以上のように、制御部180は、サンプルホールド部110およびDA変換部160を制御することにより、基準電圧を加算または減算するフィードバック信号を入力アナログ信号に重畳して、アナログ積分部130に供給する。図13は、加算部120からアナログ積分部130に供給する正側信号をSP、負側信号をSNとした。このように、インクリメンタル型デルタシグマAD変換器20は、サンプルホールド部110を備えることにより、高速なアナログ信号等をサンプリングしてデジタル信号に変換することができる。
なお、図13に示すように、サンプルホールド部110が複数のキャパシタを有する場合、第1フィードフォワード部250は、サンプルホールド部110の複数のキャパシタに対応して、複数のキャパシタを含んでよい。例えば、第1フィードフォワード部250は、オーバーサンプリング比Nと同一の数のスイッチトキャパシタを含んでよい。そして、サンプルホールド部110の複数のキャパシタがクロック信号に応じて順次放電することに応じて、第1フィードフォワード部250の対応するスイッチトキャパシタは、充電および放電を順次実行して、アナログ入力信号を量子化部150へと伝達してよい。
以上の本発明の様々な実施形態は、フローチャート及びブロック図を参照して記載されてよい。フローチャート及びブロック図におけるブロックは、(1)オペレーションが実行されるプロセスの段階又は(2)オペレーションを実行する役割を持つ装置の「部」として表現されてよい。特定の段階及び「部」が、専用回路、コンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、及び/又はコンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。
特定の段階及び「部」が、専用回路、コンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、及び/又はコンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。なお、専用回路は、デジタル及び/又はアナログハードウェア回路を含んでよく、集積回路(IC)及び/又はディスクリート回路を含んでよい。プログラマブル回路は、例えば、フィールドプログラマブルゲートアレイ(FPGA)、及びプログラマブルロジックアレイ(PLA)等のような、論理積、論理和、排他的論理和、否定論理積、否定論理和、及び他の論理演算、フリップフロップ、レジスタ、並びにメモリエレメントを含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読記憶媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよい。これにより、当該有形なデバイスに格納される命令を有するコンピュータ可読記憶媒体は、フローチャート又はブロック図で指定されたオペレーションを実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。
コンピュータ可読記憶媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読記憶媒体のより具体的な例としては、フロッピー(登録商標)ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROM又はフラッシュメモリ)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、静的ランダムアクセスメモリ(SRAM)、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、ブルーレイ(登録商標)ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ等を含んでよい。また、コンピュータ可読命令は、Smalltalk、JAVA(登録商標)、C++等のようなオブジェクト指向プログラミング言語、及び「C」プログラミング言語又は同様のプログラミング言語のような従来の手続型プログラミング言語を含む、1又は複数のプログラミング言語の任意の組み合わせで記述されたソースコード又はオブジェクトコードを含んでよい。
コンピュータ可読命令は、ローカルに又はローカルエリアネットワーク(LAN)、インターネット等のようなワイドエリアネットワーク(WAN)を介して、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサ、又はプログラマブル回路に提供されてよい。これにより、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサ、又はプログラマブル回路は、フローチャート又はブロック図で指定されたオペレーションを実行するための手段を生成するために、当該コンピュータ可読命令を実行できる。なお、プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 インクリメンタル型デルタシグマAD変換器、12 入力端子、14 出力端子、20 インクリメンタル型デルタシグマAD変換器、100 デルタシグマ変換部、110 サンプルホールド部、120 加算部、130 アナログ積分部、140 フィードフォワード部、142 加算部、150 量子化部、152 比較回路、160 DA変換部、162 第1スイッチ部、164 第2スイッチ部、166 第3スイッチ部、170 リセット部、180 制御部、190 デジタルフィルタ部、210 第1アナログ積分器、212 第1アナログ増幅器、214 正側リセットスイッチ、216 負側リセットスイッチ、220 第2アナログ積分器、222 第2アナログ増幅器、224 正側リセットスイッチ、226 負側リセットスイッチ、230 第3アナログ積分器、232 第3アナログ増幅器、234 正側リセットスイッチ、236 負側リセットスイッチ、240 第1スイッチトキャパシタ、242 前段スイッチ、244 後段スイッチ、245 第2スイッチトキャパシタ、246 前段スイッチ、248 後段スイッチ、250 第1フィードフォワード部、252 第1FFスイッチ、260 第2フィードフォワード部、262 第2FFスイッチ、270 第3フィードフォワード部、272 第3FFスイッチ、280 第4フィードフォワード部、282 第4FFスイッチ、310 AD変換器、320 残渣加算部、330 生成部、332 接続スイッチ、334 残渣加算部

Claims (19)

  1. 入力アナログ信号をデルタシグマ変調した変調デジタル信号を出力するデルタシグマ変換部と、
    前記変調デジタル信号をフィルタリングするデジタルフィルタ部と、
    前記デジタルフィルタ部が出力するデジタル信号、および前記デルタシグマ変換部が出力する前記デルタシグマ変調の量子化された残渣成分に基づいて、出力デジタル信号を生成する生成部と、
    を備え
    前記デルタシグマ変換部は、
    縦続接続された複数のアナログ積分器を含むアナログ積分部と、
    前記アナログ積分部の出力信号を量子化する量子化部と、
    予め定められた周期毎に前記複数のアナログ積分器が保持する積分値をリセットするリセット部と
    を有し、
    前記量子化部は、前記予め定められた周期において前記複数のアナログ積分器の最終段のアナログ積分器が最後に出力するデジタル信号を量子化して、量子化された前記残渣成分とする、インクリメンタル型デルタシグマAD変換器。
  2. 前記生成部は、
    前記デジタルフィルタ部が出力するデジタル信号と、前記量子化部が出力する量子化された前記残渣成分とを加算する残渣加算部と、
    前記量子化部が量子化された前記残渣成分を前記生成部に供給するタイミングにおいて、前記量子化部および前記残渣加算部を電気的に接続する接続スイッチと、
    を有する、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  3. 前記デルタシグマ変換部は、
    前記量子化部の出力に基づいてフィードバック信号を出力するDA変換部と、
    前記入力アナログ信号に前記DA変換部からの前記フィードバック信号を加算する加算部と、
    を有し、
    前記アナログ積分部は、前記加算部の出力を積分する、請求項1または2に記載のインクリメンタル型デルタシグマAD変換器。
  4. 前記デルタシグマ変換部は、前記複数のアナログ積分器のそれぞれの積分結果のうちの一部を前記量子化部へと伝達するフィードフォワード部を備える、請求項1から3のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  5. 前記フィードフォワード部は、前記入力アナログ信号を前記量子化部へと伝達する、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  6. 前記量子化部は、前記複数のアナログ積分器の出力の重み付け和を量子化し、
    当該重み付け和の重みは、前記量子化部が量子化された前記残渣成分を前記生成部に供給するタイミングにおいて切り換えられる、請求項4または5に記載のインクリメンタル型デルタシグマAD変換器。
  7. 前記量子化部が前記残渣成分を前記生成部に供給するタイミングにおいて、前記複数のアナログ積分器のうち最終段のアナログ積分器に対する前記重み付け和の重みは1に、他のアナログ積分器に対する重みは0に、それぞれ切り換えられる、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  8. 前記量子化部が前記残渣成分を前記生成部に供給するタイミングにおいて、前記複数のアナログ積分器のうち最終段のアナログ積分器に対する前記重み付け和の重みは1より大きい値に、他のアナログ積分器に対する重みは0に、それぞれ切り換えられる、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  9. 前記量子化部が前記残渣成分を前記生成部に供給するタイミングよりも前のタイミングにおいて、前記重み付け和の重みが切り換えられ、前記複数のアナログ積分器のうち最終段のアナログ積分器が前記残渣成分を出力するより以前のタイミングで前記残渣成分を先行出力する、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  10. 前記重み付け和の重みは、前記アナログ積分部が有する前記アナログ積分器の個数に応じた重みに切り換えられる、請求項に記載のインクリメンタル型デルタシグマAD変換器。
  11. 前記デジタルフィルタ部は、前記デルタシグマ変換部が出力する前記変調デジタル信号のデジタル重み付け和を算出する、請求項1から10のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  12. 前記デジタルフィルタ部は、予め定められた前記周期において、前記変調デジタル信号のデジタル積分からデジタル重み付け和へと予め定められたタイミングで切り換える、請求項10に記載のインクリメンタル型デルタシグマAD変換器。
  13. 前記デジタルフィルタ部のデジタル重み付け和の重みは、前記アナログ積分部が有する前記アナログ積分器の個数に応じた重みである、請求項11または12に記載のインクリメンタル型デルタシグマAD変換器。
  14. 前記デジタルフィルタ部がデジタル信号を出力するタイミングは、前記デルタシグマ変換部が前記残渣成分を出力するタイミングと一致する、請求項11から13のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  15. 前記量子化部は、前記アナログ積分部の出力信号を2値または多値のデジタル信号に量子化する、請求項1から14のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  16. 前記リセット部は、前記アナログ積分部をリセットするタイミングで、前記デジタルフィルタ部をリセットする、請求項1から15のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  17. 複数のスイッチトキャパシタを有し、入力信号をサンプリングするサンプルホールド部を更に備え、
    前記サンプルホールド部は、複数のスイッチトキャパシタがそれぞれサンプリングした値を入力アナログ信号として前記デルタシグマ変換部に順次供給する、請求項1から16のいずれか一項に記載のインクリメンタル型デルタシグマAD変換器。
  18. 予め定められた前記周期毎に、
    予め定められたトラッキング周期において前記複数のスイッチトキャパシタに前記入力信号をそれぞれ充電させ、
    予め定められたコンバージョン周期において前記複数のスイッチトキャパシタに充電した電荷を前記アナログ積分部に順次転送させる
    制御部を備える、請求項17に記載のインクリメンタル型デルタシグマAD変換器。
  19. 入力アナログ信号をデルタシグマ変調した変調デジタル信号を出力することと、
    前記変調デジタル信号をフィルタリングすることと、
    フィルタリングした前記変調デジタル信号、および前記変調デジタル信号の出力に伴う前記デルタシグマ変調の量子化された残渣成分に基づいて、出力デジタル信号を生成することと、
    を備え
    前記デルタシグマ変調は、
    縦続接続された複数のアナログ積分器の出力信号を量子化することと、
    予め定められた周期毎に前記複数のアナログ積分器が保持する積分値をリセットすることと
    を有し、
    前記量子化では、前記予め定められた周期において前記複数のアナログ積分器の最終段のアナログ積分器が最後に出力するデジタル信号を量子化して、量子化された前記残渣成分とするAD変換方法。
JP2017015330A 2017-01-31 2017-01-31 インクリメンタル型デルタシグマad変換器およびad変換方法 Active JP6864487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017015330A JP6864487B2 (ja) 2017-01-31 2017-01-31 インクリメンタル型デルタシグマad変換器およびad変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017015330A JP6864487B2 (ja) 2017-01-31 2017-01-31 インクリメンタル型デルタシグマad変換器およびad変換方法

Publications (2)

Publication Number Publication Date
JP2018125651A JP2018125651A (ja) 2018-08-09
JP6864487B2 true JP6864487B2 (ja) 2021-04-28

Family

ID=63111578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015330A Active JP6864487B2 (ja) 2017-01-31 2017-01-31 インクリメンタル型デルタシグマad変換器およびad変換方法

Country Status (1)

Country Link
JP (1) JP6864487B2 (ja)

Also Published As

Publication number Publication date
JP2018125651A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
US9432049B2 (en) Incremental delta-sigma A/D modulator and A/D converter
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
CN106209104A (zh) 模数转换器
JP6767715B2 (ja) Ad変換器
US10992311B2 (en) Delta-sigma AD converter and delta-sigma AD converting method
JP5811153B2 (ja) A/d変換装置
US9077373B1 (en) Analog-to-digital conversion apparatus
JP6206738B2 (ja) Ad変換器
JP2016131366A (ja) インクリメンタル型デルタシグマad変調器及びad変換器
JP7376017B2 (ja) 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ
JP6823478B2 (ja) インクリメンタル型デルタシグマad変換器および調整方法
JP2018133630A (ja) インクリメンタル型デルタシグマad変換器
JP6864487B2 (ja) インクリメンタル型デルタシグマad変換器およびad変換方法
CN115801003A (zh) 一种多步模数转换器及其实现方法
CN116208163A (zh) Δ-∑模数转换器的增益可编程技术
JP6632425B2 (ja) インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器
JP2018198407A (ja) インクリメンタル型デルタシグマad変換器およびad変換方法
JP6792436B2 (ja) インクリメンタル型デルタシグマad変調器およびインクリメンタル型デルタシグマad変換器
JP6883415B2 (ja) インクリメンタル型デルタシグマad変調器およびインクリメンタル型デルタシグマad変換器
JP2018014664A (ja) インクリメンタルデルタシグマad変換器
JP2019216411A (ja) デルタシグマad変換器、およびデルタシグマad変換方法
JP2018198408A (ja) インクリメンタル型デルタシグマad変換器およびad変換方法
JP6616485B2 (ja) デルタシグマ変調器およびデルタシグマ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210402

R150 Certificate of patent or registration of utility model

Ref document number: 6864487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150