JPS639316A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スイツチトキヤパシタ回路を用いた複数の
Δ−Σ変換器より構成される〜Φ変換器に関するもので
ある。

〔従来の技術〕

従来、スイッチトキャパシタ回路を〜勺変換器に用いる
ことが提案されている。第５図はこの回路を用いたΔ−
Σ変換器の−ｆｌＪを示す回路図である。図において、
１はアナログ信号入力端子、２は基準電圧源、３〜１０
はスイッチ、１１〜１３は容量、１４は演算増幅器、１
５は比較器、１６はデータフリップフロップ、１７と出
力端子であり、スイッチ３−６と容量１１は１つのスイ
ッチトキャパシタ回路（以下「上；１１スイッチトキャ
パシタ回路」という）を構成し、スイッチ７〜１０と容
量１２はもう１つのスイッチトキャパシタ回路（以下「
下側スイッチトキャバシタ回路」という）を構成する。

スイッチ３，６はコントロール回路１８により一定周期
（サンプル周期）中の同じタイミングで閉じられ、スイ
ッチ４，５はスイッチ３．６と互いに重ならないタイミ
ングで閉じられる。スイッチ３〜６はこのような動作を
するので、アナログ信号入力端子１に入力されたアナロ
グ信号は、スイッチ３が閉じられているとき容量１１に
充電され、スイッチ３の開いた時点で容量１１に電荷と
してサンプルされ、スイッチ４，５のとじている時点で
容量１３に転送される。容量１３にある電荷量は演算増
幅器１４の出力電圧となり、比較器１５により接地電位
と比較される。比較器１５の出力は、この時点から上記
サンプリング周期の間、データフリップフロップ１６に
よシ保持される。

下側スイッチトキャパシタ回路は、上側スイッチトキャ
パシタ回路とほぼ同じタイミングで制御されるが、スイ
ッチ７．８のタイミングがデータフリップフコツブ１６
の出力によってコントロール回路１８を介して切り替え
られることが上側スイツチトキヤパシタ回路と異なって
いる。すなわち、データフリップフロップ１６の出力レ
ベルが演算増幅器１４の出力を位が接地電位よシも高い
ことを示すレベルにある時は、スイッチ７と１０を閉じ
、これを開いた後にスイッチ８と９を閉じることによシ
、基準電圧源２の出力゛電圧Ｖｒｅｆ　　に相当する電
荷を容量１３に注入して演算増幅器１４の出力電圧を下
げる。逆に、データフリップフロップ１６の出力レベル
が、演算増幅器１４の出力電位が接地電位よりも低いこ
とを示すレベルにある時は、スイッチ７と９．スイッチ
８と１０をそれぞれ前述と同様なタイミングで閉じるこ
とによシ、基準電圧源の出力電圧Ｖｒｅｆに相当する電
荷を容量１３から引き抜いて、演算増幅器１４の出力電
圧を上昇させる。

第５図に示す回路は、容量１１　、１２’！ｉ−同じ値
にした場合、絶対値が最大Ｖｒｅ　ｆ　のアナログ入力
電圧を士Ｖｒｅｆの大きさを表わす１ビツトの符号列（
データフリップフロップ１６の出力に現われる）に震換
するオーバーサンプル源の〜う変換器すなわちΔ−Σ変
換器として動作する。

次に容量１１，１２．１３を同じ値とした場合の動作に
ついて説明する。あるサンプル点で演算増幅器１４の出
力電位が接地電位よりもわずかに低く、かつ、次のサン
プル点のアナログ入力電圧が＋Ｖｒｅｆであるとき、後
者のサンプル点での演算増幅器１４の出力電圧は、比較
器１５．データフリップフロップ１６．スイッチ７〜１
０の制御により加算される＋Ｖｒｅｆ（帰還信号の電圧
値）とアナログ入力電圧とにより、十２　Ｖ　ｒｅｆ　
　よシもわずかに低い値になる。負側についても同様で
あり、演算増幅器１４の出力撮幅は、接地電位に対する
尖頭値が２　Ｖ　ｒｅｆ未満となる。

次にΔ−Σ変換器の伝達特性について説明する。

まず、アナログ入力電圧のｚｙＲ換をＸ、演算増幅器１
４の出力を比較器１５によｐ＋Ｖ　ｒｅｆまたは−Ｖｒ
ｅｆと判定した時に加算される量子化誤差のＺ　ｉ換を
ｑ、データフリップフロップ１６の出力に現われる出力
信号のＺ変換をｙとする。演算増幅器１４は容量１３に
よりアナログ入力電圧と帰還信号（＋Ｖｒｅｆまたは−
ｖｒｅｆ）との和を積分することから、次のようになる
。

）’＝（Ｘ　　Ｚ−’７）／（Ｉ　　Ｚ−”）＋ｑ、０
．ｙ＝ｚ−１−（１−Ｚ−”）ｑ 上式から分かるようＫ、Δ−Σ変換器では量子化時点で
ランダムに加算される量子化誤差ｑ（白色）が出力に微
分されて現われるため、サンプル周期の逆数（サンプル
周波数）よシも充分低い信号帯域内の雑音成分は微分特
性により小さくなる。

〜Φ変換器において、上記信号帯域内の雑音成分を更に
小さくするために筆者らはΔ−Σ変換器を複数個使用し
た多段形変換器を提案している（参考文献：信学会総合
全国大会６０年度ｊＦｘ　６０３　’）　。

第６図はその多段形変換器の一例を示す回路図であって
、２０．３０はΔ−Σ変換器、４０はイざ号を１サンプ
ル遅延させるレジスタ、５０は数分回路、６０は加算器
、７０は出力端子であり、Ｊ−Σ変換器２０は演算増幅
器２１．比較器２２゜データフリップフロップ２３およ
び２個のスイツチトキヤパシタ回路から構成され、Δ−
Σ変換器３０は演算増幅器３１．比較器３２．データフ
リップフロップ３３および２１固のスイッチトギャパシ
タ回路から構成される。

Δ−Σ変換器３０は、Δ−Σ変換器２０を構成する演算
増幅器２１の出力信号をΔ−Σ変換する。

変換された信号は微分回路５０で微分され、加算器６０
でｄ−Σ変換器２０の１サンプル前の出力値に加算され
る。ここで、比較３２２．３２で加算される量子化誤差
の値をそれぞれｑｌ　、ｑ２とし、演算増幅器２１の出
力値をｙ３とし、Δ−Σ変換器２０．３０の出力値ｔ−
ｙ１．ｙ２とし、加算器６０の出力値をｙ４とすると、
次のようになる。

ｙにＸ’−，Ｃ１−Ｚ　　）（１１ ｙ３＝ｘ−Ｚｑｌ ｙ２”ｙ３十（１−Ｚ−’）ｑ２ ＝ｘ−Ｚ−’ｑ　ｌ　＋（１−Ｚ−１）ｑ２ｙ４＝ｙ１
２”＋（１−Ｚ−”）ｙ２ ＝Ｘ＋（１−Ｚ　　）　　ｑ２ このため、出力端子７０には、ランダムな量子化誤差ｑ
２が２階微分されて現われるため、信号帯域内の雑音成
分は第５図のΔ−Σ変換器における雑音成分よりも更に
小さくなる。なお以上のことは特願昭６０−１８５０６
号として出願している。

〔発明が解決しようとする問題点〕

しかしながら、上述した従来の多段形変換器では、第５
図のΔ−Σ変換器についての説明で述べたように、演算
増幅器の出力振幅が基準電圧の２倍となシ、これをΔ−
Σ変換するΔ−Σ変換器３０ではΔ−Σ変換器２０の２
倍の基準電圧を用い、演算増幅器３１の出力損幅全Δ−
Σ変換器２０の基準電圧（最大入力振幅）の４倍として
動作させる必要があり、電源電圧一定のもとでは入力信
号振幅を小さくせざるを得なかった。即ち回路の雑音の
影響を受は易くなυ、高いＳ／Ｎが得にくいという問題
があった。

〔問題点を解決するための手段〕

このような問題を解決するためこの発明は、下側スイツ
チトキヤパシタ回路にあらかじめ基準電圧を蓄わえてお
くようにしたものである。

〔作用〕

データフリップフロップの内容Ｋかかわらず容量に基準
電圧に相当する電荷が与えられ、データフリップフロッ
プの内容に応じて電荷転送の１性が切換えられる。

〔実施例〕

第１図はこの発明の一実施例を示す回路図であり、１０
０は第１のΔ−Σ変換器、２００はＭ２のΔ−Σ変換器
、３００は微分回路、４００は加算回路。

５００は出力端子、１０１〜１０９および２０１〜２０
８はスイッチ、１１１〜１１３および２０９〜２１１は
容量、＋１４および２１２は第１および第２の演算増幅
器、１１４ａ　、　ｌｌ４ｂ　、　ｌｌ４ｃ　は第１の
演算増幅器の反転入力端子、非反転入力端子、出力端子
、２１２ａ　。

２１２ｂ　、　２１２ｃ　ｉｄ第２の演算増幅器の反転
入力端子、非反転入力端子、出力端子、１１５および２
１３は第１および第２の比較器、１１６および２１４は
第１および第２のデータフリップフロップ、Ｔ１．Ｔ２
は第１．第２のスイッチトキャパシタ回路の入力端子、
Ｔ３およびＴ４は第３および第４のスイツチトキヤパシ
タ回路の入力端子、１１７．１１８　。

２］７　、２１８はコントロール回路でおる。スイッチ
１０１〜１０４．容量１１１は第１のスイツチトキヤパ
シタ回路を構成し、スイッチ１０５〜１０９．容量１１
２ハ第２のスイッチトキャパシタ回路を構成する。また
、スイッチ２０１〜２０４．容量２０９は第３のスイツ
チトキヤパシタ回路を構成し、スイッチ２０５〜２０８
．容量２１０は第４のスイッチトΦヤパシタ回路を構成
する。

このように構成されたん勺変換器の動作について説明す
る。第１のスイッチトキャパシタ回路を構成するスイッ
チ１０１〜１０４および容量Ｉｌ＋は。

第５図におけるスイッチ３〜６および容Ａｌｌと同じ動
作により、入力アナログ信号をサンプルし、容量１１３
に転送する。データフリップフロツプ１１６は、この時
点で比較器１１５の出力信号を保持し、サンプリング周
期中における容ｉ　Ｉｌｌから容量１１３への電荷送り
【かかった時間ｔｌ（普通、サンプリング周期の半分）
の残シの時間ｔ２にスイッチ１０６　、１０７又は１０
８　、１０９のどちらか１組のスイッチを次のように閉
じる。すなわち、時間ｔ１でスイッチ１０５　、１０８
を閉じて、容量１１２に基準電圧に相当する電荷を与え
ておき、データフリップフロップ１１６の出力レベルが
時間ｔ１の終わりに演算増幅器１１４の出力電位が接地
電位よりも高かったことを示すレベルにある時は、スイ
ッチ１０５　、１０８を開にするとともにスイッチ１０
６゜１０７を閉じることにより、基準電圧源２の出力電
圧Ｖｒｅｆに相当する電荷を容−ｆｆｉｌ＋３に注入し
て演算増幅器１１４の出力電位を下げる。逆にデータフ
リップフロップ１１６の出力レベルが時間ｔ１の終わシ
に演算増幅器１１４の出力電位が接地電位よシも低かっ
たことを示すレベルにある時は、スイッチ１０８　、１
０９を閉じることによυ、基準電圧源２の出力電圧Ｖｒ
ｅｆに相当する電荷を容量＋１３から引き抜いて演算増
幅器１１４の出力電位を上げる。

この場合、コンデンサ１１２はすでに充電されているた
め時間ｔ１で行なわれたアナログ入力電圧の加算に対す
る帰還信号が時間ｔ２で加算されるだめ、時間ｔ２の終
わりでの演算増幅ａ＋１４の最大出力振！隅は従来のよ
うに±２　Ｖｒｅｆとならず、゛二Ｖｒｅｆとなる。た
だし、容量１１１〜＋１３は同じ値である。

Δ−Σ変換器２００は第５図に示すΔ−Σ変換器と同じ
動作を行ない１時間ｔ２の終了時点での演算増幅器１１
７の出力信号をｄ−Σ変換する。この場合、入力電圧の
最大振幅が士Ｖｒｅｆであるため。

基準電圧もＶｒｅｆであり、演′Ｘ増幅器２１２の出力
逗！鴫は−ｊ２Ｖｒｅｆ′ｆ！：越えない。

以上の動作を図によって更に詳細に説明する。

第４図は回路が平衝状態にあるときの状態を示しておシ
、第４ｄ（ａ）は入力端子１に供給された電圧が時間ｔ
１−Ｉ＋Ｌ１−２で容ｘｍに充電され、その結果に基づ
き時間ｔｚ−ｔ＋ｔｌ＋７　　で谷１１１３が充電され
ている状態を表わしており、第４図（ｂ）は時間ｔｚ−
ｔ　　ｌ　ｔ２−２　　で容ｆ１１２が充電され、その
結果に基づき時間ｔｌ　−１１ｔｌ　−２で容量１１３
が充電される状態を表わしている。

入力信号の値を１ｖ、基準電圧２すなわちＶｒｅｆの値
をＩＶ、前回のｔｌのタイミングにおける演算増幅器１
１４の出力電圧を−０，９Ｖ、容量Ｉ１１に充電される
電圧を０．９Ｖと仮定すると時間ｔ１−２における演算
増幅器１１４の出力は前回タイミングのときの値−〇、
９Ｖに容ｔ１１１の電圧を反転したものを加えた値であ
るから次のようになる。

−０，９＋（−１）Ｘｏ、９＝−０，９−０，９＝−１
，８Ｖこの結果にもとづき第４図（ａ）に示すように容
量１１３が充電され、またこの期間は容量１１２が充電
される。

比較器＋１５は時間ｔ２−２の終期において入力信号が
正であれば「ハイ」の論理レベルを出力し、入力信号°
が負であれば「ロー」の論理レベルを出力し、この出力
はデータフリップフロップに取込まれ、コントロール回
路１１８はデータフリップフロップの出力ばハイ（又は
ロー）のとき容量１１２の電圧が正（又は負）となるよ
うな極性に各スイッチをコントロールするようになって
いる。時間ｔｌ−１の終期において演算増幅器１１４の
出力は−１，８Ｖであったので１時間ｔ２−０でもこの
値はそのまま保たれ、時間ｔ２−２の終期で比較器１１
５はローレベルの信号を送出し、この値がデータフリッ
プフロップ１１６に取込まれる。このため時間ｔ２−２
の終期において、コントロール回路＋１８は容量１１２
の電圧が負となるような極性に各スイッチをコントロー
ルするので、演算増幅器１１４の出力は前回の出力値−
１，８ｖに容ｆｉ：＋１２の電圧−ＩＶが反転され次の
ようになる。

−１，８＋（−１）Ｘ（−１）＝−１，８十１＝−０，
２Ｖ同様【して時間ｔｌ−２における出力は次のように
なる。

一〇、２＋（−１）Ｘ　（０，９＞＝−０，２−０，９
＝−１，１Ｖ時間ｔ２−２では次のようになる。

−１，１＋（−１）Ｘ（−１’）＝−１，１＋１＝−０
，１Ｖ以下同様に時間ｔ１と時間ｔ２における値は次の
ようになる。

このように時間ｔ２ではいかなるときでも基準電圧以上
になることがない。そして、時点ｔ２の終期毎に差動増
幅器出力が次段でサンプリングされるようになっている
ので、この発明では後段の入力は基準電圧Ｖｒｅｆ以上
とはならず、このため、入力信号を小さくする必要がな
く、高いＳ／Ｎが確保できる。

第１図の〜Φ変換器における伝達特性は前述した第６図
のに１変換器で使用した出力値を使用すると、次のよう
になる。

Ｙ　１　＝Ｘ十（１−Ｚ−’　）　ｑ　１ｙ　３＝ｙ　
１−ｑ　１−’Ｉ　１　＝−ｑ　１ｙ２＝７３＋（１−
Ｚ−’）　ｑ　２ ＝−ｑｌ＋（１−Ｚ　　）ｑ２ ｙ４＝ｙｌ＋（１−Ｚ　　）ｙ２ ＝ｘ＋（１−Ｚ″″１）２ｑ２ このため、第６図の〜勺変換器と同じ特性が、Δ−Σ−
Σ器２００の演算増幅器２１２の出力振幅を１７／′２
に改善して実現できる。

第２図は第１図におけるスイッチ１０５〜１０９゜容量
１１２からなる第２のスイッチトキャパシタ回路の寄生
容量に対する電気的特注を改善するもので、スイッチ１
０８　、１０７の接続される容量の端子に更にスイッチ
１１７を接続し、スイッチ１１７の也方の端子は接地端
子に接続したものである。このスイッチ１１７は常に開
放状態にあシ、オン／オフ動作はさせない。スイッチ１
０５〜１０９の動作は第１図で説明したものと同一であ
る。スイッチ１０５〜１０９　、１１７のサイズが全て
等しく、容量１１２単体の両端子の寄生容量が等しいよ
うに設計するとこの構成では、容［１１２の両端子に接
続されるスイッチの数がいずれも３個になり、容量１１
２の各端子に接続される寄生容量の値を等しくすること
ができる。従ってスイッチ１０８　、１０９を閉じる場
合も、スイッチ１０６　、１０７　ｋ閉じる場合も、同
じ電荷量を容量１１３に転送でき、寄生容量による転送
電荷量のアンバランス全屏泊できる。この結果、寄生容
量に不感な上記第２のスイッチトキャパシタ回路が実現
でき、第２のスイツチトキヤパシタ回路のｆｆｊＪｊ向
上を可能にする。

第３図はｎ個のΔ−Σ工換器全多設ｒ周成）でした場合
の実施例であって、第１図における第１０コ−Σ変換器
１００と同一のΔ−Σ−Σ器を第４から第ｎ−１までの
Δ−Σ−Σ器に用い、第１図における第２のΔ−Σ−Σ
器２００を第ｎのΔ−Σ−Σ器に用い、各Δ−Σ−Σ器
に基準電圧源２を接続し、第１番目のΔ−Σ−Σ器内の
演算増幅器出力を第１＋１番目の信号入力端子に接、読
し、第ｉ番目のΔ−Σ−Σ器の出力信号はｉ−１階の微
分回路に入力し、その出力を加算器４００に入力し、そ
の出力ｔｌ”Ａ、−１変換器の出力とするものである。

このような各膜構成においても、第ｉ番目のΔ−Σ−Σ
器内の演算増幅器出力の振幅を従来構成のものより一！
−に減らせるため、第６図で説明したのと同様の効果が
ある。

又、第１図、第３図において最終番目のΔ−Σ変換変換
部ち第１図では第２のΔ−Σ−Σ器、第３図では第ｎ番
目のＪ−Σ変換器）の構成を第１のΔ−Σ−Σ器のＣ４
成と異なっているのは、その後にΔ−Σ−Σ器が接）読
されないために、少しでもシンプルな回路を適用ｔした
までであって、もちるん最終番目のΔ−Σ：Ｒ換器にも
第１のΔ−Σ変換器と同一のものを使用しても差しつか
えない。

〔発明の効果〕

以上説明したようにこの発明は、下側スイツチトキヤパ
シタ回路をあらかじめ基準電圧で充電しておき、この電
圧を入力信号のサンプリング結果に応じて正極性または
負極性として出力するようにしたので、電源電圧一定の
もとでも従来のように入力信号の振・ｇｔ小さくする必
要がなく、このため高いＳ／Ｎが得られるという効果を
有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はス
イツチトキヤパシタ回路の改良例を示す回路図、第３図
は他の実施例を示すブロック図、第４図は動作を説明す
るためのタイミングを示す図、第５図は従来の一例を示
す回路図、第６図は従来の他の例を示す回路図である。 １００〜２００・・・・Δ−Σ変換器、１０１〜１０４
゜１０５〜１０９　、２０１〜２０４　、２０５〜２０
８・・・・スイッチ、ＩＩ＋　、　１１２　、１１３　
、２０９　、２１０　、２１１・・・・容量、１１４　
、２１２・・・・差動増幅器、１１５　、２１３・・・
・比較器、　　１１６　、２１４・・・・データフリッ
プフロップ、３００・・・・微分回路、４００・・・・
加算器。 特許出願人　日本電信電話株式会社 代　理　人　　山　川　政　樹（ほか１名）第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 入力信号のサンプリングを行なう第１のスイツチトキヤ
   パシタ回路と、入力信号のサンプリング結果に応じて基
   準電圧のサンプリングを行なう第２のスイッチトキャパ
   シタ回路と、入力信号のサンプリング結果に対応して第
   ２のスイツチトキヤパシタ回路の出力極性を決定するコ
   ントロール回路と、第１および第２のスイツチトキヤパ
   シタ回路の出力に応じてその両出力を加算または減算を
   行なつて量子化を行なう量子化回路とから構成されるΔ
   −Σ変換器が複数個で構成され、先頭のΔ−Σ変換器は
   入力信号をΔ−Σ変換し、２段目以降のΔ−Σ変換器は
   前段のΔ−Σ変換器の量子化誤差をΔ−Σ変換したもの
   を微分するように構成し、各Δ−Σ変換器の出力を加算
   する加算回路とから成るＡ／Ｄ変換器において、少なく
   とも最終段以外のΔ−Σ変換器の下側スイツチトキヤパ
   シタ回路はあらかじめ基準電圧を充電しておき、入力信
   号のサンプリング結果に応じて充電された電圧の極性を
   正極性とするか負極性とするかを決定して出力すること
   を特徴とするＡ／Ｄ変換器。