CN113472354A - 一种多路信号的同步采样方法、装置、设备及介质 - Google Patents

一种多路信号的同步采样方法、装置、设备及介质 Download PDF

Info

Publication number
CN113472354A
CN113472354A CN202110837865.3A CN202110837865A CN113472354A CN 113472354 A CN113472354 A CN 113472354A CN 202110837865 A CN202110837865 A CN 202110837865A CN 113472354 A CN113472354 A CN 113472354A
Authority
CN
China
Prior art keywords
target
bit stream
path
signal
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110837865.3A
Other languages
English (en)
Inventor
刘禹延
王斯琪
林玲
谭年熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Vango Technologies Inc
Original Assignee
Hangzhou Vango Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Vango Technologies Inc filed Critical Hangzhou Vango Technologies Inc
Priority to CN202110837865.3A priority Critical patent/CN113472354A/zh
Publication of CN113472354A publication Critical patent/CN113472354A/zh
Priority to US17/499,915 priority patent/US11956102B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/022—Channel estimation of frequency response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了一种多路信号的同步采样方法，包括：利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；对目标数字比特流进行解调，得到目标解调比特流；对目标解调比特流进行滤波，得到目标多路输出信号。通过该方法不仅可以保证多路信号的同步采样精度，而且，也能够降低其所需要的硬件开销。相应的，本申请所提供的一种多路信号的同步采样装置、设备及介质，同样具有上述有益效果。

Description

一种多路信号的同步采样方法、装置、设备及介质
技术领域
本发明涉及集成电路技术领域，特别涉及一种多路信号的同步采样方法、装置、设备及介质。
背景技术
目前，多路信号的同步采样在很多应用场景中都起到十分关键的作用。比如：在电力监控技术领域，为了保证电网监控的实时性和准确性，需要对三相交流电进行精确的同步采样。
在现有技术中，为了对多路信号进行同步采样，一般是利用多个ADC(Analog toDigital Converter，模拟数字转换器)、PTIM(Parallel Time InterleavingMultiplexing，并行时分复用)、STIM(Serial Time Interleaving Multiplexing，串行时分复用)、FDM(Frequency Division Multiplexing，频分复用)或者OFDM(OrthogonalFrequency Division Multiplexing，正交频分复用)来对多路信号进行同步采样，但是，多个ADC、PTIM和STIM需要高昂的硬件开销，而FDM和OFDM对ADC采样频率的要求很高，这样就使得FDM和OFDM不易实现较高精度的同步采样。目前，针对这一技术问题，还没有较为有效的解决办法。
由此可见，如何保证多路信号同步采样精度的同时，也能够降低其所需要的硬件开销，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种多路信号的同步采样方法、装置、设备及介质，以在保证多路信号同步采样精度的同时，也能够降低其所需要的硬件开销。其具体方案如下：
一种多路信号的同步采样方法，包括：
利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
对所述目标数字比特流进行解调，得到目标解调比特流；
对所述目标解调比特流进行滤波，得到目标多路输出信号。
优选的，所述利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号的过程，包括：
基于正交编码矩阵，利用所述CDM对所述目标多路输入信号进行调制，得到所述目标单路模拟信号。
优选的，所述对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
若所述目标单路模拟信号为连续的模拟信号，则直接对所述目标单路模拟信号进行ΔΣ调制，得到所述目标数字比特流。
优选的，所述对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
利用非对称时钟开关电容电路对所述目标单路模拟信号进行采样，得到目标离散信号；
对所述目标离散信号进行所述ΔΣ调制，得到所述目标数字比特流。
优选的，所述对所述目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若所述目标多路输入信号的频率小于第一预设频率，则利用CIC滤波器对所述目标解调比特流进行滤波，得到所述目标多路输出信号。
优选的，所述对所述目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若所述目标多路输入信号的频率大于第二预设频率，则利用HBF对所述目标解调比特流进行滤波，得到所述目标多路输出信号。
优选的，所述对所述目标数字比特流进行解调，得到目标解调比特流的过程，包括：
利用所述CDM对所述目标数字比特流进行解调，得到所述目标解调比特流。
相应的，本发明还公开了一种多路信号的同步采样装置，包括：
第一调制模块，用于利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
第二调制模块，用于对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
数据解调模块，用于对所述目标数字比特流进行解调，得到目标解调比特流；
数据滤波模块，用于对所述目标解调比特流进行滤波，得到目标多路输出信号。
相应的，本发明还公开了一种多路信号的同步采样设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如前述所公开的一种多路信号的同步采样方法的步骤。
相应的，本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述所公开的一种多路信号的同步采样方法的步骤。
可见，在本发明中，因为利用CDM能够将目标多路输入信号转换为频率不高的单路模拟信号，这样就使得多路信号的同步采样只需要一条模数转换通路即可实现高精度的模数转换，由此就可以显著降低多路信号采样过程中所需要的硬件开销。进一步地，利用ΔΣ对目标单路模拟信号进行调制得到目标数字比特流，并对目标数字比特流进行解调得到目标解调比特流，就相当于是对目标单路模拟信号进行了噪声整形，从而使得目标多路输出信号能够实现较高的同步采样精度。并且，通过对目标解调比特流进行滤波，就可以将目标解调比特流中所存在的串扰信号滤除，由此就可以进一步提高目标多路输出信号的同步采样精度。综上所述，本发明所提供多路信号的同步采样方法不仅可以保证多路信号的同步采样精度，而且，也能够降低其所需要的硬件开销。相应的，本发明所提供的一种多路信号的同步采样装置、设备及介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种多路信号的同步采样方法的流程图；
图2为本发明实施例所提供的对目标多路输入信号进行同步采样时的示意图；
图3为Walsh编码矩阵的示意图；
图4为ΔΣ调制器第一阶积分器的结构示意图；
图5为非对称时钟开关电路的电路图和时序图；
图6为对目标多路输入信号进行同步采样时的时序图；
图7为利用各种同步采样方法对目标多路输入信号进行同步采样时的参数对比图；
图8为本发明实施例所提供的一种多路信号的同步采样装置的结构图；
图9为本发明实施例所提供的一种多路信号的同步采样设备的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1为本发明实施例所提供的一种多路信号的同步采样方法的流程图，该同步采样方法包括：
步骤S11：利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
步骤S12：对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
步骤S13：对目标数字比特流进行解调，得到目标解调比特流；
步骤S14：对目标解调比特流进行滤波，得到目标多路输出信号。
在本实施例中，是提供了一种多路信号的同步采样方法，通过该方法不仅可以保证多路信号的同步采样精度，而且，也能够降低多路信号进行同步采样时所需要的硬件开销。请参见图2，图2为本发明实施例所提供的对目标多路输入信号进行同步采样时的示意图。
具体的，在该方法中首先是利用CDM(Code Division Multiple，码分多路复用)对目标多路输入信号进行调制，得到目标单路模拟信号。可以理解的是，当利用CDM将目标多路输入信号调制为单路模拟信号时，就可以使得同步采样系统只需要一条模数转换通路即可达到对目标多路输入信号的同步采样需求，由此就可以降低在对目标多路输入信号进行同步采样时所需要的硬件开销。并且，通过这样的操作方式不仅会降低同步采样系统所需要的成本与功耗，而且，也可以避免多个模数转换通路之间的工艺适配问题。
此外，利用CDM来对目标多路输入信号进行调制，能够实现严格的同步采样，不需要再在数字域对信号做同步校准。而且，利用CDM来对目标多路输入信号进行调制也不需要使用多个采样保持模块，由此就可以进一步减少同步采样系统所需要的占地面积。
当获取得到了目标单路模拟信号之后，再利用ΔΣ对目标单路模拟信号进行调制，得到目标数字比特流，这样就相当于是对目标单路模拟信号进行了噪声整形，从而使得目标数字比特流能够实现较高的同步采样精度。之后，再对目标数字比特流进行解调，以利用目标数字比特流所携带的信息将目标多路输入信号进行还原与恢复，得到目标解调比特流，最后，再对目标解调比特流进行滤波，从而将目标解调比特流中所存在的串扰信号滤除，这样就可以获取得到输出精度更高的目标多路输出信号。
可见，在本实施例中，因为利用CDM能够将目标多路输入信号转换为频率不高的单路模拟信号，这样就使得多路信号的同步采样只需要一条模数转换通路即可实现高精度的模数转换，由此就可以显著降低多路信号采样过程中所需要的硬件开销。进一步地，利用ΔΣ对目标单路模拟信号进行调制得到目标数字比特流，并对目标数字比特流进行解调得到目标解调比特流，就相当于是对目标单路模拟信号进行了噪声整形，从而使得目标多路输出信号能够实现较高的同步采样精度。并且，通过对目标解调比特流进行滤波，就可以将目标解调比特流中所存在的串扰信号滤除，由此就可以进一步提高目标多路输出信号的同步采样精度。综上所述，本实施例所提供多路信号的同步采样方法不仅可以保证多路信号的同步采样精度，而且，也能够降低其所需要的硬件开销。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号的过程，包括：
基于正交编码矩阵，利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号。
具体的，在本实施例中，是基于正交编码矩阵，并利用CDM来对目标多路输入信号进行调制。此处以正交编码矩阵为Walsh编码矩阵为例，对目标多路输入信号进行调制的过程进行说明。请参见图3，图3为Walsh编码矩阵的示意图。在该Walsh编码矩阵中是以8路输入信号进行举例说明。在利用CDM对目标多路输入信号进行调制的阶段，CDM调制器是以fmod的调制频率使用Walsh编码矩阵W中的行向量来对目标多路输入信号[CH1,CH2,...,CHN]进行调制，得到目标单路模拟信号VM。其中，目标单路模拟信号VM的数学表达式如下所示：
Figure BDA0003177859810000061
在利用CDM对目标多路输入信号进行调制的过程中，首先是将目标多路输入信号中的各路信号按照Walsh编码矩阵W的行向量循环进行乘积再相加。其中，第一时刻对应于Walsh编码矩阵W的第一行，将8路输入信号直接相加，第二时刻对应于Walsh编码矩阵W的第二行，将第2、4、6、8路输入信号取反，再和第1、3、5、7路输入信号相加；第三时刻对应于Walsh编码矩阵W的第三行，将3、4、7、8路输入信号取反，再和第1、2、5、6路输入信号相加，以此类推，到第8时刻对应于Walsh编码矩阵W的第八行，将第2、3、5、8路输入信号取反，再和第1、4、6、7路输入信号相加；到第9时刻，再对应于Walsh编码矩阵W的第一行，将8路输入信号进行相加。
显然，通过本实施例所提供的技术方案，就可以将目标多路输入信号调制为频率不高的目标单路模拟信号。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
若目标单路模拟信号为连续的模拟信号，则直接对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流。
在实际应用中，如果目标单路模拟信号为连续的模拟信号，则直接可以对目标单路模拟信号进行ΔΣ调制，因为CDM调制中的加法函数可以直接在ΔΣ调制器的第一阶积分器中实现。请参见图4，图4为ΔΣ调制器第一阶积分器的结构示意图。在这种情况下，图2中AFE(Analog Front End，模拟前端)中的可编程增益放大器等器件在某些应用场景下也是不必要的，因为每个通道中的信号幅度可以通过调整Csi(Ri)和Cf的比例(也即，图4中电容值的比例或电阻值与电容值的比例)来调整，所以，直接对目标单路模拟信号进行ΔΣ调制就可以得到目标数字比特流。
并且，通过实验数据表明，这样的操作方式不仅不会影响目标数字比特流的输出结果，而且，也会进一步减少其所需要的硬件开销。
作为另一种优选的实施方式，上述步骤：对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
利用非对称时钟开关电容电路对目标单路模拟信号进行采样，得到目标离散信号；
对目标离散信号进行ΔΣ调制，得到目标数字比特流。
在实际应用中，可以先利用非对称时钟开关电路来对目标单路模拟信号进行采样，得到目标离散信号，之后，再对目标离散信号进行ΔΣ调制，得到目标数字比特流。请参见图5，图5为非对称时钟开关电路的电路图和时序图。可以理解的是，非对称时钟减小了采样相位的时间，而在保持相位进行ΔΣ调制，这样就不会降低CDM对信号的调制频率。相比于50％占空比的时钟，非对称时钟使ΔΣ调制的过采样率提高了将近一倍。
此处以1bit量化器的ΔΣ调制器为例对目标单路模拟信号的ΔΣ调制过程进行具体说明。在ΔΣ的调制阶段，与CDM调制器所对应的非对称时钟开关电容电路按照CDM的调制频率对目标单路模拟信号进行采样，得到目标离散信号，然后，目标离散信号经过ΔΣ调制器以过采样频率fs进行ΔΣ调制，从而得到经过ΔΣ调制的1bit数字比特流。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：对目标数字比特流进行解调，得到目标解调比特流的过程，包括：
利用CDM对目标数字比特流进行解调，得到目标解调比特流。
在本实施例中，是直接利用CDM来对目标数字比特流进行解调来得到目标解调比特流，因为这样相较于将目标数字比特流先进行ΔΣ解调、再进行CDM解调而言，通过这样的设置方式可以进一步减少在对目标数字比特流进行解调时所需要的资源开销。
在利用CDM对目标数字比特流进行解调的过程中，CDM解码器同样是以CDM调制器的调制频率来对目标数字比特流进行解码，也即，按照CDM调制器的调制频率以Walsh编码矩阵W的行向量或者是列向量来对相应时段的数字比特流进行CDM解码。
具体的，如果某一时段对应Walsh编码矩阵W的值为+1，则数字比特流不需要进行任何操作；如果某一时段对应Walsh编码矩阵W的值为-1，则只需要对数字比特流进行反转即可。对于解调的第一路输出信号，按照Walsh编码矩阵W的第一行数值，数字比特流无需进行改变即可得到第一路输出信号；对于解调的第二路输出信号，按照Walsh编码矩阵W的第二行数值，数字比特流在第2、4、6、8时刻翻转，在第1、3、5、7时刻保持不变即可得到第二路输出信号；对于解调的第三路输出信号，按照Walsh编码矩阵W的第三行数值，数字比特流在第3、4、7、8时刻翻转，在第1、2、5、6时刻保持不变即可得到第三路输出信号。按照同样的操作方法，就可以得到对目标数字比特流进行解调之后的目标解调比特流。
显然，通过本实施例所提供的技术方案，就可以进一步减少在对目标数字比特流进行解调时所需要的资源开销。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：对目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若目标多路输入信号的频率小于第一预设频率，则利用CIC滤波器对目标解调比特流进行滤波，得到目标多路输出信号。
在本实施例中，如果目标多路输入信号的频率小于第一预设频率，则说明目标多路输入信号的频率较低，在此情况下，则可以利用CIC滤波器(Cascaded Integrator CombFilter，积分梳状级联滤波器)来对目标解调比特流进行滤波得到目标多路输出信号。其中，阶数为M、长度为N的CIC滤波器的数学表达式如下所示：
Figure BDA0003177859810000091
因为目标多路输入信号经过CDM和ΔΣ调制以后，解调通道之间的干扰会集中在CDM调制频率的1/2、1/4、1/8和3/8处，并且CDM调制频率和ΔΣ调制中的过采样频率成整数倍关系。根据CDM和ΔΣ的输出频谱特性，采用CIC滤波器来对目标解调比特流进行滤波，就可以相对减少同步采样电路所需要的硬件开销。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：对目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若目标多路输入信号的频率大于第二预设频率，则利用HBF对目标解调比特流进行滤波，得到目标多路输出信号。
如果目标多路输入信号的频率大于第二预设频率，则说明目标多路输入信号的频率较高，在此情况下，则可以利用HBF(Half Band Filter，半波滤波器)来对目标解调比特流进行滤波，因为HBF在实际应用中较为常见，并且，利用HBF来对目标解调比特流进行滤波时，也能够达到较高的滤波精度，所以，当目标多路输入信号的频率大于第二预设频率时，就可以利用HBF来对目标解调比特流进行滤波来得到目标多路输出信号。
基于上述实施例所公开的技术内容，本实施例通过一个具体的示例对目标多路输入信号的同步采样过程进行具体说明。
请参见图6，图6为对目标多路输入信号进行同步采样时的时序图。当目标多路输入信号的带宽为17kHz时，以280kHz的CDM调制频率和140kHz的3阶ΔΣ调制频率对目标多路输入信号进行调制，并利用4阶的CIC滤波器对调制信号进行滤波，就可以使得目标多路输出信号的SNDR(Signal to Noise and Distortion Rate，信号噪声失真比)达到110dB。
请参见图7，图7为利用各种同步采样方法对目标多路输入信号进行同步采样时的参数对比图。从图7中可以看出，利用本申请所提供的同步采样方法不仅可以提高同步采样结果的精确度，而且，也可以减少同步采样系统所需要硬件开销，由此就充分说明了本申请所提供多路信号同步采样方法的可行性与可靠性。
请参见图8，图8为本发明实施例所提供的一种多路信号的同步采样装置的结构图，该同步采样装置包括：
第一调制模块21，用于利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
第二调制模块22，用于对目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
数据解调模块23，用于对目标数字比特流进行解调，得到目标解调比特流；
数据滤波模块24，用于对目标解调比特流进行滤波，得到目标多路输出信号。
本发明实施例所提供的一种多路信号的同步采样装置，具有前述所公开的一种多路信号的同步采样方法所具有的有益效果。
请参见图9，图9本发明实施例所提供的一种多路信号的同步采样设备的结构图，该同步采样设备包括：
存储器31，用于存储计算机程序；
处理器32，用于执行计算机程序时实现如前述所公开的一种多路信号的同步采样方法的步骤。
本发明实施例所提供的一种多路信号的同步采样设备，具有前述所公开的一种多路信号的同步采样方法所具有的有益效果。
相应的，本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述所公开的一种多路信号的同步采样方法的步骤。
本发明实施例所提供的一种计算机可读存储介质，具有前述所公开的一种多路信号的同步采样方法所具有的有益效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种多路信号的同步采样方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种多路信号的同步采样方法，其特征在于，包括：
利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
对所述目标数字比特流进行解调，得到目标解调比特流；
对所述目标解调比特流进行滤波，得到目标多路输出信号。
2.根据权利要求1所述的同步采样方法，其特征在于，所述利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号的过程，包括：
基于正交编码矩阵，利用所述CDM对所述目标多路输入信号进行调制，得到所述目标单路模拟信号。
3.根据权利要求1所述的同步采样方法，其特征在于，所述对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
若所述目标单路模拟信号为连续的模拟信号，则直接对所述目标单路模拟信号进行ΔΣ调制，得到所述目标数字比特流。
4.根据权利要求1所述的同步采样方法，其特征在于，所述对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流的过程，包括：
利用非对称时钟开关电容电路对所述目标单路模拟信号进行采样，得到目标离散信号；
对所述目标离散信号进行所述ΔΣ调制，得到所述目标数字比特流。
5.根据权利要求1所述的同步采样方法，其特征在于，所述对所述目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若所述目标多路输入信号的频率小于第一预设频率，则利用CIC滤波器对所述目标解调比特流进行滤波，得到所述目标多路输出信号。
6.根据权利要求1所述的同步采样方法，其特征在于，所述对所述目标解调比特流进行滤波，得到目标多路输出信号的过程，包括：
若所述目标多路输入信号的频率大于第二预设频率，则利用HBF对所述目标解调比特流进行滤波，得到所述目标多路输出信号。
7.根据权利要求1至6任一项所述的同步采样方法，其特征在于，所述对所述目标数字比特流进行解调，得到目标解调比特流的过程，包括：
利用所述CDM对所述目标数字比特流进行解调，得到所述目标解调比特流。
8.一种多路信号的同步采样装置，其特征在于，包括：
第一调制模块，用于利用CDM对目标多路输入信号进行调制，得到目标单路模拟信号；
第二调制模块，用于对所述目标单路模拟信号进行ΔΣ调制，得到目标数字比特流；
数据解调模块，用于对所述目标数字比特流进行解调，得到目标解调比特流；
数据滤波模块，用于对所述目标解调比特流进行滤波，得到目标多路输出信号。
9.一种多路信号的同步采样设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的一种多路信号的同步采样方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的一种多路信号的同步采样方法的步骤。
CN202110837865.3A 2021-07-23 2021-07-23 一种多路信号的同步采样方法、装置、设备及介质 Pending CN113472354A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110837865.3A CN113472354A (zh) 2021-07-23 2021-07-23 一种多路信号的同步采样方法、装置、设备及介质
US17/499,915 US11956102B2 (en) 2021-07-23 2021-10-13 Method, apparatus and device for simultaneously sampling multiple-channel signals, and medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110837865.3A CN113472354A (zh) 2021-07-23 2021-07-23 一种多路信号的同步采样方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN113472354A true CN113472354A (zh) 2021-10-01

Family

ID=77882104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110837865.3A Pending CN113472354A (zh) 2021-07-23 2021-07-23 一种多路信号的同步采样方法、装置、设备及介质

Country Status (2)

Country Link
US (1) US11956102B2 (zh)
CN (1) CN113472354A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322062A (zh) * 2000-04-13 2001-11-14 松下电器产业株式会社 ∑δ型模拟·数字变换器
CN102082574A (zh) * 2011-03-11 2011-06-01 苏州易能微电子科技有限公司 非对称时钟开关电容电路
US20130114588A1 (en) * 2011-11-03 2013-05-09 Motorola Solutions, Inc. Method and apparatus for a multi-antenna device that uses a single baseband filter and analog-to-digital converter
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器
CN108199718A (zh) * 2018-03-30 2018-06-22 福州大学 基于Sigma-Delta调制的电容传感器检测方法
CN112543026A (zh) * 2020-12-10 2021-03-23 杭州万高科技股份有限公司 一种多路信号同步采样系统、方法、装置及介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143567B2 (ja) * 1994-10-28 2001-03-07 シャープ株式会社 デルタシグマ変調器
US6263195B1 (en) * 1999-02-12 2001-07-17 Trw Inc. Wideband parallel processing digital tuner
US6639946B2 (en) * 2000-12-01 2003-10-28 International Business Machines Corporation Sigma delta modulator with SAW filter
US7075968B1 (en) * 2001-06-06 2006-07-11 At&T Corp. Method for whitening spread spectrum codes
US8537745B2 (en) * 2008-06-02 2013-09-17 Qualcomm Incorporated Multiplexing arrangements for multiple receive antennas
US8320408B2 (en) * 2009-01-29 2012-11-27 The Regents Of The University Of California Multi-channel code-division multiplexing in front-end integrated circuits
US20160329949A1 (en) * 2015-05-05 2016-11-10 Analog Devices Global Apparatus and methods for scalable receivers
CN105656824B (zh) * 2015-12-31 2019-01-11 华为技术有限公司 偏置电压可调的通信装置和通信方法
DE102017212916B3 (de) * 2017-07-27 2018-07-19 Robert Bosch Gmbh Vorrichtung zur Signalverarbeitung
DE102018131039B4 (de) * 2017-12-06 2021-09-16 Analog Devices, Inc. Mehreingangs-datenwandler unter verwendung von codemodulation
US10840933B2 (en) * 2017-12-06 2020-11-17 Analog Devices, Inc. Multi-input data converters using code modulation
US10841033B2 (en) * 2019-03-01 2020-11-17 Huawei Technologies Co., Ltd. Under-sampling based receiver architecture for wireless communications systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322062A (zh) * 2000-04-13 2001-11-14 松下电器产业株式会社 ∑δ型模拟·数字变换器
CN102082574A (zh) * 2011-03-11 2011-06-01 苏州易能微电子科技有限公司 非对称时钟开关电容电路
US20130114588A1 (en) * 2011-11-03 2013-05-09 Motorola Solutions, Inc. Method and apparatus for a multi-antenna device that uses a single baseband filter and analog-to-digital converter
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器
CN108199718A (zh) * 2018-03-30 2018-06-22 福州大学 基于Sigma-Delta调制的电容传感器检测方法
CN112543026A (zh) * 2020-12-10 2021-03-23 杭州万高科技股份有限公司 一种多路信号同步采样系统、方法、装置及介质

Also Published As

Publication number Publication date
US20230028586A1 (en) 2023-01-26
US11956102B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
USRE45343E1 (en) Calibration of offset gain and phase errors in M-channel time-interleaved analog-to-digital converters
US7860189B2 (en) Hybrid heterodyne transmitters and receivers
US8803724B2 (en) System and method for high speed analog to digital data acquistion
CA2894777C (en) Methods and devices for handling channel mismatches of an i/q down-converted signal and a two-channel ti-adc
US8018366B2 (en) Data converter having a passive filter
Mishali et al. Efficient sampling of sparse wideband analog signals
CN110612710B (zh) 用于数据传输的数字调制方法
US6075820A (en) Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction
US20100117881A1 (en) K-Delta-1-Sigma Modulator
CA2371090A1 (en) Programmable digital intermediate frequency transceiver
US6370133B1 (en) CDMA receiver and method of operation
Krall et al. Time-interleaved digital-to-analog converters for UWB signal generation
EP0944978A1 (en) A method and system for quadrature modulation and digital-to-analog conversion
EP1365515B1 (en) Analog-to-digital converter arrangement and method
CN113472354A (zh) 一种多路信号的同步采样方法、装置、设备及介质
Liu et al. Adaptable hybrid filter bank analog-to-digital converters for simplifying wideband receivers
US11329663B2 (en) Analog to digital converter
Eghbali et al. A class of multimode transmultiplexers based on the Farrow structure
JPH08256083A (ja) 伝送方法及び装置
US7047263B2 (en) Fast-settling digital filter and method for analog-to-digital converters
CN101151810A (zh) 低中频接收机及其采样方法
US11115042B1 (en) Low pass filter embedded digital-to-analog converter
EP3367573B1 (en) Delta-sigma analog-to-digital converter
CN107624223B (zh) 用于处理信号的信号处理设备和方法
San et al. An element rotation algorithm for multi-bit DAC nonlinearities in complex bandpass/spl Delta//spl Sigma/AD modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211001

RJ01 Rejection of invention patent application after publication