CN114050830A - 用于集成温度传感器的低功耗低开关泄露δ-σ模数转换器 - Google Patents

Abstract

本发明公开了一种用于集成温度传感器的低功耗低开关泄露Δ‑Σ模数转换器，包括输入信号选择模块、电容阵列、第一级积分器、第二级积分器、开关电容模拟加法器、比较器、降采样滤波器以及数字逻辑控制单元。本发明中采样电容与DAC采用同一个电容，避免了多电容阵列的DAC以及多比特DEM的使用。此外，本发明与采样电容下极板相连的开关仅有6个，这大大减少由于开关断开引起的漏电流，增加了测温的准确性。本发明中采用了一种新的采样积分方案，在不引入共模输出的同时，减少了配给输入信号的复杂度，降低了系统功耗。

Description

用于集成温度传感器的低功耗低开关泄露Δ-Σ模数转换器

技术领域

本发明属于温度传感集成电路技术领域，具体涉及一种用于集成温度传感器的低功耗低开关泄露Δ-Σ模数转换器。

背景技术

随着物联网和人工智能的发展，人们对温度传感器的性能要求越来越高。与传统温度传感器相比，CMOS集成温度传感器将感温电路与模数转换器集成在同一芯片上，可直接输出数字信号，这有利于系统对温度信号的后续处理和快速响应。常见的温度读出需要两类信号：一类是PTAT(Proportional to absolute temperature，与绝对温度成正比)信号，另一类是与温度无关的参考信号；而通过使用不同比例的电流来偏置PNP对管可以实现上述两类信号。其中三极管PNP的基极发射极电压V_BE呈现负温度特性，而采用不同偏置电流的PNP对管电压差ΔV_BE则呈现正温度特性(PTAT特性)，将V_BE和ΔV_BE进行线性组合即可得到与温度无关的参考电压V_REF＝V_BE+αΔV_BE，其中α为比例系数。由于温度信号频率较低，故一般采用Δ-Σ型ADC对其进行量化，将αV_BE和V_REF输入到ADC中进行量化即可得到两者的比值μ＝αΔV_BE/V_REF，对μ进行线性计算后即可得到温度D_out＝Aμ+B，其中A和B为固定系数。但现有的温度传感器读出电路存在以下几点不足：

1.部分量化电路直接在模拟域利用电阻产生参考电压VREF，由于器件的非理想特性将导致测量误差变大。

2.用于采样参考电压的DAC是含有多个电容的电容阵列，为了减少工艺偏差以及电容失配的影响，需要为其设计多比特DEM(Dynamic element matching，动态元素匹配)电路；这增加了电路设计的复杂性以及芯片的面积，更重要的是存在很多开关与采样电容直接相连，开关断开时的泄露电流会导致电容上电荷的丢失，导致测量误差增大。

3.目前读出电路可以将输入电容和DAC进行复用，来避免了多比特DEM的使用，但是由于其输入信号配给的问题，在积分器输出点会产生共模分量，虽然该分量会被共模反馈抑制，但由于ΔΣ是逐渐积累的过程，故会引起积分器工作的错误；此外该电路为了配给输入信号采用了较为复杂的控制逻辑，这增加电路设计的复杂性以及系统功耗。

发明内容

鉴于上述，本发明提供了一种用于集成温度传感器的低功耗低开关泄露Δ-Σ模数转换器，能够降低系统功耗，提高温度传感器的分辨率。

一种用于集成温度传感器的低功耗低开关泄露ΔΣ模数转换器，包括：

输入信号选择模块，用于系统反相输入信号的选择，在一个周期中根据不同的系统反馈值bs采样不同的反相输入信号；

电容阵列，根据输入信号产生相对应的下极板电压，其由两路差分形式的采样电容C_s1a和C_s1b构成；

第一级积分器，用于在积分相位时将电容阵列上的电荷转移到积分电容上；

第二级积分器，将经过一个ΔΣ周期后第一级积分器的输出电压储存在输入电容上，完成一个ΔΣ周期的延迟；

开关电容模拟加法器，用于将第一级积分器的输出电压与第二级积分器的输出电压相加，作为比较器的差分输入信号；

比较器，用于比较所述差分输入信号，从而输出系统反馈值bs；

降采样滤波器，用于对所述系统反馈值bs进行降采样后作为模数转换器的最终输出；

数字逻辑控制单元，用于产生系统的控制时序。

进一步地，当系统反馈值bs＝0时，输入信号选择模块接收的反相输入信号为V_BE2；当系统反馈值bs＝1时，输入信号选择模块接收的反相输入信号为k*V_BE2；其中k为根据测温范围选定的比例系数，V_BE2为基于BJT的集成温度传感器中感温前端BJT二管基极与发射极之间的电压，所述BJT为对管结构且其中二管偏置电流为一管偏置电流的P倍，P为大于1的实数。

进一步地，所述输入信号选择模块包括六个开关S1、S2、S4、S5、S6、S7，其中开关S1的一端接电压V_BE2，开关S2的一端接电压k*V_BE2，开关S1的另一端与开关S2的另一端、开关S5的一端以及开关S7的一端相连，开关S5的另一端与开关S6的一端以及采样电容C_s1b的一端相连，开关S6的另一端与开关S4的一端相连并接电压V_BE1，开关S4的另一端与开关S7的另一端以及采样电容C_s1a的一端相连，V_BE1为基于BJT的集成温度传感器中感温前端BJT一管基极与发射极之间的电压，开关S4和S5的通断受时钟信号CLK1控制，开关S6和S7的通断受时钟信号CLK2控制，开关S1的通断受开关信号K1控制，开关S2的通断受开关信号K2控制。

进一步地，所述第一级积分器包括跨导放大器OTA1、两个积分电容C_int1a和C_int1b以及四个开关S8～S11，其中跨导放大器OTA1的正相输入端与开关S8的一端、开关S9的一端以及采样电容C_s1a的另一端相连，跨导放大器OTA1的反相输入端与开关S10的一端、开关S11的一端以及采样电容C_s1b的另一端相连，开关S8的另一端与积分电容C_int1a的一端相连，开关S11的另一端与积分电容C_int1b的一端相连，跨导放大器OTA1的反相输出端与开关S9的另一端以及积分电容C_int1a的另一端相连并作为第一级积分器的正相输出端，跨导放大器OTA1的正相输出端与开关S10的另一端以及积分电容C_int1b的另一端相连并作为第一级积分器的反相输出端，开关S9和S10的通断受时钟信号CLK1控制，开关S8和S11的通断受时钟信号CLK2控制。

进一步地，所述第二级积分器包括跨导放大器OTA2、两个输入电容C_S2a和C_S2b、两个积分电容C_int2a和C_int2b以及八个开关S12～S19，其中开关S12的一端与第一级积分器的正相输出端相连，开关S18的一端与第一级积分器的反相输出端相连，开关S12的另一端与输入电容C_S2a的一端以及开关S14的一端相连，输入电容C_S2a的另一端与开关S13的一端以及开关S15的一端相连，开关S14的另一端与开关S16的一端相连并接共模电压CM，开关S15的另一端与开关S17的一端相连并接共模电压CM，开关S18的另一端与输入电容C_S2b的一端以及开关S16的另一端相连，输入电容C_S2b的另一端与开关S19的一端以及开关S17的另一端相连，开关S13的另一端与跨导放大器OTA2的正相输入端以及积分电容C_int2a的一端相连，开关S19的另一端与跨导放大器OTA2的反相输入端以及积分电容C_int2b的一端相连，跨导放大器OTA2的反相输出端与积分电容C_int2a的另一端相连并作为第二级积分器的正相输出端，跨导放大器OTA2的正相输出端与积分电容C_int2b的另一端相连并作为第二级积分器的反相输出端，开关S12、S15、S17和S18的通断受时钟信号CLK3控制，开关S13、S14、S16和S19的通断受时钟信号CLK4控制。

进一步地，所述开关电容模拟加法器包括四个电容C_SA1a、C_SA1b、C_SA2a、C_SA2b以及十二个开关S20～S31，其中开关S20的一端与第一级积分器的正相输出端相连，开关S20的另一端与电容C_SA2a的一端以及开关S24的一端相连，开关S24的另一端接共模电压CM，开关S22的一端与第二级积分器的正相输出端相连，开关S22的另一端与电容C_SA1a的一端以及开关S26的一端相连，电容C_SA1a的另一端开关S28的一端、电容C_SA2a的另一端以及开关S30的一端相连，开关S30的另一端与比较器的正相输入端相连，开关S21的一端与第一级积分器的反相输出端相连，开关S21的另一端与电容C_SA2b的一端以及开关S25的一端相连，开关S25的另一端接共模电压CM，开关S23的一端与第二级积分器的反相输出端相连，开关S23的另一端与电容C_SA1b的一端以及开关S27的一端相连，电容C_SA1b的另一端开关S29的一端、电容C_SA2b的另一端以及开关S31的一端相连，开关S31的另一端与比较器的反相输入端相连，开关S26的另一端与开关S27的另一端相连并接共模电压CM，开关S28的另一端与开关S29的另一端相连并接共模电压CM，开关S24、S25、S26、S27、S30和S31的通断受时钟信号CLK3控制，开关S20、S21、S22、S23、S28和S29的通断受时钟信号CLK4控制，比较器的时钟端接时钟信号CLK_Latch。

进一步地，所述数字逻辑控制单元包括一个非交叠时钟产生模块、四个D触发器DEF1～DEF4、三个与门AND1～AND3以及两个反相器INV1和INV2，其中非交叠时钟产生模块的输入端接收外部给定时钟信号CLK，输出产生一对相位互补且具有死区的时钟信号CLK1和CLK2，D触发器DEF1的输入端和输出反相端相连，与门AND1的第一输入端与D触发器DEF1的输出端相连，与门AND1的第二输入端与D触发器DEF1的时钟端相连并接时钟信号CLK2，与门AND1的输出端产生时钟信号CLK4；反相器INV1的输入端接时钟信号CLK2，反相器INV1的输出端与D触发器DEF2的时钟端以及与门AND2的第二输入端相连，D触发器DEF2的输入端和输出反相端相连，与门AND2的第一输入端与D触发器DEF2的输出端相连，与门AND2的输出端产生时钟信号CLK3，与门AND3的第一输入端接时钟信号CLK3，与门AND3的第二输入端接外部给定时钟信号CLK，与门AND3的输出端产生时钟信号CLK_Latch；D触发器DEF3的输入端接系统反馈值bs，D触发器DEF3的输出端与D触发器DEF4的输入端相连，D触发器DEF3的时钟端与D触发器DEF4的时钟端相连并接时钟信号CLK1，D触发器DEF4的输出端与反相器INV2的输入端相连并产生开关信号K1，反相器INV2的输出端产生开关信号K2。

本发明中与传统的读出电路不同的是系统量化的是4ΔV_BE与-2(k-1)V_BE的比值，ADC的输出结果为Y＝4ΔV_BE/-2(k-1)V_BE，则通过线性变换可得μ＝α(1-k)Y/(2+α(1-k)Y)，避免了在模拟域产生参考电压；其中Y为比较器输出的bs的平均值，k的取值由测温范围决定，以最大化ADC的输入幅度，增大ADC的信噪比，提高温度传感器的分辨率。

本发明中采样电容与DAC采用同一个电容，避免了多电容阵列的DAC以及多比特DEM的使用。此外，本发明与采样电容下极板相连的开关仅有6个，这大大减少由于开关断开引起的漏电流，增加了测温的准确性。本发明中采用了一种新的采样积分方案，在不引入共模输出的同时，减少了配给输入信号的复杂度，降低了系统功耗。

附图说明

图1为本发明ΔΣ模数转换器的结构示意图。

图2(a)为本发明当bs＝0时第一级积分器对应一个ΔΣ周期中第一个采样相的工作原理示意图。

图2(b)为本发明当bs＝0时第一级积分器对应一个ΔΣ周期中第一个积分相的工作原理示意图。

图2(c)为本发明当bs＝0时第一级积分器对应一个ΔΣ周期中第二个采样相的工作原理示意图。

图2(d)为本发明当bs＝0时第一级积分器对应一个ΔΣ周期中第二个积分相的工作原理示意图。

图2(e)为本发明当bs＝0时第一级积分器对应一个ΔΣ周期中积分器的工作时钟示意图。

图3(a)为本发明当bs＝1时第一级积分器对应一个ΔΣ周期中第一个采样相的工作原理示意图。

图3(b)为本发明当bs＝1时第一级积分器对应一个ΔΣ周期中第一个积分相的工作原理示意图。

图3(c)为本发明当bs＝1时第一级积分器对应一个ΔΣ周期中第二个采样相的工作原理示意图。

图3(d)为本发明当bs＝1时第一级积分器对应一个ΔΣ周期中第二个积分相的工作原理示意图。

图3(e)为本发明当bs＝1时第一级积分器对应一个ΔΣ周期中积分器的工作时钟示意图。

图4(a)为时序产生电路结构示意图。

图4(b)为输入控制信号产生电路结构示意图。

图5为本发明系统的整体时序示意图。

图6为第一级积分器和第二级积分器的输出信号波形示意图。

图7为比较器的输出比特流bs的波形示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图1所示，本发明用于集成温度传感器的低功耗低开关泄露ΔΣADC包括：输入信号选择模块、电容阵列、第一级积分器、第二级积分器、开关电容模拟加法器、比较器、降采样滤波器以及数字逻辑控制单元。

输入信号选择模块包括两个开关S1～S2组成，分别由输入信号控制模块的输出K1～K2控制。每个电容阵列仅有一个电容组成，在一个ΔΣ周期的不同相位采样不同的输入信号，实现了采样电容和DAC电容的复用，避免了多比特DEM的使用。第一级积分器在一个ΔΣ周期内会分别进行两次采样和积分，会根据不同的bs值以及是否处于工作模式采样不同的输入信号而产生不同的输出值，值得注意的是，本发明中的采样电容和积分电容的取值相同。

当bs＝0时，积分器的工作原理如图2(a)～图2(e)所示：

当处于1S相位时，CLK1为高电平，CLK2为低电平，S4、S5、S9、S10闭合，S6、S7、S8、S11断开，积分器处于采样阶段，则积分器正向输入端以及反向输入端的采样电容储存电荷分别为：

Q_1Sa＝(V_BE1-V₁)*C_S1a

Q_1Sb＝(V_BE2-V₁)*C_S1b

当处于1I相位时，CLK2为高电平，CLK1为低电平，S4、S5、S9、S10断开，S6、S7、S8、S11闭合，积分器处于积分阶段，则积分器正向输入端以及反向输入端的采样电容储存电荷分别为：

Q_1Ia＝(V_BE2-V₂)*C_S1a

Q_1Ib＝(V_BE1-V₂)*C_S1b

则两个相位后，采样电容上的电荷变化量为：

ΔQ_S1a＝Q_1Ia-Q_1sa＝(V_BE2-V_BE1-V₂+V₁)*C_S1a＝(ΔV_BE-V₂+V₁)*C_S1a

ΔQ_S1b＝Q_1Ib-Q_1sb＝(V_BE1-V_BE2-V₂+V₁)*C_S1b

＝(-ΔV_BE-V₂+V₁)*C_S1b

其中ΔV_BE＝V_BE2-V_BE1。根据电荷守恒定律，采样电容上的电荷变化量应等于积分电容上的电荷变化量，故积分电容上存储的电荷为：

Q_I1a＝(ΔV_BE-V₂+V₁)*C_S1a

Q_I1b＝(-ΔV_BE-V₂+V₁)*C_S1b

当处于2S相位时，积分电容上的电荷继续保留，此时CLK1为高电平，CLK2为低电平，S4、S5、S9、S10闭合，S6、S7、S8、S11断开，积分器处于采样阶段，则积分器正向输入端以及反向输入端的采样电容储存电荷分别为：

Q_2Sa＝(V_BE1-V₃)*C_S1a

Q_2Sb＝(V_BE2-V₃)*C_S1b

当处于2I相位时，CLK2为高电平，CLK1为低电平，S4、S5、S9、S10断开，S6、S7、S8、S11闭合，积分器处于积分阶段，则积分器正向输入端以及反向输入端的采样电容储存电荷分别为：

Q_2Ia＝(V_BE2-V₄)*C_S1a

Q_2Ib＝(V_BE1-V₄)*C_S1b

则经过2S和2I相位后，采样电容上的电荷变化量为：

ΔQ_S2a＝Q_2Ia-Q_2sa＝(V_BE2-V_BE1-V₄+V₃)*C_S1a＝(ΔV_BE-V₄+V₃)*C_S1a

ΔQ_S2b＝Q_2Ib-Q_2sb＝(V_BE1-V_BE2-V₄+V₃)*C_S1b

＝(-ΔV_BE-V₄+V₃)*C_S1b

根据电荷守恒定律，采样电容上的电荷变化量应等于积分电容上的电荷变化量，故积分电容C_int1a和C_int1b上又分别存储了Q_I2a和Q_I2b的电荷：

Q_I2a＝(ΔV_BE-V₄+V₃)*C_S1a

Q_I2b＝(-ΔV_BE-V₄+V₃)*C_S1b

故经过一个Δ∑周期后积分电容上存储的电荷为：

Q_Ia＝Q_I1a+Q_I2a＝(2ΔV_BE-V₂+V₁-V₄+V₃)*C_S1a

Q_Ib＝Q_I1b+Q_I2b＝(-2ΔV_BE-V₂+V₁-V₄+V₃)*C_S1a

而积分器的输出电压为：

由于V₁、V₂、V₃均为运放输入端的电压，由于深度负反馈的影响，他们都约等于VDD/2。故一个Δ∑周期之后第一级积分器的输出差模电压和共模电压为：

V_int1，DM＝V_int1a-V_int1b＝4ΔV_BE

当bs＝1时，积分器的工作原理如图3(a)～图3(e)所示：

因为处于1S和1I相位时，bs＝1时的积分器工作状态与bs＝0时相同。故经过1S和1I相位后，积分电容上存储的电荷为：

Q_I1a＝(ΔV_BE-V₂+V₁)*C_S1a

Q_I1b＝(-ΔV_BE-V₂+V₁)*C_S1b

当处于2S相位时，积分电容上的电荷继续保留，此时CLK1为高电平，CLK2为低电平，S4、S5、S9、S10闭合，S6、S7、S8、S11断开，积分器处于采样阶段，与bs＝0时不同的是积分器的反向输入端的输入信号变为了kV_BE2，则积分器正相输入端以及反相输入端的采样电容储存电荷分别为：

Q_2Sa＝(V_BE1-V₃)*C_S1a

Q_2Sb＝(kV_BE2-V₃)*C_S1b

当处于2I相位时，CLK2为高电平，CLK1为低电平，S4、S5、S9、S10断开，S6、S7、S8、S11闭合，积分器处于积分阶段，则积分器正相输入端以及反相输入端的采样电容储存电荷分别为：

Q_2Ia＝(kV_BE2-V₄)*C_S1a

Q_2Ib＝(V_BE1-V₄)*C_S1b

则经过2S和2I相位后，采样电容上的电荷变化量为：

ΔQ_S2a＝Q_2Ia-Q_2sa＝(kV_BE2-V_BE1-V₄+V₃)*C_S1a

ΔQ_S2b＝Q_2Ib-Q_2sb＝(V_BE1-kV_BE2-V₄+V₃)*C_S1b

根据电荷守恒定律，采样电容上的电荷变化量应等于积分电容上的电荷变化量，故积分电容C_int1a和C_int1b上又分别存储了Q_I2a和Q_I2b的电荷：

Q_I2a＝(kV_BE2-V_BE1-V₄+V₃)*C_S1a

Q_I2b＝(V_BE1-kV_BE2-V₄+V₃)*C_S1b

故经过一个Δ∑周期后积分电容上存储的电荷为：

Q_Ia＝Q_I1a+Q_I2a＝(kV_BE2-V_BE1+ΔV_BE-V₂+V₁-V₄+V₃)*C_S1a

Q_Ib＝Q_I1b+Q_I2b＝(V_BE1-kV_BE2-ΔV_BE-V₂+V₁-V₄+V₃)*C_S1a

而积分器的输出电压为：

由于V₁、V₂、V₃均为运放输入端的电压，由于深度负反馈的影响，它们都约等于VDD/2。故一个Δ∑周期之后第一级积分器的输出差模电压和共模电压为：

V_int1，DM＝V_inta-V_intb＝4ΔV_BE+2(k-1)V_BE2

综上所述，当bs＝0时，经过一个Δ∑周期后，积分器的差模输出为4ΔV_BE；当bs＝1时，经过一个Δ∑周期后，积分器的差模输出为4ΔV_BE+2(k-1)V_BE2，而bs无论为何值时，积分器的共模输出一直为VDD/2，未引入额外的共模分量。等效为ADC的输入电压是4ΔV_BE，参考电压为0和2(k-1)V_BE2分别对应bs＝0和bs＝1。其中k为一固定系数，具体取值依据测温范围以最大化ADC的输入幅度，提高ADC的信噪比以及温度传感器的分辨率。为了让系统稳定，k应为一个小于1的正数。

由于环路反馈的控制，积分器的输出平均电压等于0，故：

其中Y为比较器输出的比特流的平均值。

与第一级积分器不同的是，第二级积分器在一个Δ∑周期内，只进行一次采样积分操作。在第n-1个Δ∑周期的2I相位，CLK1为低电平，CLK2为高电平，CLK3为高电平，CLK4为低电平，S6、S7、S8、S11、S12、S15、S17、S18闭合，S4、S5、S9、S10、S13、S14、S16、S19断开，第一级积分器处于积分阶段，第二级积分器处于采样阶段，故第一级积分器的输出将对第二级积分器的采样电容充电，采样电容上将存储电荷：

Q_sa＝[V_inta(n-1)-VCM]*C_S2a

Q_Sb＝[V_intb(n-1)-VCM]*C_S2b

在第n个Δ∑周期的1S相位，CLK3为高电平，CLK4为低电平，S12、S15、S17、S18断开，S13、S14、S16、S19闭合，故第二级积分器处于积分阶段，由于采样电容的输入端接了固定电平VCM，故采样电容上存储的电荷为0，则电荷的变化量为：

ΔQ_Sa＝Q_Sa＝[V_inta(n-1)-VCM]*C_S2a

ΔQ_Sb＝Q_Sb＝[V_intb(n-1)-VCM]*C_S2b

根据电荷守恒定律，则此时第二级积分器的输出电压为：

由此可见，第二级积分器对第一级积分器的输出有一个单位周期的延时。

本发明中的数字逻辑控制单元非常简单，包括时序产生模块以及输入信号控制模块，时序产生模块和输入信号控制模块分别如图4(a)和图4(b)所示，使用一个非交叠时钟模块、4个D触发器、3个二输入与门以及2个反相器即可实现本发明中所有的控制信号，所有的时序控制信号如图5所示。

通过Cadence仿真可知，在0.18μm工艺下，PNP对管偏置电流比例P＝1∶5时，在30℃温度下，前端感温电路的输出为V_BE1＝612.8797mV，V_BE2＝655.112mV，设k＝1/2，则kV_BE2＝327.55625mV，理论上Y＝4ΔV_BE/V_BE2。将这三个信号输入ADC中进行测试，工作频率为12.5kHz，完成一次温度测量需1024个周期，即81.92ms。图6为第一级积分器以及第二级积分器的输出，图7为比较器的输出比特流bs。由图可以看出，第二级积分器对第一级积分器的输出有一个周期的延迟，将比较器的输出比特流bs，导入matlab，用滤波器函数处理后可得Y_测量＝0.2578125，而：

两者仅仅相差5.04*10^-5，增加完成一次测量的周期数，这一误差将进一步缩小。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (7)

1.一种用于集成温度传感器的低功耗低开关泄露ΔΣ模数转换器，其特征在于，包括：

输入信号选择模块，用于系统反相输入信号的选择，在一个周期中根据不同的系统反馈值bs采样不同的反相输入信号；

电容阵列，根据输入信号产生相对应的下极板电压，其由两路差分形式的采样电容C_s1a和C_s1b构成；

第一级积分器，用于在积分相位时将电容阵列上的电荷转移到积分电容上；

第二级积分器，将经过一个ΔΣ周期后第一级积分器的输出电压储存在输入电容上，完成一个ΔΣ周期的延迟；

开关电容模拟加法器，用于将第一级积分器的输出电压与第二级积分器的输出电压相加，作为比较器的差分输入信号；

比较器，用于比较所述差分输入信号，从而输出系统反馈值bs；

降采样滤波器，用于对所述系统反馈值bs进行降采样后作为模数转换器的最终输出；

数字逻辑控制单元，用于产生系统的控制时序。

2.根据权利要求1所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：当系统反馈值bs＝0时，输入信号选择模块接收的反相输入信号为V_BE2；当系统反馈值bs＝1时，输入信号选择模块接收的反相输入信号为k*V_BE2；其中k为根据测温范围选定的比例系数，V_BE2为基于BJT的集成温度传感器中感温前端BJT二管基极与发射极之间的电压，所述BJT为对管结构且其中二管偏置电流为一管偏置电流的P倍，P为大于1的实数。

3.根据权利要求1所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：所述输入信号选择模块包括六个开关S1、S2、S4、S5、S6、S7，其中开关S1的一端接电压V_BE2，开关S2的一端接电压k*V_BE2，开关S1的另一端与开关S2的另一端、开关S5的一端以及开关S7的一端相连，开关S5的另一端与开关S6的一端以及采样电容C_s1b的一端相连，开关S6的另一端与开关S4的一端相连并接电压V_BE1，开关S4的另一端与开关S7的另一端以及采样电容C_s1a的一端相连，V_BE1为基于BJT的集成温度传感器中感温前端BJT一管基极与发射极之间的电压，开关S4和S5的通断受时钟信号CLK1控制，开关S6和S7的通断受时钟信号CLK2控制，开关S1的通断受开关信号K1控制，开关S2的通断受开关信号K2控制。

4.根据权利要求1所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：所述第一级积分器包括跨导放大器OTA1、两个积分电容C_int1a和C_int1b以及四个开关S8～S11，其中跨导放大器OTA1的正相输入端与开关S8的一端、开关S9的一端以及采样电容C_s1a的另一端相连，跨导放大器OTA1的反相输入端与开关S10的一端、开关S11的一端以及采样电容C_s1b的另一端相连，开关S8的另一端与积分电容C_int1a的一端相连，开关S11的另一端与积分电容C_int1b的一端相连，跨导放大器OTA1的反相输出端与开关S9的另一端以及积分电容C_int1a的另一端相连并作为第一级积分器的正相输出端，跨导放大器OTA1的正相输出端与开关S10的另一端以及积分电容C_int1b的另一端相连并作为第一级积分器的反相输出端，开关S9和S10的通断受时钟信号CLK1控制，开关S8和S11的通断受时钟信号CLK2控制。

5.根据权利要求1所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：所述第二级积分器包括跨导放大器OTA2、两个输入电容C_S2a和C_S2b、两个积分电容C_int2a和C_int2b以及八个开关S12～S19，其中开关S12的一端与第一级积分器的正相输出端相连，开关S18的一端与第一级积分器的反相输出端相连，开关S12的另一端与输入电容C_S2a的一端以及开关S14的一端相连，输入电容C_S2a的另一端与开关S13的一端以及开关S15的一端相连，开关S14的另一端与开关S16的一端相连并接共模电压CM，开关S15的另一端与开关S17的一端相连并接共模电压CM，开关S18的另一端与输入电容C_S2b的一端以及开关S16的另一端相连，输入电容C_S2b的另一端与开关S19的一端以及开关S17的另一端相连，开关S13的另一端与跨导放大器OTA2的正相输入端以及积分电容C_int2a的一端相连，开关S19的另一端与跨导放大器OTA2的反相输入端以及积分电容C_int2b的一端相连，跨导放大器OTA2的反相输出端与积分电容C_int2a的另一端相连并作为第二级积分器的正相输出端，跨导放大器OTA2的正相输出端与积分电容C_int2b的另一端相连并作为第二级积分器的反相输出端，开关S12、S15、S17和S18的通断受时钟信号CLK3控制，开关S13、S14、S16和S19的通断受时钟信号CLK4控制。

6.根据权利要求1所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：所述开关电容模拟加法器包括四个电容C_SA1a、C_SA1b、C_SA2a、C_SA2b以及十二个开关S20～S31，其中开关S20的一端与第一级积分器的正相输出端相连，开关S20的另一端与电容C_SA2a的一端以及开关S24的一端相连，开关S24的另一端接共模电压CM，开关S22的一端与第二级积分器的正相输出端相连，开关S22的另一端与电容C_SA1a的一端以及开关S26的一端相连，电容C_SA1a的另一端开关S28的一端、电容C_SA2a的另一端以及开关S30的一端相连，开关S30的另一端与比较器的正相输入端相连，开关S21的一端与第一级积分器的反相输出端相连，开关S21的另一端与电容C_SA2b的一端以及开关S25的一端相连，开关S25的另一端接共模电压CM，开关S23的一端与第二级积分器的反相输出端相连，开关S23的另一端与电容C_SA1b的一端以及开关S27的一端相连，电容C_SA1b的另一端开关S29的一端、电容C_SA2b的另一端以及开关S31的一端相连，开关S31的另一端与比较器的反相输入端相连，开关S26的另一端与开关S27的另一端相连并接共模电压CM，开关S28的另一端与开关S29的另一端相连并接共模电压CM，开关S24、S25、S26、S27、S30和S31的通断受时钟信号CLK3控制，开关S20、S21、S22、S23、S28和S29的通断受时钟信号CLK4控制，比较器的时钟端接时钟信号CLK_Latch。

7.根据权利要求3～6任一权利要求所述的低功耗低开关泄露ΔΣ模数转换器，其特征在于：所述数字逻辑控制单元包括一个非交叠时钟产生模块、四个D触发器DEF1～DEF4、三个与门AND1～AND3以及两个反相器INV1和INV2，其中非交叠时钟产生模块的输入端接收外部给定时钟信号CLK，输出产生一对相位互补且具有死区的时钟信号CLK1和CLK2，D触发器DEF1的输入端和输出反相端相连，与门AND1的第一输入端与D触发器DEF1的输出端相连，与门AND1的第二输入端与D触发器DEF1的时钟端相连并接时钟信号CLK2，与门AND1的输出端产生时钟信号CLK4；反相器INV1的输入端接时钟信号CLK2，反相器INV1的输出端与D触发器DEF2的时钟端以及与门AND2的第二输入端相连，D触发器DEF2的输入端和输出反相端相连，与门AND2的第一输入端与D触发器DEF2的输出端相连，与门AND2的输出端产生时钟信号CLK3，与门AND3的第一输入端接时钟信号CLK3，与门AND3的第二输入端接外部给定时钟信号CLK，与门AND3的输出端产生时钟信号CLK_Latch；D触发器DEF3的输入端接系统反馈值bs，D触发器DEF3的输出端与D触发器DEF4的输入端相连，D触发器DEF3的时钟端与D触发器DEF4的时钟端相连并接时钟信号CLK1，D触发器DEF4的输出端与反相器INV2的输入端相连并产生开关信号K1，反相器INV2的输出端产生开关信号K2。

Images