CN114675703A - 一种消除直流漂移电压的模拟数字转换电路 - Google Patents
一种消除直流漂移电压的模拟数字转换电路 Download PDFInfo
- Publication number
- CN114675703A CN114675703A CN202210584789.4A CN202210584789A CN114675703A CN 114675703 A CN114675703 A CN 114675703A CN 202210584789 A CN202210584789 A CN 202210584789A CN 114675703 A CN114675703 A CN 114675703A
- Authority
- CN
- China
- Prior art keywords
- switch
- operational amplifier
- capacitor
- series
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 165
- 238000005070 sampling Methods 0.000 claims abstract description 68
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种消除直流漂移电压的模拟数字转换电路，涉及电子线路技术领域。电路消除了高精度测量电路中的直流漂移电压。电路至少包括：通过第二采样电容级联的第一运算放大器模块和第二运算放大器模块，以及由时序控制的开关电容。第一运算放大器模块和第二运算放大器模块，均为差分输入、输出。通过本发明提供的一种消除直流漂移电压的模拟数字转换电路，可以实现将高精度测量电路的残留直流漂移电压降低至微伏以下级别，并且前馈通路和反馈环路保障电路系统的稳定运行。
Description
技术领域
本发明涉及电子线路技术领域，特别涉及一种消除直流漂移电压的模拟数字转换电路。
背景技术
Delta Sigma Analog to Digital Converter（DS-ADC）常用于高精度直流或低频信号的测量。在高精度测量应用场景中，通常要求被测量的电压或电流有极低的直流漂移（DC offset）。相应地，双采样自动调零（Correlated Double Sampling Auto Zero，CDS-AZ）是在DS-ADC中常用的调零技术。在直流漂移要求在几微伏甚至更低时，由于相关双采样自动调零会造成残留漂移（Residual Offset），不满足高精度测量电路对直流漂移微伏以下的量级要求。
因此，亟需一种消除直流漂移电压的模拟数字转换电路，在双采样自动调零的基础上，进一步将残留直流漂移电压降低至微伏以下级别。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种消除直流漂移电压的模拟数字转换电路，以克服现有技术中的高精度测量电路难以将直流漂移降低至微伏级别以下的问题。
为了解决上述的一个或多个技术问题，本发明采用的技术方案如下：
提供一种消除直流漂移电压的模拟数字转换电路，其特征在于，电路至少包括：第一模块，第二模块，第一模块与第二模块均为差分输入、输出；
第一模块包括：第一运算放大器，第一开关，第二开关，第一积分电容；第二模块包括：第二运算放大器，第一开关，第二开关，第二积分电容；其中，第一开关由第一时序信号控制，第二开关由第二时序信号控制；
第二时序与第一时序反相；
第一运算放大器的正输入端与负输出端之间并联有第一开关，第一运算放大器的正输入端与第二开关的一端电性连接，第二开关的另一端通过第一积分电容串联至第一运算放大器的负输出端；第一运算放大器的负输入端与正输出端之间并联有第一开关，第一运算放大器的负输入端与第二开关的一端电性连接，第二开关的另一端通过第一积分电容串联至第一运算放大器的正输出端；
第二运算放大器的正输入端与负输出端之间并联有第一开关，第二运算放大器的正输入端与第二开关的一端电性连接，第二开关的另一端通过第二积分电容串联至第二运算放大器的负输出端；第二运算放大器的负输入端与正输出端之间并联有第一开关，第二运算放大器的负输入端与第二开关的一端电性连接，第二开关的另一端通过第二积分电容串联至第二运算放大器的正输出端；
第一运算放大器的负输出端通过串联第二采样电容与第二运算放大器的正输入端级联，第一运算放大器的正输出端通过串联第二采样电容与第二运算放大器的负输入端级联。
进一步地，电路还包括比较器；
比较器的正输入端通过依次串联第一开关，第三反馈电容，第二延迟开关与第二运算放大器的负输出端级联；
比较器的负输入端通过依次串联第一开关，第三反馈电容，第二延迟开关与第二运算放大器的正输出端级联；
比较器的负输出端输出信号Bs，比较器的正输出端输出信号
。
进一步地，第一运算放大器的正输入端依次通过串联第一采样电容和第一延迟开关与信号正输入端电性连接；
第一运算放大器的负输入端依次通过串联第一采样电容和第一延迟开关与信号负输入端电性连接。
进一步地，信号正输入端通过依次串联第二延迟开关，第一反馈电容连接至比较器正输入端通路上第三反馈电容与第一开关的连接点，信号负输入端通过依次串联第二延迟开关，第一反馈电容连接至比较器负输入端通路上第三反馈电容与第一开关的连接点，形成第一前馈通路。
进一步地，第一运算放大器的负输出端通过串联第二反馈电容连接至比较器正输入端通路上第三反馈电容与第一开关的连接点，第一运算放大器的正输出端通过串联第二反馈电容连接至比较器负输入端通路上第三反馈电容与第一开关的连接点，形成第二前馈通路。
进一步地，正、负参考电压通过依次串联第三开关组和第二延迟开关连接至信号正输入端通路上第一延迟开关和第一采样电容的连接点，正、负参考电压通过依次串联第三开关组和第二延迟开关连接至信号正输入端通路上第一延迟开关和第一采样电容的连接点，构成反馈环路；
其中，第三开关组受比较器输出信号控制。
进一步地，电路设置有共模电压，共模电压通过第一延迟开关连接至第三反馈电容与第二延迟开关的连接点，通过第一延迟开关连接至第一反馈电容与第二延迟开关的连接点，通过第二开关连接至第一开关和第三反馈电容的连接点。
进一步地，第一积分电容两端并联有重置开关，第二积分电容两端并联有重置开关。
进一步地，第一运算放大器的负输出端通过依次串联第四开关组和第二采样电容连接至第二运算放大器的正输入端；
第一运算放大器的正输出端通过依次串联第四开关组和第二采样电容连接至第二运算放大器的负输入端；
第四开关组包括：相互并联的第一延迟开关和第二延迟开关。
进一步地，第一延迟开关受第一延迟时序控制，第二延迟开关受第二延迟时序控制；
第一延迟时序与第一时序存在预设延迟，第二延迟时序与第二时序存在预设延迟。
本发明实施例提供的技术方案带来的有益效果是：
1. 通过一种消除直流漂移电压的模拟数字转换电路，实现了将高精度测量电路的残留直流漂移电压降低至微伏以下级别；
2. 前馈通路和反馈环路保障电路系统的稳定运行。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种传统二阶DS-ADC采样电路示意图；
图2是本发明实施例提供的一种消除直流漂移电压的模拟数字转换电路示意图；
图3是本发明实施例提供的另一种消除直流漂移电压的模拟数字转换电路示意图；
图4是本发明实施例提供的一种消除直流漂移电压的模拟数字转换电路的系统级框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。说明书附图中的编号，仅表示对各个功能部件或模块的区分，不表示部件或模块之间的逻辑关系。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。
图1示出了一种传统二阶DS-ADC采样电路，第一级积分器的运算放大器A1的直流漂移为Vos1，直流增益为G1，第二级积分器的运算放大器A2的直流漂移为Vos2。在低功耗设计中，Vos1，Vos2通常直有几毫伏，G1最小只有100。在采样阶段，开关P1导通，开关P2关闭，第一级采样电容Cs1对输入电压Vin进行采样；在积分阶段，开关P2导通，开关P1关闭，运算放大器A1连接为积分器形式，由于运算放大器A1存在直流漂移电压Vos1，运算放大器A1的输出Vo1可以表示为：
由于Vos1参与积分器的积分，等效为在Vin上叠加了Vos1的直流漂移电压。
对于第二级积分器的运算放大器A2，在采样阶段，开关P1导通，开关P2关闭，第二级采样电容Cs2对运算放大器A1的差分输出电压进行采样；在积分阶段，开关P2导通，开关P1关闭，运算放大器A2连接为积分器形式，由于运算放大器A2存在直流漂移电压Vos2，第二级积分器等效到第二级的输入为Vos2，等效到第一级的输入为
。
为了进一步消除经双采样自动调零后残留的直流漂移电压，本发明公开一种消除直流漂移电压的模拟数字转换电路，具体的技术方案如下：
如图2所示，提供一种消除直流漂移电压的模拟数字转换电路，用于消除高精度测量电路中，经过双采样自动调零后残留的直流漂移电压，电路至少包括：
第一模块，第二模块，第一模块与第二模块均为差分输入、输出；
第一模块包括：第一运算放大器A1，第一开关P1，第二开关P2，第一积分电容Cint1；第二模块包括：第二运算放大器A2，第一开关P1，第二开关P2，第二积分电容Cint2；其中，第一开关P1由第一时序信号控制，第二开关P2由第二时序信号控制；第二时序与第一时序反相。
第一运算放大器A1的正输入端与负输出端之间并联有第一开关P1，第一运算放大器A1的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的负输出端；第一运算放大器A1的负输入端与正输出端之间并联有第一开关P1，第一运算放大器A1的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的正输出端；
第二运算放大器A2的正输入端与负输出端之间并联有第一开关P1，第二运算放大器A2的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的负输出端；第二运算放大器A2的负输入端与正输出端之间并联有第一开关P1，第二运算放大器A2的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的正输出端；
第一运算放大器A1的负输出端通过串联第二采样电容Cs2与第二运算放大器A2的正输入端级联，第一运算放大器A1的正输出端通过串联第二采样电容Cs2与第二运算放大器A2的负输入端级联。
电路还包括比较器；
比较器的正输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的负输出端级联；
比较器的负输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的正输出端级联；
比较器的负输出端输出信号Bs，比较器的正输出端输出信号
。
第一运算放大器A1的正输入端依次通过串联第一采样电容Cs1和第一延迟开关P1d与信号正输入端电性连接；
第一运算放大器A1的负输入端依次通过串联第一采样电容Cs1和第一延迟开关与信号负输入端电性连接。
信号正输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，信号负输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第一前馈通路。
第一运算放大器A1的负输出端通过串联第二反馈电容Cf2连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，第一运算放大器A1的正输出端通过串联第二反馈电容Cf2连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第二前馈通路。
正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，构成反馈环路；
其中，第三开关组受比较器输出信号控制。
具体地，连接至第一运算放大器A1正输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref+，由
信号控制的开关连接正参考电压Vref-；连接至第一运算放大器A1负输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref-，由
信号控制的开关连接正参考电压Vref+；
电路设置有共模电压Vcm，共模电压Vcm通过第一延迟开关P1d连接至第三反馈电容Cf3与第二延迟开关P2d的连接点，通过第一延迟开关P1d连接至第一反馈电容Cf1与第二延迟开关P2d的连接点，通过第二开关P2d连接至第一开关P1和第三反馈电容Cf3的连接点。
第一积分电容Cint1两端并联有重置开关reset，第二积分电容Cint2两端并联有重置开关reset。
第一运算放大器A1的直流漂移电压为Vos1，直流增益设为G1，第二运算放大器A2的直流漂移电压为Vos2。在第一运算放大器A1在采样阶段，开关P1导通，开关P2关闭，第一运算放大器A1连接为单位反馈形式，其直流漂移电压将保存于电容Cs1上，电容Cs1上保存的直流漂移电压为VCs1表示为：
。
在第一运算放大器A1的积分阶段，开关P2导通，开关P1关断，第一运算放大器A1连接为积分器形式，第一运算放大器A1的输出Vo1由下式表示：
此时，Vos1仅叠加在Vo1上，并未参与积分器的积分。因此，第一运算放大器A1的输出端仍然残留了
的直流漂移电压，等效到输入端为
。
在第二运算放大器A2的采样阶段，开关P1导通，开关P2关断，电容Cs2采样第一运算放大器A1单位反馈时的输出，也就是第一运算放大器A1输出的残余直流漂移电压
；在第二运算放大器A2的积分阶段，开关P2导通，开关P1关闭，第一运算放大器A1的输出Vo1可表示为下式：
通过电容Cs2，在电容Cs2上产生的电压差由下式表示：
由于第一级残余漂移没有被电容Cs2积分到Cint2。因此，第一运算放大器A1的残余直流漂移电压被完全消除。
第二运算放大器A2所构成的积分器，其自身直流漂移电压等效到输入端为
为小量，可以忽略不计。
在另一个实施例中，第一运算放大器A1的负输出端通过依次串联第四开关组和第二采样电容Cs2连接至第二运算放大器A2的正输入端；
第一运算放大器A1的正输出端通过依次串联第四开关组和第二采样电容Cs2连接至第二运算放大器A2的负输入端；
第四开关组包括：相互并联的第一延迟开关P1d和第二延迟开关P2d。
第一延迟开关P1d受第一延迟时序控制，第二延迟开关P2d受第二延迟时序控制；
第一延迟时序与第一时序存在预设延迟，第二延迟时序与第二时序存在预设延迟。
图4示出了一种消除直流漂移电压的模拟数字转换电路的系统级框图，两级离散时间积分器级联形成高增益通路，由比较器量化积分输出，并且将结果负反馈至输入端。前馈通路a1降低各积分器输出级的摆幅，前馈通路a2实现反馈系统的稳定。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
实施例1
下面结合图2阐述一种消除直流漂移电压的模拟数字转换电路。电路包括：
第一模块，第二模块，第一模块与第二模块均为差分输入、输出；
第一模块包括：第一运算放大器A1，第一开关P1，第二开关P2，第一积分电容Cint1；第二模块包括：第二运算放大器A2，第一开关P1，第二开关P2，第二积分电容Cint2；其中，第一开关P1由第一时序信号控制，第二开关P2由第二时序信号控制；第二时序与第一时序反相；
第一运算放大器A1的正输入端与负输出端之间并联有第一开关P1，第一运算放大器A1的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的负输出端；第一运算放大器A1的负输入端与正输出端之间并联有第一开关P1，第一运算放大器A1的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的正输出端；
第二运算放大器A2的正输入端与负输出端之间并联有第一开关P1，第二运算放大器A2的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的负输出端；第二运算放大器A2的负输入端与正输出端之间并联有第一开关P1，第二运算放大器A2的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的正输出端；
第一运算放大器A1的负输出端通过串联第二采样电容Cs2与第二运算放大器A2的正输入端级联，第一运算放大器A1的正输出端通过串联第二采样电容Cs2与第二运算放大器A2的负输入端级联。
电路还包括比较器；
比较器的正输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的负输出端级联；
比较器的负输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的正输出端级联；
比较器的负输出端输出信号Bs，比较器的正输出端输出信号
。
第一运算放大器A1的正输入端依次通过串联第一采样电容Cs1和第一延迟开关P1d与信号正输入端电性连接；
第一运算放大器A1的负输入端依次通过串联第一采样电容Cs1和第一延迟开关与信号负输入端电性连接。
信号正输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，信号负输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第一前馈通路。
第一运算放大器A1的负输出端通过串联第二反馈电容Cf2连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，第一运算放大器A1的正输出端通过串联第二反馈电容Cf2连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第二前馈通路。
正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，构成反馈环路；
其中，第三开关组受比较器输出信号控制。
具体地，连接至第一运算放大器A1正输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref+，由
信号控制的开关连接正参考电压Vref-；连接至第一运算放大器A1负输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref-，由
信号控制的开关连接正参考电压Vref+；
电路设置有共模电压Vcm，共模电压Vcm通过第一延迟开关P1d连接至第三反馈电容Cf3与第二延迟开关P2d的连接点，通过第一延迟开关P1d连接至第一反馈电容Cf1与第二延迟开关P2d的连接点，通过第二开关P2d连接至第一开关P1和第三反馈电容Cf3的连接点。
第一积分电容Cint1两端并联有重置开关reset，第二积分电容Cint2两端并联有重置开关reset。
第一运算放大器A1的直流漂移电压为Vos1，直流增益设为G1，第二运算放大器A2的直流漂移电压为Vos2。在第一运算放大器A1在采样阶段，开关P1导通，开关P2关闭，第一运算放大器A1连接为单位反馈形式，其直流漂移电压将保存于电容Cs1上，电容Cs1上保存的直流漂移电压为VCs1表示为：
。
在第一运算放大器A1的积分阶段，开关P2导通，开关P1关断，第一运算放大器A1连接为积分器形式，第一运算放大器A1的输出Vo1由下式表示：
此时，Vos1仅叠加在Vo1上，并未参与积分器的积分。因此，第一运算放大器A1的输出端仍然残留了
的直流漂移电压，等效到输入端为
。
在第二运算放大器A2的采样阶段，开关P1导通，开关P2关断，电容Cs2采样第一运算放大器A1单位反馈时的输出，也就是第一运算放大器A1输出的残余直流漂移电压
；在第二运算放大器A2的积分阶段，开关P2导通，开关P1关闭，第一运算放大器A1的输出Vo1可表示为下式：
通过电容Cs2，在电容Cs2上产生的电压差由下式表示：
由于第一级残余漂移没有被电容Cs2积分到Cint2。因此，第一运算放大器A1的残余直流漂移电压被完全消除。
第二运算放大器A2所构成的积分器，其自身直流漂移电压等效到输入端为
为小量，可以忽略不计。
图4示出了一种消除直流漂移电压的模拟数字转换电路的系统级框图，两级离散时间积分器级联形成高增益通路，由比较器量化积分输出，并且将结果负反馈至输入端。前馈通路a1降低各积分器输出级的摆幅，前馈通路a2实现反馈系统的稳定。
实施例2
下面结合图3阐述一种消除直流漂移电压的模拟数字转换电路。电路包括：
第一模块，第二模块，第一模块与第二模块均为差分输入、输出；
第一模块包括：第一运算放大器A1，第一开关P1，第二开关P2，第一积分电容Cint1；第二模块包括：第二运算放大器A2，第一开关P1，第二开关P2，第二积分电容Cint2；其中，第一开关P1由第一时序信号控制，第二开关P2由第二时序信号控制；第二时序与第一时序反相；
第一运算放大器A1的正输入端与负输出端之间并联有第一开关P1，第一运算放大器A1的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的负输出端；第一运算放大器A1的负输入端与正输出端之间并联有第一开关P1，第一运算放大器A1的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第一积分电容Cint1串联至第一运算放大器A1的正输出端；
第二运算放大器A2的正输入端与负输出端之间并联有第一开关P1，第二运算放大器A2的正输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的负输出端；第二运算放大器A2的负输入端与正输出端之间并联有第一开关P1，第二运算放大器A2的负输入端与第二开关P2的一端电性连接，第二开关P2的另一端通过第二积分电容Cint2串联至第二运算放大器A2的正输出端；
第一运算放大器A1的负输出端通过串联第二采样电容Cs2与第二运算放大器A2的正输入端级联，第一运算放大器A1的正输出端通过串联第二采样电容Cs2与第二运算放大器A2的负输入端级联。
电路还包括比较器；
比较器的正输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的负输出端级联；
比较器的负输入端通过依次串联第一开关P1，第三反馈电容Cf3，第二延迟开关P2d与第二运算放大器A2的正输出端级联；
比较器的负输出端输出信号Bs，比较器的正输出端输出信号
。
第一运算放大器A1的正输入端依次通过串联第一采样电容Cs1和第一延迟开关P1d与信号正输入端电性连接；
第一运算放大器A1的负输入端依次通过串联第一采样电容Cs1和第一延迟开关与信号负输入端电性连接。
信号正输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，信号负输入端通过依次串联第二延迟开关P2d，第一反馈电容Cf1连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第一前馈通路。
第一运算放大器A1的负输出端通过串联第二反馈电容Cf2连接至比较器正输入端通路上第三反馈电容Cf3与第一开关P1的连接点，第一运算放大器A1的正输出端通过串联第二反馈电容Cf2连接至比较器负输入端通路上第三反馈电容Cf3与第一开关P1的连接点，形成第二前馈通路。
正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，正、负参考电压通过依次串联第三开关组和第二延迟开关P2d连接至信号正输入端通路上第一延迟开关P1d和第一采样电容Cs1的连接点，构成反馈环路；
其中，第三开关组受比较器输出信号控制。
具体地，连接至第一运算放大器A1正输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref+，由
信号控制的开关连接正参考电压Vref-；连接至第一运算放大器A1负输入端一侧的第三开关组，由Bs信号控制的开关连接正参考电压Vref-，由
信号控制的开关连接正参考电压Vref+；
电路设置有共模电压Vcm，共模电压Vcm通过第一延迟开关P1d连接至第三反馈电容Cf3与第二延迟开关P2d的连接点，通过第一延迟开关P1d连接至第一反馈电容Cf1与第二延迟开关P2d的连接点，通过第二开关P2d连接至第一开关P1和第三反馈电容Cf3的连接点。
第一积分电容Cint1两端并联有重置开关reset，第二积分电容Cint2两端并联有重置开关reset。
第一运算放大器A1的负输出端通过依次串联第四开关组和第二采样电容Cs2连接至第二运算放大器A2的正输入端；
第一运算放大器A1的正输出端通过依次串联第四开关组和第二采样电容Cs2连接至第二运算放大器A2的负输入端；
第四开关组包括：相互并联的第一延迟开关P1d和第二延迟开关P2d。
第一延迟开关P1d受第一延迟时序控制，第二延迟开关P2d受第二延迟时序控制；
第一延迟时序与第一时序存在预设延迟，第二延迟时序与第二时序存在预设延迟。
第一运算放大器A1的直流漂移电压为Vos1，直流增益设为G1，第二运算放大器A2的直流漂移电压为Vos2。在第一运算放大器A1在采样阶段，开关P1导通，开关P2关闭，第一运算放大器A1连接为单位反馈形式，其直流漂移电压将保存于电容Cs1上，电容Cs1上保存的直流漂移电压为VCs1表示为：
。
在第一运算放大器A1的积分阶段，开关P2导通，开关P1关断，第一运算放大器A1连接为积分器形式，第一运算放大器A1的输出Vo1由下式表示：
此时，Vos1仅叠加在Vo1上，并未参与积分器的积分。因此，第一运算放大器A1的输出端仍然残留了
的直流漂移电压，等效到输入端为
。
在第二运算放大器A2的采样阶段，开关P1导通，开关P2关断，电容Cs2通过第四开关组中的P1d采样第一运算放大器A1单位反馈时的输出，也就是第一运算放大器A1输出的残余直流漂移电压
；在第二运算放大器A2的积分阶段，开关P2导通，开关P1关闭，第一运算放大器A1的输出Vo1可表示为下式：
通过电容Cs2，在电容Cs2上产生的电压差由下式表示：
由于第一级残余漂移没有被电容Cs2积分到Cint2。因此，第一运算放大器A1的残余直流漂移电压被完全消除。
第二运算放大器A2所构成的积分器，其自身直流漂移电压等效到输入端为
为小量，可以忽略不计。
图4示出了一种消除直流漂移电压的模拟数字转换电路的系统级框图，两级离散时间积分器级联形成高增益通路，由比较器量化积分输出，并且将结果负反馈至输入端。前馈通路a1降低各积分器输出级的摆幅，前馈通路a2实现反馈系统的稳定。
特别地，根据本申请的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请的实施例包括一种计算机程序产品，其包括装载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置从网络上被下载和安装，或者从存储器被安装，或者从ROM 被安装。在该计算机程序被外部处理器执行时，执行本申请的实施例的方法中限定的上述功能。
需要说明的是，本申请的实施例的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(Radio Frequency, 射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述服务器中所包含的；也可以是单独存在，而未装配入该服务器中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该服务器执行时，使得该服务器：响应于检测到终端的外设模式未激活时，获取终端上应用的帧率；在帧率满足息屏条件时，判断用户是否正在获取终端的屏幕信息；响应于判断结果为用户未获取终端的屏幕信息，控制屏幕进入立即暗淡模式。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的实施例的操作的计算机程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java,Smalltalk, C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述电路至少包括：第一模块，第二模块，所述第一模块与所述第二模块均为差分输入、输出；
所述第一模块包括：第一运算放大器，第一开关，第二开关，第一积分电容；所述第二模块包括：第二运算放大器，第一开关，第二开关，第二积分电容；其中，所述第一开关由第一时序信号控制，所述第二开关由第二时序信号控制；
所述第二时序与所述第一时序反相；
所述第一运算放大器的正输入端与负输出端之间并联有第一开关，所述第一运算放大器的正输入端与第二开关的一端电性连接，所述第二开关的另一端通过第一积分电容串联至所述第一运算放大器的负输出端；所述第一运算放大器的负输入端与正输出端之间并联有第一开关，所述第一运算放大器的负输入端与第二开关的一端电性连接，所述第二开关的另一端通过第一积分电容串联至所述第一运算放大器的正输出端；
所述第二运算放大器的正输入端与负输出端之间并联有第一开关，所述第二运算放大器的正输入端与第二开关的一端电性连接，所述第二开关的另一端通过第二积分电容串联至所述第二运算放大器的负输出端；所述第二运算放大器的负输入端与正输出端之间并联有第一开关，所述第二运算放大器的负输入端与第二开关的一端电性连接，所述第二开关的另一端通过第二积分电容串联至所述第二运算放大器的正输出端；
所述第一运算放大器的负输出端通过串联第二采样电容与所述第二运算放大器的正输入端级联，所述第一运算放大器的正输出端通过串联第二采样电容与所述第二运算放大器的负输入端级联。
2.根据权利要求1所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述电路还包括比较器；
所述比较器的正输入端通过依次串联第一开关，第三反馈电容，第二延迟开关与所述第二运算放大器的负输出端级联；
所述比较器的负输入端通过依次串联第一开关，第三反馈电容，第二延迟开关与所述第二运算放大器的正输出端级联；
所述比较器的负输出端输出信号Bs，所述比较器的正输出端输出信号
。
3.根据权利要求1所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述第一运算放大器的正输入端依次通过串联第一采样电容和第一延迟开关与信号正输入端电性连接；
所述第一运算放大器的负输入端依次通过串联第一采样电容和第一延迟开关与信号负输入端电性连接。
4.根据权利要求1-3任意一项所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述信号正输入端通过依次串联第二延迟开关，第一反馈电容连接至比较器正输入端通路上第三反馈电容与第一开关的连接点，所述信号负输入端通过依次串联第二延迟开关，第一反馈电容连接至比较器负输入端通路上第三反馈电容与第一开关的连接点，形成第一前馈通路。
5.根据权利要求4所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述第一运算放大器的负输出端通过串联第二反馈电容连接至比较器正输入端通路上第三反馈电容与第一开关的连接点，所述第一运算放大器的正输出端通过串联第二反馈电容连接至比较器负输入端通路上第三反馈电容与第一开关的连接点，形成第二前馈通路。
6.根据权利要求5所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，正、负参考电压通过依次串联第三开关组和第二延迟开关连接至信号正输入端通路上第一延迟开关和第一采样电容的连接点，构成反馈环路；
其中，所述第三开关组受比较器输出信号控制。
7.根据权利要求6所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述电路设置有共模电压，所述共模电压通过第一延迟开关连接至第三反馈电容与第二延迟开关的连接点，通过第一延迟开关连接至第一反馈电容与第二延迟开关的连接点，通过第二开关连接至第一开关和第三反馈电容的连接点。
8.根据权利要求7所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述第一积分电容两端并联有重置开关，所述第二积分电容两端并联有重置开关。
9.根据权利要求8所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述第一运算放大器的负输出端通过依次串联第四开关组和第二采样电容连接至第二运算放大器的正输入端；
所述第一运算放大器的正输出端通过依次串联第四开关组和第二采样电容连接至第二运算放大器的负输入端；
所述第四开关组包括：相互并联的第一延迟开关和第二延迟开关。
10.根据权利要求9所述的一种消除直流漂移电压的模拟数字转换电路，其特征在于，所述第一延迟开关受第一延迟时序控制，所述第二延迟开关受第二延迟时序控制；
所述第一延迟时序与所述第一时序存在预设延迟，所述第二延迟时序与所述第二时序存在预设延迟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210584789.4A CN114675703B (zh) | 2022-05-27 | 2022-05-27 | 一种消除直流漂移电压的模拟数字转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210584789.4A CN114675703B (zh) | 2022-05-27 | 2022-05-27 | 一种消除直流漂移电压的模拟数字转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114675703A true CN114675703A (zh) | 2022-06-28 |
| CN114675703B CN114675703B (zh) | 2022-08-30 |
Family
ID=82080640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210584789.4A Active CN114675703B (zh) | 2022-05-27 | 2022-05-27 | 一种消除直流漂移电压的模拟数字转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114675703B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116566388A (zh) * | 2023-05-15 | 2023-08-08 | 微传智能科技（常州）有限公司 | 一种基于开关电容时序实现的适用于adc的全差分缓冲器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258951A1 (en) * | 2007-04-23 | 2008-10-23 | Taxas Instruments Incorporated | Hybrid Delta-Sigma/SAR Analog to Digital Converter and Methods for Using Such |
| US20130050003A1 (en) * | 2011-08-24 | 2013-02-28 | National Semiconductor Corporation | Sigma-delta analog to digital converter |
| CN102983865A (zh) * | 2011-09-02 | 2013-03-20 | 富士通半导体股份有限公司 | A/d转换器 |
| CN106027059A (zh) * | 2015-03-25 | 2016-10-12 | 精工半导体有限公司 | Δς 调制器 |
| CN109787633A (zh) * | 2018-12-24 | 2019-05-21 | 哈尔滨工程大学 | 带斩波稳定的适用于混合型adc结构的σδadc |
| CN114050830A (zh) * | 2021-10-20 | 2022-02-15 | 浙江大学 | 用于集成温度传感器的低功耗低开关泄露δ-σ模数转换器 |
-
2022
- 2022-05-27 CN CN202210584789.4A patent/CN114675703B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258951A1 (en) * | 2007-04-23 | 2008-10-23 | Taxas Instruments Incorporated | Hybrid Delta-Sigma/SAR Analog to Digital Converter and Methods for Using Such |
| US20130050003A1 (en) * | 2011-08-24 | 2013-02-28 | National Semiconductor Corporation | Sigma-delta analog to digital converter |
| CN102983865A (zh) * | 2011-09-02 | 2013-03-20 | 富士通半导体股份有限公司 | A/d转换器 |
| CN106027059A (zh) * | 2015-03-25 | 2016-10-12 | 精工半导体有限公司 | Δς 调制器 |
| CN109787633A (zh) * | 2018-12-24 | 2019-05-21 | 哈尔滨工程大学 | 带斩波稳定的适用于混合型adc结构的σδadc |
| CN114050830A (zh) * | 2021-10-20 | 2022-02-15 | 浙江大学 | 用于集成温度传感器的低功耗低开关泄露δ-σ模数转换器 |
Non-Patent Citations (1)
| Title |
|---|
| VINCENT QUIQUEMPOIX ETC.: "A low-Power 22-bit Incremental ADC", 《IEEE JOURNAL OF SOLID-STATE CIRCUIT》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116566388A (zh) * | 2023-05-15 | 2023-08-08 | 微传智能科技（常州）有限公司 | 一种基于开关电容时序实现的适用于adc的全差分缓冲器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114675703B (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100794310B1 (ko) | 스위치드 커패시터 회로 및 그것의 증폭 방법 | |
| US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
| US7460046B2 (en) | Sigma-delta modulators | |
| US20170179969A1 (en) | Adaptive digital quantization noise cancellation filters for mash adcs | |
| US6570519B1 (en) | Switched-capacitor summer circuits and methods and systems using the same | |
| KR100914503B1 (ko) | 하이브리드 멀티스테이지 회로 | |
| US6441769B1 (en) | Overcoming finite amplifier gain in a pipelined analog to digital converter | |
| US6369730B1 (en) | Sigma-delta analog-to-digital converter | |
| CN108141224B (zh) | 电流模式∑-δ调制器及其操作方法、模数转换器和固态成像设备 | |
| US8830099B1 (en) | MDAC with differential current cancellation | |
| US5949361A (en) | Multi-stage delta sigma modulator with one or more high order sections | |
| US7068198B2 (en) | Double-sampled integrator system and method thereof | |
| CN114675703B (zh) | 一种消除直流漂移电压的模拟数字转换电路 | |
| CN101197559A (zh) | 共享放大器电路 | |
| US7408392B2 (en) | PWM-to-voltage converter circuit and method | |
| Caldwell et al. | Incremental data converters at low oversampling ratios | |
| US20070120595A1 (en) | Increasing the common mode range of a circuit | |
| JP7376017B2 (ja) | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ | |
| CN104104387A (zh) | 一种提高模数转换器动态范围的装置和方法 | |
| KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
| US8466822B2 (en) | Analog-to-digital conversion apparatus and signal processing system | |
| CN210157173U (zh) | 一种电容共享结构的Sigma-Delta调制器 | |
| CN111988037A (zh) | 一种电容共享结构的Sigma-Delta调制器 | |
| CN112953546B (zh) | 基于自动归零的逐次逼近型模拟数字转换器及工作方法 | |
| CN111030650B (zh) | 增强型时钟控制比较器失调误差的后台校正电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 808, 8th Floor, Building A10, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: Jiangsu Yuntu Semiconductor Co.,Ltd. Address before: 215500 room 805, No. 1, Southeast Avenue, Changshu high tech Industrial Development Zone, Suzhou City, Jiangsu Province Patentee before: Suzhou yuntu Semiconductor Co.,Ltd. |