CN115001503A

CN115001503A - 一种混合Sigma-Delta/SAR ADC电路设计方法

Info

Publication number: CN115001503A
Application number: CN202210653898.7A
Authority: CN
Inventors: 黄立朝; 庞立鹏; 张淑慧; 章宇新; 孔祥艺; 袁振中; 丁宁; 徐凯英
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2022-06-10
Filing date: 2022-06-10
Publication date: 2022-09-02

Abstract

本发明公开一种混合Sigma‑Delta/SAR ADC电路，属于集成电路领域，包括积分器、比较器、组合电路寄存器和开关控制模块；所述积分器包括运算放大器、参考信号采样单元和积分器转换模式开关；所述运算放大器的输出端与所述比较器的输入端连接，所述比较器的输出端同时连接所述组合电路寄存器和所述开关控制模块；所述开关控制模块同时控制所述积分器转换模式开关和所述参考信号采样单元；所述组合电路寄存器的输出端为混合Sigma‑Delta/SAR ADC电路的总输出。本发明克服了现有高阶调制器功耗较大的不足，在实现相同分辨率的条件下，实现对系统的性能、功耗等的综合优化。

Description

一种混合Sigma-Delta/SAR ADC电路设计方法

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种混合Sigma-Delta/SAR ADC电路。

背景技术

随着消费电子产业和物联网的发展，传感器被广泛应用在各个领域。模数转换器作为传感器信号的接口，是传感器应用系统中不可缺少的部分。传感信号处理的整个工作基于ADC的数据转换，所以，ADC的性能决定了对系统整体的精度。Sigma-Delta ADC由于其高分辨率特性和较低的工艺要求，被广泛应用在各传感器信号处理系统中。总体趋势上，ADC设计向着更大的带宽、更高的分辨率以及更低的功耗推进；但随着技术与设计思路的日益成熟，现如今ADC性能的发展很大程度上依赖于工艺的推进。为了更好地应对工艺技术的限制，以及更好地权衡和处理不同应用下对ADC速度、精度、功耗和面积的要求，关于混合结构ADC的研究和讨论近期被更多的研究。

在传感器中，ADC模块是用来测量量化由感应前端产生的模拟电压。随着传感器分辨率和测量精度的逐渐提高，传感器功耗却在不断降低。传统的传感器工作在5V电源电压下，一般会采用如图1所示的二阶Sigma-Delta调制器。虽然二阶Sigma-Delta调制器构成的ADC很容易实现16位的分辨率，但其结构中会存在两个积分单元，调制器本身就会有较大功耗。

发明内容

本发明的目的在于提供一种混合Sigma-Delta/SAR ADC电路，以解决现有高阶调制器功耗较大的问题，在实现相同分辨率的条件下，实现对系统的性能、功耗等的综合优化。

为解决上述技术问题，本发明提供了一种混合Sigma-Delta/SAR ADC电路，包括积分器、比较器、组合电路寄存器和开关控制模块；

所述积分器包括运算放大器、参考信号采样单元和积分器转换模式开关；所述运算放大器的输出端与所述比较器的输入端连接，所述比较器的输出端同时连接所述组合电路寄存器和所述开关控制模块；所述开关控制模块同时控制所述积分器转换模式开关和所述参考信号采样单元；所述组合电路寄存器的输出端为混合Sigma-Delta/SAR ADC电路的总输出。

在一种实施方式中，所述积分器转换模式开关包括第一转换模式开关、第二转换模式开关、第三转换模式开关、第四转换模式开关、第五转换模式开关和第六转换模式开关；所述第一转换模式开关的一端连接所述运算放大器的正输入端，另一端连接所述运算放大器的正输出端；所述第二转换模式开关的一端连接所述运算放大器的正输入端，另一端连接所述运算放大器的负输出端；所述第三转换模式开关的一端连接所述运算放大器的正输入端，另一端通过第一积分电容连接所述运算放大器的负输出端；所述第六转换模式开关的一端连接所述运算放大器的负输入端，另一端连接所述运算放大器的负输出端；所述第五转换模式开关的一端连接所述运算放大器的负输入端，另一端连接所述运算放大器的正输出端；所述第四转换模式开关的一端连接所述运算放大器的负输入端，另一端通过第二积分电容连接所述运算放大器的正输出端。

在一种实施方式中，所述参考信号采样单元包括十个参考信号采样开关：第一参考信号采样开关、第二参考信号采样开关、...、第九参考信号采样开关和第十参考信号采样开关；每个参考信号采样开关在地GND、电源电压VDD、外部的感温前端模块输出电压VBE和ΔVBE之间切换；其中，

第一参考信号采样开关～第五参考信号采样开关分别通过一个电容连接至所述运算放大器的正输入端，第六参考信号采样开关～第十参考信号采样开关分别通过一个参考信号采样电容连接至所述运算放大器的负输入端；

在积分阶段，所述参考信号采样单元控制连接至VDD的参考信号采样电容个数，调整积分的参考信号V_ref，实现DAC功能。

在一种实施方式中，所述运算放大器的正输出端连接所述比较器的负输入端，所述运算放大器的负输出端连接所述比较器的正输入端。

在一种实施方式中，所述运算放大器的正输入端通过第一采样电容连接第一输入信号采样开关，

所述运算放大器的负输入端通过第二采样电容连接第二输入信号采样开关。

在一种实施方式中，所述积分器在两相不交叠时钟CLK的作用下，在Φ1相进行采样，Φ2相进行积分，其中Φ1相和Φ2相分别为开关控制模块的两相不交叠时钟的1、2相；一次转换周期内，对输入信号V_in进行2^N次采样，对参考信号V_ref进行2^N次采样。

在一种实施方式中，所述积分器中第一采样电容和第二采样电容为C_s，第一积分电容和第二积分电容为C_i；且比例为C_s/C_i＝8/1，完成一阶Sigma-Delta调制后，积分器输出的余量电压表达式为：

其中，V_in为输入信号，V_ref为参考信号，N为一阶Sigma-Delta调制完成后得到的数字码精度，M为比较器输出1与0次数的差值，C_r是参考信号采样电容的电容值。

在本发明提供的混合Sigma-Delta/SAR ADC电路，使用一阶Sigma-Delta调制器对采样信号进行第一步处理，在一阶Sigma-Delta调制器达到所需分辨率的一半时，通过控制积分器转换模式开关来改变电路结构对之前处理的结果进行第二步处理，以达到更高的精度。在第二步处理中，电路整体呈现出SAR ADC的特征。本发明复用了一阶Sigma-Delta调制器中的量化器作为SAR ADC的量化器，并通过控制积分器转换模式开关对其积分电路做出改变，使其可以将输出的余量电压加倍，以降低其对量化器的要求；并且，在积分阶段通过开关控制参考信号采样单位电容接到VDD的个数，调整积分的参考信号V_ref，复用采样电容阵列为DAC，以降低整体功耗。

附图说明

图1为现有的二阶Sigma-Delta ADC结构示意图。

图2为本发明提供的一种混合Sigma-Delta/SARADC电路结构示意图；

图3为混合Sigma-Delta/SAR ADC电路的整体运行流程图；

图4为混合Sigma-Delta/SAR ADC电路中的积分器运行流程图；

具体实施方式

以下结合附图和具体实施例对本发明提出的一种混合Sigma-Delta/SAR ADC电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供了一种混合Sigma-Delta/SAR ADC电路100，其具体结构如图2所示，包括积分器110和数字控制模块150，所述积分器110和所述数字控制模块150通过比较器140相连。

所述积分器110内置运算放大器107、积分器转换模式开关117和参考信号采样单元120；所述积分器110的正输入端通过第一采样电容103连接第一输入信号采样开关108，负输入端通过第二采样电容104连接第二输入信号采样开关109。所述积分器转换模式开关117包括第一转换模式开关111、第二转换模式开关112、第三转换模式开关113、第四转换模式开关114、第五转换模式开关115、第六转换模式开关116；所述第一转换模式开关111的一端连接所述运算放大器107的正输入端，另一端连接所述运算放大器107的正输出端；所述第二转换模式开关112的一端连接所述运算放大器107的正输入端，另一端连接所述运算放大器107的负输出端；所述第三转换模式开关113的一端连接所述运算放大器107的正输入端，另一端通过第一积分电容101连接所述运算放大器107的负输出端；所述第六转换模式开关116的一端连接所述运算放大器107的负输入端，另一端连接所述运算放大器107的负输出端；所述第五转换模式开关115的一端连接所述运算放大器107的负输入端，另一端连接所述运算放大器107的正输出端；所述第四转换模式开关114的一端连接所述运算放大器107的负输入端，另一端通过第二积分电容102连接所述运算放大器107的正输出端。

所述参考信号采样单元120包括十个参考信号采样开关：第一参考信号采样开关、第二参考信号采样开关、...、第九参考信号采样开关和第十参考信号采样开关；每个参考信号采样开关在地GND、电源电压VDD、外部的感温前端模块输出电压VBE和ΔVBE之间切换；其中第一参考信号采样开关～第五参考信号采样开关分别通过一个参考信号采样电容(即参考信号采样电容121～125)连接至所述运算放大器107的正输入端，第六参考信号采样开关～第十参考信号采样开关分别通过一个电容(即参考信号采样电容126～130)连接至所述运算放大器107的负输入端。

所述数字控制模块150包括组合电路寄存器160和开关控制模块151；所述运算放大器107的负输出端连接所述比较器140的正输入端，所述运算放大器107的正输出端连接所述比较器140的负输入端。所述比较器140的输出端同时连接所述组合电路寄存器160的输入端和所述开关控制模块151；所述组合电路寄存器160的输出端为ADC的总输出；所述开关控制模块151控制所述积分器转换模式开关117和所述参考信号采样单元120。

为实现Sigma-Delta/SAR ADC达到N位精度，所述积分器110在两相不交叠时钟CLK的作用下，在Φ1相进行采样，Φ2相进行积分，其中Φ1相和Φ2相分别为开关控制模块的两相不交叠时钟的1、2相。一次转换周期内，对输入信号Vin+和Vin-进行2^N次采样，对参考信号V_ref进行2^N次采样。

如图3所示为本发明的整体运行流程图，在电路工作时，前2^N个周期进行一阶Sigma-Delta调制，即图3中的步骤210，得到一个N位精度的数字码，在之前的一阶Sigma-Delta调制完成之后，可以得到此时余量电压ΔV_R表达式为：

其中，V_in为输入信号，V_ref为参考信号，N为一阶Sigma-Delta调制完成后得到的数字码精度，M为比较器140输出1与0次数的差值，如图4中步骤302、步骤303、步骤304所示，当比较器输出为1，减去V_ref，输出为0时则加上V_ref，C_s为输入信号采样电容103、104的电容值，采样电容103、104的电容值相等，C_s为其中一个采样电容值；C_i为积分电容101、102的电容值，积分电容101、102的电容值相等，C_i为其中一个积分电容值；C_r为参考信号采样电容121～130的电容值。在具体电路设计中，一般取C_s＝C_r，ΔV_R为积分器110的负输出端105、正输出端106之间的差动电压，称为余量电压，可见这个余量电压已经是原有量化误差的累加了，此时余量电压更容易被量化。

进一步地，在一阶Sigma-Delta调制完成之后，即达到所需精度一半精度时，便不继续采样，即第一输入信号采样开关108、第二输入信号采样开关109处于开路状态，此时电路需要进入SAR量化阶段，如图3中的步骤220。

量化期间可以不断放大未量化部分的电压，然后再通过比较器140进行量化，得到更加精确的数字码。此技术最重要的部分就是将电压准确地放大2倍，本发明使用了电容耦合的方式实现电压放大，要实现电压准确放大的这个功能，下面进行电荷守恒分析。

假设在一阶Sigma-Delta调制完成时为t＝0，则有：

Q_init＝Q_Cia|t＝0+Q_Cib|t＝0

其中Q_init为初始电荷，Q_Cia|t＝₀和Q_Cib|t＝₀为第一积分电容101C_ia和第二积分电容102C_ib在t＝0时候的电荷。当闭合第一参考信号采样开关、第二参考信号采样开关后，输入信号第一采样电容103、第二采样电容104与积分电容101、102发生电荷转移，可以得到：

Q_Cia＝Q_Cia|t＝0+Q_Csa；Q_Cib＝Q_Cib|t＝0+Q_Csb

Q_Cia是第一积分电容101的电荷，Q_Cib是第二积分电容102，Q_Csa是第一采样电容103的电荷，Q_Csb是第二采样电容104的电荷；此时闭合第五参考信号采样开关、第六参考信号采样开关，有：

C_sa是第一采样电容103，C_sb是第二采样电容104；通过上式，容易知道可以通过设计C_ia、C_ib、C_sa和C_sb的值来使Q_Cia和Q_Cib为Q_Cia|t＝0和Q_Cib|t＝0的组合。通过配置电容使其电荷表达式为：

此时有：

Q_final＝Q_Cia+Q_Cib＝Q_Cia|t＝0+Q_Cib|t＝0＝2Q_init

可见经过闭合第一参考信号采样开关、第二参考信号采样开关后，在电荷平衡之后，差动电压可以精确增大为原来的2倍。

本发明能够克服现有高阶调制器功耗较大的不足，在实现相同分辨率的条件下，实现对系统的性能、功耗等的综合优化。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种混合Sigma-Delta/SAR ADC电路，其特征在于，包括积分器、比较器、组合电路寄存器和开关控制模块；

2.如权利要求1所述的混合Sigma-Delta/SAR ADC电路，其特征在于，所述积分器转换模式开关包括第一转换模式开关、第二转换模式开关、第三转换模式开关、第四转换模式开关、第五转换模式开关和第六转换模式开关；所述第一转换模式开关的一端连接所述运算放大器的正输入端，另一端连接所述运算放大器的正输出端；所述第二转换模式开关的一端连接所述运算放大器的正输入端，另一端连接所述运算放大器的负输出端；所述第三转换模式开关的一端连接所述运算放大器的正输入端，另一端通过第一积分电容连接所述运算放大器的负输出端；所述第六转换模式开关的一端连接所述运算放大器的负输入端，另一端连接所述运算放大器的负输出端；所述第五转换模式开关的一端连接所述运算放大器的负输入端，另一端连接所述运算放大器的正输出端；所述第四转换模式开关的一端连接所述运算放大器的负输入端，另一端通过第二积分电容连接所述运算放大器的正输出端。

3.如权利要求1所述的混合Sigma-Delta/SAR ADC电路，其特征在于，所述参考信号采样单元包括十个参考信号采样开关：第一参考信号采样开关、第二参考信号采样开关、...、第九参考信号采样开关和第十参考信号采样开关；每个参考信号采样开关在地GND、电源电压VDD、外部的感温前端模块输出电压VBE和ΔVBE之间切换；其中，

第一参考信号采样开关～第五参考信号采样开关分别通过一个参考信号采样电容连接至所述运算放大器的正输入端，第六参考信号采样开关～第十参考信号采样开关分别通过一个电容连接至所述运算放大器的负输入端；

4.如权利要求1所述的混合Sigma-Delta/SARADC电路，其特征在于，所述运算放大器的正输出端连接所述比较器的负输入端，所述运算放大器的负输出端连接所述比较器的正输入端。

5.如权利要求1所述的混合Sigma-Delta/SARADC电路，其特征在于，所述运算放大器的正输入端通过第一采样电容连接第一输入信号采样开关，

6.如权利要求1所述的混合Sigma-Delta/SARADC电路，其特征在于，所述积分器在两相不交叠时钟CLK的作用下，在Φ1相进行采样，Φ2相进行积分，其中Φ1相和Φ2相分别为开关控制模块的两相不交叠时钟的1、2相；一次转换周期内，对输入信号V_in进行2^N次采样，对参考信号V_ref进行2^N次采样。

7.如权利要求1所述的混合Sigma-Delta/SARADC电路，其特征在于，所述积分器中第一采样电容和第二采样电容为C_s，第一积分电容和第二积分电容为C_i；且比例为C_s/C_i＝8/1，完成一阶Sigma-Delta调制后，积分器输出的余量电压表达式为：

其中，V_in为输入信号，V_ref为参考信号，N为一阶Sigma-Delta调制完成后得到的数字码精度，M为比较器输出1与0次数的差值，C_r是参考信号采样电容。