CN114661266A - 在高精度热感测器中实现vptat乘法器的方法 - Google Patents

在高精度热感测器中实现vptat乘法器的方法 Download PDF

Info

Publication number
CN114661266A
CN114661266A CN202111571839.7A CN202111571839A CN114661266A CN 114661266 A CN114661266 A CN 114661266A CN 202111571839 A CN202111571839 A CN 202111571839A CN 114661266 A CN114661266 A CN 114661266A
Authority
CN
China
Prior art keywords
node
switch
integrator
coupled
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111571839.7A
Other languages
English (en)
Inventor
P·K·潘加
K·查特杰
A·德威弗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN114661266A publication Critical patent/CN114661266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/14—Arrangements for modifying the output characteristic, e.g. linearising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2219/00—Thermometers with dedicated analog to digital converters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及在高精度热感测器中实现VPTAT乘法器的方法。温度感测电路、开关电容器电路选择性地对ΔVbe和Vbe电压进行采样并且将经采样的电压提供给积分器的输入。量化电路对积分器的输出进行量化以产生比特流。当比特流的最新比特是逻辑零时，操作包括对ΔVbe进行第一给定次数的采样和积分，以产生与绝对温度成比例的电压。当比特流的最新比特是逻辑一时，操作包括对Vbe进行第二给定次数的采样和积分，以产生与绝对温度互补的电压。低通滤波器和抽取器对由量化电路产生的比特流进行滤波和抽取，以产生指示集成有温度感测电路的芯片的温度的信号。

Description

在高精度热感测器中实现VPTAT乘法器的方法
相关申请的交叉引用
本申请要求于2020年12月22日提交的美国临时专利申请No.63/129,244的优先权，其内容在法律允许的最大范围内通过引用被整体并入。
技术领域
本申请涉及温度感测电路领域，特别是涉及利用基于西格玛-德尔塔的模数转换器来产生高精度温度值的温度感测电路，温度感测电路被放置到其中的集成电路芯片的温度可以根据该温度值来确定。基于西格玛-德尔塔的模数转换器在时域中缩放输入电压，从而解决失配问题。
背景技术
片上系统(SOC)用于移动设备(诸如智能手机和平板电脑)以及许多嵌入式系统。当前的一些SOC能够进行感知温度任务调度以及关于温度的自校准，以帮助降低功耗。为了实现该功能性，此类SOC包括与SOC的其他组件集成的片上温度感测器。
与绝对温度成比例的电压Vptat可以被产生作为以不同电流密度被偏置的两个双极结型晶体管的基极-发射极结电压之间的差值。在数学上，这可以被表示作为：Vptat＝ΔVbe＝Vbe1-Vbe2。该与绝对温度成比例的电压Vptat在其生成中相对没有误差，因为由于缺乏晶体管的理想性能而导致的Vbe1和Vbe2的误差相互抵消。
Vptat与温度之间的关系可以在数学上被表示为
Figure BDA0003424118520000011
其中T是以开尔文为单位的温度，其中k是玻尔兹曼常数，q是电子电荷的大小，以及p是用于生成Vptat的双极结型晶体管的电流密度的比率。模数转换器(ADC)将Vptat相对于与温度无关的参考电压Vref进行数字化，并且因此输出比率μ，该比率可以被计算为
Figure BDA0003424118520000021
该比率可以被适当地缩放以产生所需单位的数字温度读数，例如：
温度
Figure BDA0003424118520000022
其中A和B是常数。
为了实现参考电压Vref的温度无关性，参考电压Vref通常被生成为与绝对温度Vptat成比例的电压和与绝对温度Vctat互补的电压之和，如图1中可见。
与绝对温度互补的电压Vctat被产生作为双极结型晶体管的基极-发射极结电压Vbe。
在于2020年12月29日提交的提为“CONTROLLED CURVATURE CORRECTION IN HIGHACCURACY THERMAL SENSOR”美国专利申请No.17/136,240(要求于2020年1月31日提交的临时专利申请No.62/968,539的优先权)中公开了一种包含这些原理的示例热感测器，其内容通过引用被整体并入。
该示例热感测器包含开关电容器西格玛-德尔塔调制模数转换器(ADC)，该ADC对输入电压(Vptat，如上所述)进行采样，并通过采用基于SC积分器模块的环路滤波器来将其转换为数字比特流。环路滤波器的输出由量化器处理以产生比特流。该比特流用于施加适当的反馈以完成负反馈环。具体地，在西格玛-德尔塔调制ADC的输入采样电路中，根据先前生成的比特流，对参考电压(Vref，如上所述)进行采样并且从经采样的输入电压Vptat中减去该参考电压。这个完整的环在时域中对比特流进行编码，使得适当的数字抽取滤波器可以生成与上述输入电压Vptat与来自比特流的参考电压Vref的比率的表示相对应的数字代码。
更详细地，西格玛-德尔塔调制ADC的输入采样电路用于根据以不同电流密度被偏置的两个双极结型晶体管的基极-发射极结电压来对输入电压Vptat进行采样，并且通过对Vptat和Vctat(双极结型晶体管的基极-发射极结电压Vbe)进行采样来生成参考电压Vref。
为了缩放Vptat和Vctat，使用适当比例的采样电容器来分别对这些电压进行采样。具体地，Vptat(应注意，Vptat＝ΔVbe＝Vbe1-Vbe2)跨α采样电容器被采样为电压αΔVbe，同时Vctat(应注意，Vctat＝Vbe)跨单个采样电容器被采样为电压Vbe。如上所述，检测温度是基于比率
Figure BDA0003424118520000031
来生成，当代入Vptat＝αΔVbe以及Vref＝Vptat+Vctat＝αΔVbe+Vbe时，该比率等于
Figure BDA0003424118520000032
因此，可以理解，α电容器的误差，例如由于α电容器中的不同电容器的电容值不匹配，可以导致比率μ的误差，其转而导致检测温度的误差。
为了避免这种情况，可以在采样电容器上使用动态元件匹配。然而，动态元件匹配可以是硬件和功率密集型的例如涉及数字逻辑电路、电平移位器、开关、总线路由等。
因此，需要进一步开发以高精度缩放热传感器中的Vptat电压的技术。
发明内容
温度感测器电路生成：以第一电流密度(I)被偏置的第一双极结型晶体管的第一基极-发射极结电压(Vbe1)；第二双极结型晶体管的第二基极-发射极结电压(Vbe2)，第二双极结型晶体管的基极和集电极耦合到第一双极结型晶体管的基极和集电极，第二双极结型晶体管以第二电流密度(pI)被偏置；以及第三双极结型晶体管的第三基极-发射极结电压(Vbe)，第三双极结型晶体管以校准电流被偏置并且具有随温度而存在的非线性曲率。
开关电容器西格玛-德尔塔调制(SDM)模数转换器(ADC)对其输入电压进行采样，并且通过采用基于开关电容器积分器块的环路滤波器来将其转换为数字比特流(1和0)。环路滤波器的阶数取决于所用积分器的数目。环路滤波器的输出然后由量化器处理以产生比特流。该比特流用于施加适当的反馈以完成负反馈环。在第一积分器的输入采样电路中，参考电压被采样并且从经采样的输入电压中被减去，这取决于比特流的先前生成的比特。这个完整的环在时域中对比特流进行编码，使得适当的数字抽取滤波器可以生成与输入电压与来自比特流的参考电压之比的精确表示相对应的数字代码。
在本文中所公开的热感测器中，基于SDM的ADC的输入采样电路可以用于根据Vbe1和Vbe2来对输入电压进行采样(并且随后积分)，该输入电压是与绝对温度成比例的电压(Vptat)。SDM的输入采样电路还可以通过对Vptat和Vctat进行采样(并且随后积分)来生成与温度无关的参考电压(Vref)。
利用西格玛-德尔塔调制原理，Vptat被采样作为输入电压，然后减去与比特流相关的经采样的参考电压。因此，采样电压可以是Vptat或(Vptat-Vref)，分别取决于先前生成的比特流的比特是0还是1。该经采样的电压可以在环路滤波器和量化器中进行积分和进一步处理，以生成比特流。由量化器产生的比特流用于适当地操作开关电容器电路的开关，以便以产生西格玛-德尔塔编码比特流的方式实现Vptat和Vref的采样和积分，该比特流在给定时间窗口上进行滤波和抽取之后，代表可以被适当缩放的数字代码，以产生以所需单位读取的数字温度。
在一个非限制性示例中，当对Vptat进行采样时，采样和积分被执行α次，而当对Vref进行采样时，采样和积分被执行一次，从而提供对Vptat按α的缩放。在另一个非限制性示例中，当对Vptat进行采样时，进行p次采样和积分，而当对Vref进行采样时，进行q次采样和积分，从而提供对Vptat按α＝p/q的缩放。
因此，如本领域技术人员将理解的，本文中所公开的是用于在时域中缩放Vptat的技术。
附图说明
图1是示出了在现有技术温度感测器中通过将与绝对温度成比例的电压(Vptat)和与绝对温度互补的电压(Vctat)相加来生成与温度无关的参考电压(Vref)的图。
图2是根据本公开的利用西格玛-德尔塔模数转换器的片上温度感测器的详细示意图。
图3是示出了图2的片上温度感测器的开关在采样和积分阶段期间根据所生成的比特流的先前输出比特以产生图4A至图4D所示的操作状态的时序控制信号的时序图。
图4A示出了图2中当生成的比特流的先前输出比特为逻辑0时在采样阶段操作的设计。
图4B示出了图2中当生成的比特流的先前输出比特为逻辑0时在积分阶段操作的设计。
图4C示出了图2中当生成的比特流的先前输出比特为逻辑1时在采样阶段操作的设计。
图4D示出了图2中当生成的比特流的先前输出比特为逻辑1时在积分阶段操作的设计。
图5是示出了用于图2的片上温度感测器的开关在采样和积分阶段期间根据所生成的比特流的先前输出比特以产生图4A至4D所示的操作状态的时序控制信号的备选方案的时序图。
图6是根据本公开的利用西格玛-德尔塔模数转换器的片上温度感测器的另一设计的详细示意图。
图7A示出了图6中当生成的比特流的先前输出比特为逻辑0时在采样阶段操作的设计。
图7B示出了图6中当生成的比特流的先前输出比特为逻辑0时在积分阶段操作的设计。
图7C示出了图6中当生成的比特流的先前输出比特为逻辑1时在采样阶段操作的设计。
图7D示出了图6中当生成的比特流的先前输出比特为逻辑1时在积分阶段操作的设计。
具体实施方式
以下公开内容使本领域技术人员能够制造和使用本文中所公开的主题。在不脱离本公开的精神和范围的情况下，本文中所描述的一般原理可以应用于除了上面详述的那些之外的实施例和应用。本公开不旨在限于所示的实施例，而是符合与本文中所公开或建议的原理和特征一致的最宽范围。应注意，在下面的描述中，除非另有说明，否则任何描述的电阻器或电阻都是分立器件，而不仅仅是两点之间的电引线。因此，耦合在两点之间的任何所述的电阻器或电阻具有比这两个点之间的引线更大的电阻，并且这种电阻器或电阻不能被解释为引线。类似地，除非另有说明，否则任何描述的电容器或电容都是分立器件，而不是寄生器件。此外，除非另有说明，否则任何描述的电感器或电感都是分立器件，而不是寄生器件。
现在参考图2详细描述温度感测器电路5的结构，然后参照图图3和图4A至图4D描述温度感测器电路5的操作。
A.温度感测器电路的结构
温度感测器电路5被布置为包括西格玛-德尔塔调制模数转换器(ADC)。温度感测器电路5包括：模拟电压生成电路10；开关电容器输入采样电路20，具有接收由模拟电压生成电路10生成的电压的输入和耦合到第一积分器40的非反相和反相端的差分信号输出。第一积分器40具有耦合到第二积分器50的差分信号输入的差分信号输出，第二积分器50转而具有耦合到量化电路60的差分信号输入的差分信号输出。量化电路60产生比特流，该比特流被馈送到控制信号生成器70和低通滤波和抽取电路65。控制信号生成器70响应于比特流的比特的逻辑状态来生成控制信号Φ1、Φ2、Φ3和Φ4，其中控制信号控制开关电容器输入采样电路20的各个开关的开关致动。低通滤波和抽取电路65从比特流产生输出代码，其可以用于以期望的单位来对集成有温度传感器电路5的集成电路芯片的温度进行计算。
详细地，模拟电压生成电路10包括其集电极和基极连接到接地的双极结型PNP晶体管QP1和QP2。QP2的发射极连接到电流源11以接收电流I，QP1的发射极连接到电流源12以接收电流pI(即电流pI的大小等于电流的大小电流I，按因子p缩放)。电压Vbe1，晶体管QP1的基极-发射极结的电压，在晶体管QP1的发射极处产生。同样，电压Vbe2，晶体管QP2的基极-发射极结的电压，在晶体管QP2的发射极处产生。
模拟电压生成电路10还包括PNP晶体管QP3，PNP晶体管QP3的集电极和基极连接到接地，并且其发射极连接到电流源13以接收校准电流Ical。电压Vbe，晶体管QP3的基极-发射极结的电压，在晶体管QP3的发射极处产生。电压Vbe与绝对温度互补，因此可以称为Vctat。
开关电容器输入采样电路20包括开关S1(控制信号Φ3为逻辑高时闭合，否则打开)，以选择性地将电压Vbe1连接到开关S2(控制信号Φ1为逻辑高时闭合，否则打开)的第一节点。电容器Cs1的第一节点连接到开关S2的第二节点。开关S3(控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs1的第二节点连接到第一积分器41的非反相端。开关S4(控制信号Φ4为逻辑高时闭合，否则打开)选择性地将开关S2的第一节点连接到共模电压Vcm。开关S5(控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs1的第一节点连接到共模电压Vcm，并且开关S6(控制信号Φ1为逻辑高时闭合，否则打开)选择性地将电容器Cs1的第二节点连接到共模电压Vcm。
开关电容器输入采样电路20还包括开关S7(控制信号Φ3为高时闭合，否则打开)，以选择性地将电压Vbe2连接到开关S8(控制信号Φ1为高时闭合，否则打开)的第一节点。电容器Cs2的第一节点连接到开关S8的第二节点。开关S9(控制信号Φ2为高时闭合，否则打开)选择性地将电容器Cs2的第二节点连接到第一积分器41的反相端。开关S10(控制信号Φ4为高时闭合，否则打开)选择性地将开关S8的第一节点连接到共模电压Vcm。开关S11(当控制信号Φ2为高时闭合，否则打开)选择性地将电容器Cs2的第一节点连接到共模电压Vcm。开关S12(当控制信号Φ1为高时闭合，否则打开)选择性地将电容器Cs2的第二节点连接到共模电压Vcm。
开关电容器输入采样电路20还包括开关S13(控制信号Φ4为逻辑高时闭合，否则打开)以选择性地将接地电压连接到开关S14(控制信号Φ1为逻辑高时闭合，否则打开)的第一节点。开关S14的第二节点连接到电容器Cs3的第一节点。开关S15(控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs3的第二节点连接到第一积分器41的非反相输入。开关S16(控制信号Φ3为逻辑高时闭合，否则打开)选择性地将开关S14的第一节点连接到共模电压Vcm。开关S17(控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs3的第一节点连接到共模电压Vcm，并且开关S18(控制信号Φ1为逻辑高时闭合，否则打开)选择性地将电容器Cs3的第二节点连接到共模电压Vcm。
此外，开关S19(当控制信号Φ4为逻辑高时闭合，否则打开)选择性地将电压Vbe连接到开关S20(当控制信号Φ1为逻辑高时闭合，否则打开)的第一节点。开关S20的第二节点连接到电容器Cs4的第一节点。开关S21(当控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs4的第二节点连接到第一积分器41的反相端。开关S22(当控制信号Φ3为逻辑高时闭合，否则打开)选择性地将开关S20的第一节点连接到共模电压Vcm。开关S23(当控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs4的第一节点连接到共模电压Vcm。开关S24(当控制信号Φ1为逻辑高时闭合，否则打开)选择性地将电容器Cs4的第二节点连接到共模电压Vcm。
电容器Cs1、Cs2、Cs3和Cs4可以进行匹配并且具有相等的电容值。
积分器40由全差分放大器41组成，该全差分放大器41具有连接在其非反相输入和其非反相输出之间的第一积分电容器Ci1以及连接在其反相输入和其反相输出之间的第二积分电容器Ci2。第二积分器50具有耦合到放大器41的非反相和反相输出的差分输入，并且具有耦合到量化电路60的差分输入的差分输出。量化电路60具有耦合到低通滤波和抽取电路65以及控制信号生成器70的输入(提供比特流)。如上所述，低通滤波和抽取电路65提供输出代码，该输出数字代码用于确定集成有温度感测器电路5的芯片的温度。此外，还如上所述，控制信号生成器70根据比特流的最近接收的比特来生成新的控制信号Φ1、Φ2、Φ3、Φ4。
B.温度感测器电路的功能操作
首先，描述温度感测器电路5的操作背后的理论。
由晶体管QP1和QP2以及电路20和第一积分器40的操作生成的等于(Vbe1-Vbe2)的电压与绝对温度成比例并且可以被称为Vptat或ΔVbe。如下文将解释的，通过对ΔVbe重复采样和积分α次，ΔVbe可以在时域中按因子α缩放，以有效地产生电压αΔVbe。由晶体管QP3生成的电压Vbe与绝对温度互补，并且可以被称为Vctat。
通过将电压Vbe添加到电压ΔVbe，可以产生与温度无关的参考电压Vref。
温度感测器电路5的目标是产生数字代码，该数字代码在给定时间窗口上获得，表示相对于Vref而采样的α*ΔVbe，或者说，它是比率μ＝α*ΔVbe/Vref，该比率μ可以用于公式温度＝A*μ+B，其中A和B是选定的常数，使得温度以所需的单位值表示，例如摄氏度。
为了实现这一点，当最近生成的比特流值(由量化电路60产生)是逻辑零时，需要西格玛-德尔塔调制模数转换器对电压ΔVbe进行α次采样，并且当最近生成的比特流值是逻辑一时，西格玛-德尔塔调制模数转换器需要对电压ΔVbe-Vref进行一次采样。应注意，在数学上，Vref＝ΔVbe+Vbe，因此，对-Vbe进行采样等同于对ΔVbe-Vref进行采样。
现在，将参考图4A至4D以及图3的时序图详细描述温度感测器电路的操作。在接收到时钟信号CLK的每个脉冲时，控制信号生成器70基于由量化电路60产生的比特流的最近接收的比特的逻辑值来生成控制信号Φ1、Φ2、Φ3和Φ4的新值。产生控制信号Φ1、Φ2、Φ3和Φ4，以便在时钟信号CLK为逻辑高时实现采样阶段，并且在时钟信号CLK为逻辑低时实现积分阶段。
如图4A所示的是由控制信号生成器70接收的比特流的最近生成的比特是逻辑一的情况。在这种情况下，如图3所示，当时钟信号CLK在时间t1下转变为逻辑高并且比特流处于逻辑一时，控制信号生成器70使控制信号Φ1和Φ3转变为逻辑高并且保持逻辑高直到时钟信号CLK转换为逻辑低，同时将控制信号Φ2和Φ4保持为逻辑低，从而开始采样阶段。
该采样阶段在图4A中示出，其中可以看出：开关S1、S2和S6闭合来跨电容Cs1对以共模电压Vcm为参考的电压Vbe1进行采样，从而将电容器Cs1充电至Vbe1-Vcm；并且开关S7、S8和S12闭合来跨电容器Cs2对以共模电压Vcm为参考的电压Vbe2进行采样，从而将电容器Cs2充电至Vbe2-Vcm。此外，为了在采样和积分阶段保持第一积分器40上的电容负载一致：开关S14、S16和S18闭合来跨电容器Cs3对以自身为参考的共模电压Vcm进行采样，从而保持电容器Cs3在0V；并且开关S20、S22和S24闭合来跨电容器Cs4对以自身为参考的共模电压Vcm进行采样，从而将电容器Cs4保持在0V。
当时钟信号CLK转变为逻辑低时，如图3所示，控制信号生成器70然后使控制信号Φ1和Φ3转变为逻辑低，使控制信号Φ2转变为逻辑高，并且保持控制信号Φ4为逻辑低，从而开始积分阶段。该积分阶段在图4B中示出，其中可以看出：开关S3和S5闭合，以将电压Vcm加到跨电容器Cs1而存储的电压Vbe1-Vcm上，使得电压Vbe1被施加到积分器41的非反相端。并且开关S9和S11闭合以将电压Vcm加到跨电容器Cs2而存储的电压Vbe2-Vcm，使得电压Vbe2被施加到积分器41的反相端。
此外，为了使积分器41上的电容负载在采样和积分阶段保持一致：开关S15和S17闭合以将Vcm加到跨电容器Cs3而存储的0V，从而将Vcm施加到积分器41的非反相端；并且开关S21和S23闭合以将Vcm加到跨电容器Cs4而存储的0V，从而将Vcm施加到积分器41的反相端。
将施加到积分器41的非反相端的电压相加得到电压Vbe1+Vcm，同时将施加到积分器40的反相端的电压相加得到电压Vbe2+Vcm。假设积分器40具有单位增益，由积分器40执行的积分结果因此是电压Vbe1-Vbe2。
应注意，如图3所示，当比特流处于0时，采样阶段(图4A)和积分阶段(图4B)各重复α次。因此，α(Vbe1-Vbe2)最终在比特流处于0时进行积分，第二积分器50对电压α(Vbe1-Vbe2)执行进一步积分，然后由量化电路60对其进行量化以生成比特流的下一比特。比特流的下一比特将被控制信号生成器70用于生成控制信号Φ1、Φ2、Φ3和Φ4的新值。此外，比特流通过电路65，该电路65执行低通滤波和抽取以产生输出数字代码(其中在给定时间窗口上的1与0的比率代表所需的输出μ，输出μ可以用于对集成有温度感测器电路5的芯片的温度进行计算)。
现在假设由量化电路60在时间t2下产生的下一比特是逻辑1。在这种情况下，如图3所示，当时钟信号CLK转变为逻辑高并且比特流处于逻辑零时，控制信号生成器70使控制信号Φ1和Φ4转变为逻辑高并且维持逻辑高直到时钟信号CLK转变为逻辑低，同时保持控制信号Φ2和Φ3为逻辑低，从而开始采样阶段。该采样阶段在图4C中示出，其中可以看出：开关S13、S14和S18闭合来跨电容器Cs3对以共模电压Vcm为参考的接地进行采样，从而将电容器Cs3充电至电压GND-Vcm；并且开关S19、S20和S21闭合来跨电容器Cs4对以共模电压Vcm为参考的电压Vbe进行采样，从而将电容器Cs4充电至电压Vbe-Vcm。
此外，为了使第一积分器40上的电容负载在采样和积分阶段保持一致：开关S2、S4和S6闭合以将电容器Cs1的两侧连接至共模电压Vcm，从而将电容器Cs1保持在0V；并且开关S8、S10和S12闭合以将电容器Cs2的两侧连接至共模电压Vcm，从而将电容器Cs2保持在0V。
当时钟信号CLK转变为逻辑低时，如图4所示，控制信号生成器70然后使控制信号Φ1和Φ4转变为逻辑低，使控制信号Φ2转变为逻辑高，并且保持控制信号Φ3为逻辑低，从而开始积分阶段。该积分阶段在图4D中示出，其中可以看出：开关S2和S15闭合以将电压Vcm加到跨电容Cs3而存储的电压GND-Vcm，从而将GND施加到积分器41的非反相端；并且开关S23和S21闭合以将电压Vcm加到跨电容器Cs4而存储的电压Vbe-Vcm，从而将Vbe施加到积分器41的反相端。
此外，为了使积分器41上的电容负载在采样和积分阶段保持一致：开关S2和S5闭合以将Vcm加到跨电容器Cs1而存储的0V，从而将电压Vcm施加到积分器41的非反相端；并且开关S9和S11闭合以将Vcm加到跨电容器Cs2而存储的0V，从而将电压Vcm施加到积分器41的反相端。
将施加到积分器41的非反相端的电压相加得到电压GND，同时将施加到积分器41的反相端的电压相加得到电压Vbe。假设积分器41具有单位增益，由积分器41执行的积分结果因此是电压-Vbe。
如上所述，当比特流为0时，需要对电压-Vbe进行采样，如上所示，这是由图4D中的积分器41执行的积分结果。
因此，可以看出，当比特流为0时，积分器41根据需要对电压-Vbe进行积分。应注意，如图3所示，采样阶段(图4C)和积分阶段(图4D)在比特流处于0时被执行一次，因此-Vbe最终在比特流处于0时进行积分，并且第二积分器50执行对电压-Vbe的进一步积分，然后由量化电路60量化以生成比特流的下一比特。该比特流的下一比特将被控制信号生成器70用于生成控制信号Φ1、Φ2、Φ3和Φ4的新值。此外，比特流通过低通滤波和抽取电路65，该低通滤波和抽取电路65执行低通滤波和抽取以产生输出数字代码(其中在给定时间窗口上的1与0的比率代表所期望的输出μ，输出μ可以用于对集成有温度感测器电路5的芯片的温度进行计算)。
因此，温度感测器5的这种设计不仅消除了对使用数字元件匹配硬件的需要，而且还通过使用单个电容器而不是使用多组电容器来实现ΔVbe的缩放。换言之，将ΔVbe缩放α是在时域中完成的，而不是通过使用α电容器对Vbe1和Vbe2进行采样来在硬件中完成。这消除了失配误差，因为仅存在单个电容器以用于Vbe1和Vbe2。此外，这也提供了减少布线的益处，这不仅减少了空间消耗，而且减少了寄生电容。
C.备选配置
在上面的描述中，采样和积分被描述为当比特流为0时执行α次并且当比特流为1时执行一次以提供对α(Vbe1-Vbe2)的积分。然而，作为备选方案，采样和积分当比特流为0时可以被执行p次并且当比特流为1时被执行q次，以由此提供了对α(Vbe1-Vbe2)的积分，其中α＝p/q，如图6的时序图所示。应注意，p和q是整数，并且由此允许对ΔVbe进行分数缩放。在某些情况下，p可以大于q。
鉴于温度感测器电路5的操作的上述描述，应该明显的是，在操作期间，一次只有一个电压被施加到积分器41的非反相端和积分器41的反相端。因此，可以简化开关电容器输入采样电路20’的设计，如图6的温度感测器电路5’所示。
这里，开关电容器输入采样电路20’包括开关S30(当控制信号Φ4为逻辑高时闭合，否则打开)以选择性地将接地连接到开关S31(当控制信号Φ1为逻辑高时闭合，并且否则打开)的第一节点。开关S31的第二节点连接到电容器Cs5的第一节点。开关S32(当控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs5的第二节点连接到第一积分器40的非反相输入。开关S33(当控制信号Φ3为逻辑高时闭合，否则打开)选择性地将开关S31的第一节点连接到Vbe。开关S34(控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs5的第一节点连接到共模电压Vcm，并且开关S35(控制信号Φ1为逻辑高时闭合，否则打开)选择性地将电容器Cs5的第二节点连接到共模电压Vcm。
开关S36(当控制信号Φ4为逻辑高时闭合，否则打开)选择性地将电压Vbe连接到开关S37(当控制信号Φ1为逻辑高时闭合，否则打开)的第一节点。开关S37的第二节点连接到电容器Cs6的第一节点。开关S38(当控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs6的第二节点连接到第一积分器40的反相端。开关S39(当控制信号Φ3为逻辑高时闭合，否则打开)选择性地将开关S37的第一节点连接到Vbe2。开关S29(当控制信号Φ2为逻辑高时闭合，否则打开)选择性地将电容器Cs6的第一节点连接到共模电压Vcm。开关S28(当控制信号Φ1为逻辑高时闭合，否则打开)选择性地将电容器Cs6的第二节点连接到共模电压Vcm。
电容器Cs5和Cs6可以被匹配并且具有相等的电容值。
图6的温度感测器电路5’的操作现在参考图7A至图7D来描述。
在接收到时钟信号CLK的每个脉冲时，控制信号生成器70基于由量化电路60生成的比特流的最近接收的比特的逻辑值来针对控制信号Φ1、Φ2、Φ3和Φ4生成新值。生成控制信号Φ1、Φ2、Φ3和Φ4，以便在时钟信号CLK为逻辑高时实现采样阶段并且在时钟信号CLK为逻辑低时实现积分阶段。
在由控制信号生成器70接收的比特流的最近生成的比特为逻辑一的情况下，当时钟信号CLK在时间t1下转变为逻辑高时，控制信号生成器70使控制信号Φ1和Φ3转变为逻辑高并且维持逻辑高直到时钟信号CLK转变为逻辑低，同时保持控制信号Φ2和Φ4为逻辑低，从而开始采样阶段。
该采样阶段在图7A中示出，其中可以看出：开关S31、S33和S35闭合来跨电容器Cs5对以共模电压Vcm为参考的Vbe1进行采样，从而将电容器Cs5充电至电压Vbe1-Vcm；并且开关S37、S39和S28闭合来跨电容器Cs6对以共模电压Vcm为参考的Vbe2进行采样，从而将电容器Cs6充电至电压Vbe2-Vcm。
当时钟信号CLK然后转变为逻辑低时，控制信号生成器70然后使控制信号Φ1和Φ3转变为逻辑低，使控制信号Φ2转变为逻辑高，并且保持控制信号Φ4为逻辑低，从而开始积分阶段。该积分阶段在图7B中示出，其中可以看出：开关S32和S34闭合以将电压Vcm加到跨电容器Cs5而存储的电压Vbe1-Vcm，从而将Vbe1施加到积分器41的非反相端；并且开关S38和S29闭合以将电压Vcm加到跨电容器C64而存储的电压Vbe2-Vcm，从而将Vbe2施加到积分器41的反相端。
将施加到积分器41的非反相端的电压相加得到电压Vbe1，同时将施加到积分器41的反相端的电压相加得到电压Vbe2。假设积分器41具有单位增益，由积分器41执行的积分结果因此是电压Vbe1-Vbe2。
当比特流处于0时，采样阶段(图7A)和积分阶段(图7B)各重复p次。因此，p(Vbe1-Vbe2)最终当比特流处于0时进行积分，第二积分器50执行对电压p(Vbe1-Vbe2)的进一步积分，然后由量化电路60对其进行量化以生成比特流的下一比特。比特流的下一比特将被控制信号生成器70用于生成控制信号Φ1、Φ2、Φ3和Φ4的新值。此外，比特流通过电路65，该电路65执行低通滤波和抽取以产生输出数字代码(其中在给定时间窗口上的1与0的比率代表所期望的输出μ，输出μ可以用于对集成有温度感测器电路5的芯片的温度进行计算)。
现在假设由量化电路60在时间t2下产生的下一比特为逻辑1。在这种情况下，当时钟信号CLK转变为逻辑高并且比特流处于逻辑零时，控制信号生成器70使控制信号Φ1和Φ4转变为逻辑高并且维持逻辑高直到时钟信号CLK转变为逻辑低，同时保持控制信号Φ2和Φ3为逻辑低，从而开始采样阶段。该采样阶段在图7C中示出，其中可以看出：开关S30、S31和S35闭合来跨电容器Cs5对以共模电压Vcm为参考的接地进行采样，从而将电容器Cs5充电至电压GND-Vcm；并且开关S36、S37和S28闭合来跨电容器Cs6对以共模电压Vcm为参考的电压Vbe进行采样，从而将电容器Cs6充电至电压Vbe-Vcm。
当时钟信号CLK然后转变为逻辑低时，控制信号生成器70然后使控制信号Φ1和Φ4转变为逻辑低，使控制信号Φ2转变为逻辑高，并且保持控制信号Φ3为逻辑低，从而开始积分阶段。该积分阶段在图7D中示出，其中可以看出：开关S32和S34闭合以将电压Vcm加到跨电容器Cs5而存储的电压GND-Vcm，从而将GND施加到积分器41的非反相端；并且开关S38和S29闭合以将电压Vcm加到跨电容器Cs6而存储的电压Vbe-Vcm，从而将Vbe施加到积分器41的反相端。
将施加到积分器41的非反相端的电压相加得到电压GND，同时将施加到积分器41的反相端的电压相加得到电压Vbe。假设积分器41具有单位增益，由积分器41执行的积分结果因此是电压-Vbe。
当比特流处于0时，采样阶段(图7C)和积分阶段(图7D)各重复q次。因此，q(-Vbe)最终当比特流处于0时进行积分，并且第二积分器50执行对电压q(-Vbe)的进一步积分，然后由量化电路60对其进行量化以生成比特流的下一比特。该比特流的下一比特被控制信号生成器70用于生成控制信号Φ1、Φ2、Φ3和Φ4的新值。此外，比特流通过电路65，该电路65执行低通滤波和抽取以产生输出数字代码(其中在给定时间窗口上的1与0的比率代表所期望的输出μ，该输出μ可以用于对集成有温度感测器电路5的芯片的温度进行计算)。
虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离本文中所公开的本公开的范围的其他实施例。因此，本公开的范围应仅由所附权利要求来限制。

Claims (21)

1.一种温度感测电路，包括：
电压生成电路系统，包括：
第一双极结型晶体管和第二双极结型晶体管，具有耦合的集电极和基极，并且以不同的电流密度被偏置；以及
第三双极结型晶体管，所述第三双极结型晶体管的集电极耦合到所述第三双极结型晶体管的基极，所述第三双极结型晶体管由校准电流偏置；
积分器；
开关电容器电路，被配置为选择性地对由所述电压生成电路系统产生的电压进行采样，并且向所述积分器的输入提供经采样的电压；量化电路，被配置为对所述积分器的输出进行量化以产生比特流；其中所述开关电容器电路在所述比特流的控制下与所述积分器配合，以：
当所述比特流的最新比特为逻辑零时，引起对所述第一双极结型晶体管的基极-发射极电压与所述第二双极结型晶体管的基极-发射极电压之间的差值进行第一给定次数的采样和积分，以由此产生与绝对温度成比例的电压；以及
当所述比特流的所述最新比特为逻辑一时，引起对所述第三双极结型晶体管的基极-发射极电压进行第二给定次数的采样和积分，以由此产生与绝对温度互补的电压；以及
低通滤波器和抽取器，被配置为对由所述量化电路产生的所述比特流进行滤波和抽取，以产生指示芯片温度的信号，所述温度感测电路被放置在所述芯片中。
2.根据权利要求1所述的温度感测电路，其中所述开关电容器电路包括：
第一电容，用于对所述第一双极结型晶体管的基极-发射极电压进行采样和保持；以及
第二电容，用于对所述第二双极结型晶体管的基极-发射极电压进行采样和保持。
3.根据权利要求2所述的温度感测电路，其中所述开关电容器电路还包括：
第三电容，用于对接地进行采样和保持；以及
第四电容，用于对所述第三双极结型晶体管的基极-发射极电压进行采样和保持。
4.根据权利要求3所述的温度感测电路，其中所述开关电容器电路还包括：
第一开关，具有第一节点，所述第一开关的第一节点耦合到所述第一双极结型晶体管的基极-发射极电压，其中所述第一开关响应于第三控制信号而操作；
第二开关，具有第一节点和第二节点，所述第二开关的第一节点耦合到所述第一开关的第二节点，所述第二开关的第二节点耦合到所述第一电容的第一节点，其中所述第二开关响应于第一控制信号而操作；
第三开关，具有第一节点和第二节点，所述第三开关的第一节点耦合到所述第一电容的第二节点，所述第三开关的第二节点耦合到所述积分器的非反相输入，其中所述第三开关响应于第二控制信号而操作；
第四开关，具有第一节点和第二节点，所述第四开关的第一节点耦合到所述第一开关的第二节点，所述第四开关的第二节点耦合到共模电压，其中所述第四开关响应于第四控制信号而操作；
第五开关，具有第一节点和第二节点，所述第五开关的第一节点耦合到所述第一电容的第一节点，所述第五开关的第二节点耦合到所述共模电压，其中所述第五开关响应于所述第二控制信号而操作；以及
第六开关，具有第一节点和第二节点，所述第六开关的第一节点耦合到所述第一电容的第二节点，所述第六开关的第二节点耦合到所述共模电压，其中所述第六开关响应于所述第一控制信号而操作。
5.根据权利要求4所述的温度感测电路，其中所述开关电容器电路还包括：
第七开关，具有第一节点，所述第七开关的第一节点耦合到所述第二双极结型晶体管的基极-发射极电压，其中所述第七开关响应于所述第三控制信号而操作；
第八开关，具有第一节点和第二节点，所述第八开关的第一节点耦合到所述第七开关的第二节点，所述第八开关的第二节点耦合到所述第二电容的第一节点，其中所述第八开关响应于所述第一控制信号而操作；
第九开关，具有第一节点和第二节点，所述第九开关的第一节点耦合到所述第二电容的第二节点，所述第九开关的第二节点耦合到所述积分器的反相输入，其中所述第九开关响应于所述第二控制信号而操作；
第十开关，具有第一节点和第二节点，所述第十开关的第一节点耦合到所述第七开关的第二节点，所述第十开关的第二节点耦合到所述共模电压，其中所述第十开关响应于所述第四控制信号而操作；
第十一开关，具有第一节点和第二节点，所述第十一开关的第一节点耦合到所述第二电容的第一节点，所述第十一开关的第二节点耦合到所述共模电压，其中所述第十一开关响应于所述第二控制信号而操作；以及
第十二开关，具有第一节点和第二节点，所述第十二开关的第一节点耦合到所述第二电容的第二节点，所述第十二开关的第二节点耦合到所述共模电压，其中所述第十二开关响应于所述第一控制信号而操作。
6.根据权利要求5所述的温度感测电路，其中所述开关电容器电路还包括：
第十三开关，具有第一节点，所述第十三开关的第一节点耦合到接地，其中所述第十三开关响应于所述第四控制信号而操作；
第十四开关，具有第一节点和第二节点，所述第十四开关的第一节点耦合到所述第十三开关的第二节点，所述第十四开关的第二节点耦合到所述第三电容的第一节点，其中所述第十四开关响应于所述第一控制信号而操作；
第十五开关，具有第一节点和第二节点，所述第十五开关的第一节点耦合到所述第三电容的第二节点，所述第十五开关的第二节点耦合到所述积分器的非反相输入，其中所述第十五开关响应于所述第二控制信号而操作；
第十六开关，具有第一节点和第二节点，所述第十六开关的第一节点耦合到所述第十三开关的第二节点，所述第十六开关的第二节点耦合到所述共模电压，其中所述第十六开关响应于所述第三控制信号而操作；
第十七开关，具有第一节点和第二节点，所述第十七开关的第一节点耦合到所述第三电容的第一节点，所述第十七开关的第二节点耦合到所述共模电压，其中所述第十七开关响应于所述第二控制信号而操作；以及
第十八开关，具有第一节点和第二节点，所述第十八开关的第一节点耦合到所述第三电容的第二节点，所述第十八开关的第二节点耦合到所述共模电压，其中所述第十八开关响应于所述第一控制信号而操作。
7.根据权利要求6所述的温度感测电路，其中所述开关电容器电路还包括：
第十九开关，具有第一节点，所述第十九开关的第一节点耦合到所述第三双极结型晶体管的基极-发射极电压，其中所述第十九开关响应于所述第四控制信号而操作；
第二十开关，具有第一节点和第二节点，所述第二十开关的第一节点耦合到所述第十九开关的第二节点，所述第二十开关的第二节点耦合到所述第四电容的第一节点，其中所述第二十开关响应于所述第一控制信号而操作；
第二十一开关，具有第一节点和第二节点，所述第二十一开关的第一节点耦合到所述第四电容的第二节点，所述第二十一开关的第二节点耦合到所述积分器的反相输入，其中所述第二十一开关响应于所述第二控制信号而操作；
第二十二开关，具有第一节点和第二节点，所述第二十二开关的第一节点耦合到所述第十九开关的第二节点，所述第二十二开关的第二节点耦合到所述共模电压，其中所述第二十二开关响应于所述第三控制信号而操作；
第二十三开关，具有第一节点和第二节点，所述第二十三开关的第一节点耦合到所述第二电容的第一节点，所述第二十三开关的第二节点耦合到所述共模电压，其中所述第二十三开关响应于所述第二控制信号而操作；以及
第二十四开关，具有第一节点和第二节点，所述第二十四开关的第一节点耦合到所述第二电容的第二节点，所述第二十四开关的第二节点耦合到所述共模电压，其中所述第二十四开关响应于所述第一控制信号而操作。
8.根据权利要求7所述的温度感测电路，还包括控制信号生成器，所述控制信号生成器被配置为：当所述比特流的所述最新比特为逻辑零时：
在采样阶段，断言所述第一控制信号和所述第三控制信号，同时取消断言所述第二控制信号和所述第三控制信号；以及
在积分阶段，断言所述第二控制信号，同时取消断言所述第一控制信号、所述第三控制信号和所述第四控制信号。
9.根据权利要求8所述的温度感测电路，其中所述控制信号生成器还被配置为：当所述比特流的所述最新比特为逻辑一时：
在采样阶段，断言所述第一控制信号和所述第四控制信号，同时取消断言所述第二控制信号和第三控制信号；以及
在积分阶段，断言所述第二控制信号，同时取消断言所述第一控制信号、所述第三控制信号和所述第四控制信号。
10.根据权利要求3所述的温度感测电路，其中所述开关电容器电路还包括：
第一开关电路，被配置为：当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第一电容连接在所述第一双极结型晶体管的基极-发射极电压与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行积分时，所述第一开关电路选择性地将所述第一电容连接在共模电压与所述积分器的非反相输入之间；
第二开关电路，被配置为：当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第二电容连接在所述第二双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；
其中当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行积分时，所述第二开关电路选择性地将所述第二电容连接在所述共模电压与所述积分器的反相输入之间；
第三开关电路，被配置为：当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第三电容连接在接地与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行积分时，所述第三开关电路选择性地将所述第三电容连接在所述共模电压与所述积分器的非反相输入之间；
第四开关电路，被配置为：当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第四电容连接在所述第三双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；以及
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行积分时，所述第四开关电路选择性地将所述第四电容连接在所述共模电压与所述积分器的反相输入之间。
11.根据权利要求2所述的温度感测电路，其中所述开关电容器电路还包括：
第一开关电路，被配置为：当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第一电容连接在所述第一双极结型晶体管的基极-发射极电压与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行积分时，所述第一开关电路选择性地将所述第一电容连接在所述共模电压与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行采样时，所述第一开关电路选择性地将所述第一电容连接在接地与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行积分时，所述第一开关电路选择性地将所述第一电容连接在所述共模电压与所述积分器的非反相输入之间；
第二开关电路，被配置为：当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第二电容连接在所述第二双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；
其中当所述比特流的所述最新比特为逻辑零并且所述开关电容器电路与所述积分器配合以执行积分时，所述第二开关电路选择性地将所述第二电容连接在所述共模电压与所述积分器的反相输入之间；
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行采样时，所述第二开关电路选择性地将所述第二电容连接在所述第三双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；以及
其中当所述比特流的所述最新比特为逻辑一并且所述开关电容器电路与所述积分器配合以执行积分时，所述第二开关电路选择性地将所述第二电容连接在所述共模电压与所述积分器的反相输入之间。
12.根据权利要求2所述的温度感测电路，其中所述开关电容器电路还包括：
第三十开关，具有第一节点，所述第三十开关的第一节点耦合到接地，其中所述第三十开关响应于第四控制信号而操作；
第三十一开关，具有第一节点和第二节点，所述第三十一开关的第一节点耦合到所述第三十开关的第二节点，所述第三十一开关的第二节点耦合到所述第一电容的第一节点，其中所述第三十一开关响应于第一控制信号而操作；
第三十二开关，具有第一节点和第二节点，所述第三十二开关的第一节点耦合到所述第一电容的第二节点，所述第三十二开关的第二节点耦合到所述积分器的非反相输入，其中所述第三十二开关响应于第二控制信号而操作；
第三十三开关，具有第一节点和第二节点，所述第三十三开关的第一节点耦合到所述第一双极结型晶体管的基极-发射极电压，所述第三十三开关的第二节点耦合到所述第三十开关的第二节点，其中所述第三十三开关响应于第三控制信号而操作；
第三十四开关，具有第一节点和第二节点，所述第三十四开关的第一节点耦合到所述第三十一开关的第二节点，所述第三十四开关的第二节点耦合到共模电压，其中所述第三十四开关响应于第二控制信号而操作；
第三十五开关，具有第一节点和第二节点，所述第三十五开关的第一节点耦合到所述第一电容的第二节点，所述第三十五开关的第二节点耦合到所述共模电压，其中所述第三十五开关响应于所述第一控制信号而操作；
第三十六开关，具有第一节点，所述第三十六开关的第一节点耦合到所述第三双极结型晶体管的基极-发射极电压，其中所述第三十六开关响应于所述第四控制信号而操作；
第三十七开关，具有第一节点和第二节点，所述第三十七开关的第一节点耦合到所述第三十六开关的第二节点，所述第三十七开关的第二节点耦合到所述第二电容的第一节点，其中所述第三十七开关响应于第一控制信号而操作；
第三十八开关，具有第一节点和第二节点，所述第三十八开关的第一节点耦合到所述第二电容的第二节点，所述第三十八开关的第二节点耦合到所述积分器的反相输入，其中所述第三十八开关响应于第二控制信号而操作；
第三十九开关，具有第一节点和第二节点，所述第三十九开关的第一节点耦合到所述第二双极结型晶体管的基极-发射极电压，所述第三十九开关的第二节点耦合到所述第三十六开关的第二节点，其中所述第三十九开关响应于第三控制信号而操作；
第二十九开关，具有第一节点和第二节点，所述第二十九开关的第一节点耦合到所述第三十七开关的第二节点，所述第二十九开关的第二节点耦合到共模电压，其中所述第二十九开关响应于第二控制信号而操作；以及
第二十八开关，具有第一节点和第二节点，所述第二十八开关的第一节点耦合到所述第二电容的第二节点，所述第二十八开关的第二节点耦合到所述共模电压，其中所述第二十八开关响应于所述第一控制信号而操作。
13.根据权利要求1所述的温度感测电路，其中所述第一给定次数是大于1的整数；并且其中所述第二给定次数是一次。
14.根据权利要求1所述的温度感测电路，其中所述第一给定次数是大于1的第一整数；并且其中所述第二给定次数是大于1的第二整数。
15.根据权利要求11所述的温度感测电路，其中所述第二给定次数小于所述第一给定次数。
16.一种感测电路，包括：
电压生成电路系统，包括：
第一双极结型晶体管和第二双极结型晶体管，具有耦合的集电极和基极，并且以不同的电流密度被偏置；以及
第三双极结型晶体管，所述第三双极结型晶体管的集电极耦合到所述第三双极结型晶体管的基极，所述第三双极结型晶体管由校准电流偏置，并且具有作为与绝对温度互补的电压的基极-发射极电压；
积分器；
开关电容器电路，被配置为：选择性地对由所述电压生成电路系统产生的电压进行采样，并且向所述积分器的输入提供经采样的电压；量化电路，被配置为：对所述积分器的输出进行量化以产生比特流；
其中所述开关电容器电路在所述比特流的控制下与所述积分器配合，以：
当所述比特流的最新比特为第一逻辑值时，引起对所述第一双极结型晶体管的基极-发射极电压与所述第二双极结型晶体管的基极-发射极电压之间的差值进行第一给定次数的采样和积分；以及
当所述比特流的所述最新比特为第二逻辑值时，引起对所述第三双极结型晶体管的基极-发射极电压进行第二给定次数的采样和积分；以及
输出电路系统，被配置为：通过对所述比特流执行操作来产生输出信号。
17.根据权利要求16所述的感测电路，其中所述第一给定次数是大于1的整数；并且其中所述第二给定次数是一次。
18.根据权利要求16所述的感测电路，其中所述第一给定次数是大于1的第一整数；并且其中所述第二给定次数是大于1的第二整数。
19.根据权利要求18所述的感测电路，其中所述第二给定次数小于所述第一给定次数。
20.根据权利要求16所述的感测电路，其中所述开关电容器电路包括：
第一电容，用于对所述第一双极结型晶体管的基极-发射极电压进行采样和保持；
第二电容，用于对所述第二双极结型晶体管的基极-发射极电压进行采样和保持；
第一开关电路，被配置为：当所述比特流的所述最新比特为所述第一逻辑值并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第一电容连接在所述第一双极结型晶体管的基极-发射极电压与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为所述第一逻辑值并且所述开关电容器电路与所述积分器配合以执行积分时，所述第一开关电路选择性地将所述第一电容连接在所述共模电压与所述积分器的非反相输入之间；以及
第二开关电路，被配置为：当所述比特流的所述最新比特为所述第一逻辑值并且所述开关电容器电路与所述积分器配合以执行采样，选择性地将所述第二电容连接在所述第二双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；
其中当所述比特流的所述最新比特为所述第一逻辑值并且所述开关电容器电路与所述积分器配合以执行积分时，所述第二开关电路选择性地将所述第二电容连接在所述共模电压与所述积分器的反相输入之间。
21.根据权利要求16所述的感测电路，其中所述开关电容器电路包括：
第一电容，用于对所述第一双极结型晶体管的基极-发射极电压进行采样和保持；
第二电容，用于对所述第二双极结型晶体管的基极-发射极电压进行采样和保持；
第一开关电路，被配置为：当所述比特流的所述最新比特为所述第二逻辑值并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第一电容连接在接地与所述积分器的非反相输入之间；
其中当所述比特流的所述最新比特为所述第二逻辑值并且所述开关电容器电路与所述积分器配合以执行积分时，所述第一开关电路选择性地将所述第一电容连接在所述共模电压与所述积分器的非反相输入之间；以及
第二开关电路，被配置为：当所述比特流的所述最新比特为所述第二逻辑值并且所述开关电容器电路与所述积分器配合以执行采样时，选择性地将所述第二电容连接在所述第三双极结型晶体管的基极-发射极电压与所述积分器的反相输入之间；
其中当所述比特流的所述最新比特为所述第二逻辑值并且所述开关电容器电路与积分器配合以执行积分时，所述第二开关电路选择性地将所述第二电容连接在所述共模电压与所述积分器的反相输入之间。
CN202111571839.7A 2020-12-22 2021-12-21 在高精度热感测器中实现vptat乘法器的方法 Pending CN114661266A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063129244P 2020-12-22 2020-12-22
US63/129,244 2020-12-22
US17/521,123 US11867572B2 (en) 2020-12-22 2021-11-08 Method for implementing Vptat multiplier in high accuracy thermal sensor
US17/521,123 2021-11-08

Publications (1)

Publication Number Publication Date
CN114661266A true CN114661266A (zh) 2022-06-24

Family

ID=82022375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111571839.7A Pending CN114661266A (zh) 2020-12-22 2021-12-21 在高精度热感测器中实现vptat乘法器的方法

Country Status (2)

Country Link
US (1) US11867572B2 (zh)
CN (1) CN114661266A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116448264B (zh) * 2023-02-01 2023-09-19 苏州聚元微电子股份有限公司 温度传感器、温度测量方法及芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3588031B1 (en) * 2018-06-29 2021-04-14 Sciosense B.V. Temperature sensor semiconductor device with pair of diodes and feedback loop
US11892360B2 (en) * 2020-01-31 2024-02-06 STMicroelectron nternational N.V. Controlled curvature correction in high accuracy thermal sensor

Also Published As

Publication number Publication date
US20220196485A1 (en) 2022-06-23
US11867572B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US9748969B1 (en) Method of operation for an oversampled data converter
CN110663187B (zh) 模数转换器、测量装置和模数转换方法
Souri et al. A CMOS temperature sensor with an energy-efficient zoom ADC and an Inaccuracy of±0.25° C (3s) from− 40° C to 125° C
US7095356B1 (en) Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
CN113280936A (zh) 在高准确度热传感器中的受控制曲率校正
US8970412B2 (en) Signal quantization method and apparatus and sensor based thereon
Markus et al. Incremental delta-sigma structures for DC measurement: An overview
Sacco et al. A 16.1-bit resolution 0.064-mm 2 compact highly digital closed-loop single-VCO-based 1-1 sturdy-MASH resistance-to-digital converter with high robustness in 180-nm CMOS
Li et al. A 1 pF-to-10 nF Generic Capacitance-to-Digital Converter Using Zero-Crossing $\Delta\Sigma $ Modulation
Li et al. A high-linearity capacitance-to-digital converter suppressing charge errors from bottom-plate switches
Harpe et al. Low-power SAR ADCs: trends, examples and future
CN114661266A (zh) 在高精度热感测器中实现vptat乘法器的方法
Fisk et al. A calibration-free low-cost process-compensated temperature sensor in 130 nm CMOS
Someya et al. A 210 nW NPN-based temperature sensor with an inaccuracy of±0.15° C (3σ) from− 15° C to 85° C utilizing dual-mode frontend
CN110071696B (zh) 一种可用于温度传感器的连续时间积分器
Rogi et al. A novel architecture for a Capacitive-to-Digital Converter using time-encoding and noise shaping
CN112880845B (zh) 一种可变量程温度传感器
Shylu et al. A power efficient delta-sigma ADC with series-bilinear switch capacitor voltage-controlled oscillator
Pertijs et al. A second-order sigma-delta ADC using MOS capacitors for smart sensor applications [smart temperature sensor]
US20230176097A1 (en) Circuits and methods for voltage measurement
CN114050830B (zh) 用于集成温度传感器的低功耗低开关泄漏δ-σ模数转换器
Shui Design and implementation of cost-efficient analog-to-digital conversion circuits for sensor applications
Hsieh et al. A sar-assisted continuous-time incremental σδ adc with first-order noise coupling
Wang et al. A 84.7-dr wide bw incremental adc using ct structure
Galvez Design of a fully-differential dual-slope analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination