DE102014105880B4 - Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen - Google Patents

Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen Download PDF

Info

Publication number
DE102014105880B4
DE102014105880B4 DE102014105880.1A DE102014105880A DE102014105880B4 DE 102014105880 B4 DE102014105880 B4 DE 102014105880B4 DE 102014105880 A DE102014105880 A DE 102014105880A DE 102014105880 B4 DE102014105880 B4 DE 102014105880B4
Authority
DE
Germany
Prior art keywords
input
output
integrator
current
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014105880.1A
Other languages
English (en)
Other versions
DE102014105880A1 (de
Inventor
Johannes Uhlig
Johannes Görner
Stefan Hänzsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Dresden
Original Assignee
Technische Universitaet Dresden
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Dresden filed Critical Technische Universitaet Dresden
Publication of DE102014105880A1 publication Critical patent/DE102014105880A1/de
Application granted granted Critical
Publication of DE102014105880B4 publication Critical patent/DE102014105880B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Wandlungsanordnung (1) zur Analog-Digital-Wandlung von Strömen, aufweisend einen Eingang (2) für einen Eingangsstrom I, und einen mindestens zwei Integrator-Stufen (9) aufweisenden Sigma-Delta Wandler, wobei der Eingang (2) mit einem ersten Integrator (9a) verbunden ist, welcher als Strom-Spannungs-Wandler arbeitet, dass nach dem ersten Integrator (9a) und vor einem zweiten Integrator (9b) eine Abtast-Halte-Schaltung angeordnet ist, dass die Ausgänge der Integratoren (9a, 9b) über jeweilige Mittel zur Signalgewichtung (13, 14) mit einem Summationsknoten (11) verbunden sind, welcher einen weiteren Eingang für ein gewichtetes Signal eines Vorwärtszweiges aufweist, dass ein Ausgang des Summationsknotens (11) mit einem Eingang eines nachgeschalteten A/D-Wandlers (4) verbunden ist, welcher einen Ausgang (5) zur Ausgabe eines Ausgangssignals (Dout) aufweist und dass der Ausgang (5) über einen D/A-Wandler (16) zumindest mittelbar mit dem Eingang (2) verbunden ist, dadurch gekennzeichnet, das s eine eingangsseitige Fotodiode (6) an den Eingang (2) für den Eingangsstrom I angeschlossen und direkt mit dem ersten Integrator (9a) verbunden ist und der Auswahlsteuersignal-Eingang des Auswahlschalters (17) mit einem Ausgang eines Digital-Analog-Wandlers (16), welcher ein Steuersignal bereitstellt, verbunden ist, dessen Eingang mit dem Ausgang (5) der Wandlungsanordnung (1) verbunden ist.

Description

  • Die Erfindung betrifft eine Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen, aufweisend einen Eingang für einen Eingangsstrom I, und einen mindestens zwei Integrator-Stufen aufweisenden Sigma-Delta Wandler, wobei der Eingang mit einem ersten Integrator verbunden ist, welcher als Strom-Spannungs-Wandler arbeitet. Nach dem ersten Integrator und vor einem zweiten Integrator ist eine Abtast-Halte-Schaltung angeordnet. Die Ausgänge der Integratoren sind über jeweilige Mittel zur Signalgewichtung mit einem Summationsknoten verbunden, welcher einen weiteren Eingang für ein gewichtetes Signal eines Vorwärtszweiges aufweist. Ein Ausgang des Summationsknotens ist mit einem Eingang eines nachgeschalteten A/D-Wandlers verbunden, welcher einen Ausgang zur Ausgabe eines Ausgangssignals (Dout) aufweist. Der Ausgang (5) über einen D/A-Wandler (16) zumindest mittelbar mit dem Eingang (2) verbunden ist.
  • Mithilfe der Erfindung soll die effiziente und hochgenaue Analog-Digitalwandlung von zu messenden Strömen unter Nutzung des Prinzips der Sigma-Delta-Analog-Digitalwandlung mit Wandlern höherer Ordnung ermöglicht werden.
  • Die Erfassung des Umgebungslichts gewinnt zunehmend an Bedeutung, beispielsweise bei mobilen Anwendungen zur Anpassung der Display-Helligkeit. Normalerweise sollte das Umgebungslicht hinsichtlich der spektralen Empfindlichkeit des menschlichen Auges erkannt werden. Dies erfolgt durch die Ermittlung des Fotostroms von mehreren Fotodioden mit unterschiedlicher spektraler Empfindlichkeit aus und durch Kombination der Ergebnisse mit geeigneten Verstärkungskoeffizienten. Beispiele hierfür sind in Maxim Integrated, MAX44000 Ambient and Infrared Proximity Sensor, Maxim Integrated, 160 Rio Robles, San Jose, CA 95134 USA. [Online]. Available: http://datasheets.maximintegrated.com/en/ds/MAX44000.pdf oder in S. Henker, „Entwurf und Modellierung von Multikanal-CMOS-Farbsensoren,“ Ph.D. dissertation, Technischen Universität Dresden, 2005 zu finden.
  • Derartige Umgebungslichtsensor-System (ALS-System) arbeiten mit zwei Fotodioden von unterschiedlicher spektraler Empfindlichkeit. Eingang des ADC wird hierbei zwischen den verschiedenen Fotodioden umgeschaltet. Jeweils eine nicht beleuchtete Diode wird genutzt, um die Dioden-Leckströme auszugleichen.
  • Die A/D-Wandlung von Strömen erfolgt zurzeit hauptsächlich durch eine Strom- nach Spannungswandlung und nachfolgende A/D-Wandlung der so erzeugten Eingangsspannung, wie in C. Binan Wang, J. Todsen, and T. Kalthoff, „A dual channel 20 bit current input A/D converter for photo-sensor applications,“ in Proc. SSMSD Mixed-Signal Design 2000 Southwest Symp, 2000, pp. 57-60 beschrieben ist.
  • Sogenannte Inkrementelle-Delta-Sigma-ADCs (I-DS-ADCs) sind Delta-Sigma-Datenkonverter, deren Speicherelemente vor jeder Umwandlung zurückgesetzt werden. I-DS-ADCs haben viele Vorteile bei der DC-Signal-Umwandlung, wie z. B. weniger Offset- und Verstärkungsfehler, Multiplex-Fähigkeiten und eine deutlich einfachere Filterung, wie in J. Markus, „Higher-order incremental delta-sigma analog-to-digital convertes,“ Ph.D. dissertation, Budapest University of Technology and Economics, 2005 beschrieben ist. Sie eignen sich daher gut für Umgebungslichtsensor-Systeme.
  • Eine weitere häufig angewandte Möglichkeit ist die Nutzung eines Charge-Balancing ADCs oder Sigma-Delta-ADC erster Ordnung bei dem die Wandlung der Eingangsströme durch sukzessives Addieren oder Subtrahieren von Referenzströmen in einer Regelschleife durchgeführt wird.
  • Eine weitere Veröffentlichung findet sich in K. LEITIS, T. HALIM: Current Mode Delta-Sigma-Modulation for Low-Voltage Operation; University of Applied Sciences Gießen-Friedberg; 2010.
  • Einige wissenschaftliche Publikationen beschreiben die Verwendung von Continuous-Time Sigma-Delta ADCs höherer Ordnung zur A/D-Wandlung von Eingangsströmen wie beispielsweise in E. FARSHIDI: A New Approach to Design Low Power Continues-Time Sigma-Delta Modulators; International Journal of Electrical and Computer Engineering; 2009 gezeigt ist.
  • Die Masterarbeit von A.G. Mulders: Design of a Sigma-Delta Modulator for Optical Detector Applications; University of Oulu/Eindhoven University of Technology; 1997, beschreibt einen Sigma-Delta-ADC dritter Ordnung in einer Cascade of Integrators Feedback Topology (CIFB, dt: Kaskade aus Integratoren mit Rückführungszweigen) Topologie mit einem in die Modulatorschleife eingebetteten Strom-Spannungswandler.
  • Die Wandlungsgenauigkeit des Gesamtsystems bei einer Stromnach Spannungswandlung vor dem eigentlichen ADC ist durch die Genauigkeit des Strom-Spannungswandlers limitiert. Hierbei wird die Genauigkeit beispielsweise durch die Parameter Linearität, Rauschen, Offset- oder Gain-Fehler und andere beeinflusst. In heute üblichen CMOS-Technologien lassen sich so Auflösungen in der Größenordnung von mehr als 14 Bit nur schwer realisieren.
  • Bei der Wandlung mittels Charge-Balancing ADC oder Sigma-Delta-ADC erster Ordnung besteht ein Nachteil darin, dass diese ADCs nur eine Rauschformung (Noise-Shaping) erster Ordnung durchführen. Zur Realisierung einer höheren Auflösung ist daher eine sehr große Anzahl an Wandlungsschritten notwendig. Diese Wandlertypen benötigen folglich eine hohe Wandlungsdauer für jede einzelne Wandlung.
  • Continuous Time Sigma-Delta-ADCs haben eine Vielzahl an Nachteilen verglichen mit diskret arbeitenden Sigma-Delta-ADCs basieren auf Switched-Capacitor Schaltungen (SC-Schaltung). Die Modulatorkoeffizienten dieser Anordnungen resultieren aus Relationen zwischen Widerständen und Kapazitäten. Derartige Relationen lassen sich aber in CMOS-Prozessen nur sehr ungenau und stark schwankend realisieren (Mismatch). Außerdem ist die Analyse derartiger ADCs auf Systemlevel sehr aufwendig.
  • Bei Wandlern höherer Ordnung, beispielsweise bei dem Einsatz von Sigma-Delta-ADCs in einer CIFB-Topologie, ist ein Rückkoppelpfad für jeden Integrator notwendig. Der Schaltungsaufwand ist dadurch hoch. Eine sehr gute Übereinstimmung der unterschiedlichen Rückkoppelpfade ist für eine hohe Auflösung entscheidend. Gerade bei der Verarbeitung von Strömen im ersten Integrator und Spannungen in den folgenden Integratoren ist eine derartige gute Übereinstimmung praktisch nicht realisierbar.
  • Die US 5068660 A hat zum Ziel, die Analog/Digital-Wandlung mit höherstufiger Sigma/Delta-Modulation dadurch zu verbessern, dass die erste Filterstufe durch eine zeitkontinuierliche, nicht differenzielle Integrationsstufe realisiert wird, während die weiteren Filterstufen durch zeitdiskrete, differenzielle Integrationsstufen gebildet werden. Der dabei in der ersten Stufe erzielte Signal-Rausch-Abstand von 130 dB prädestiniert derartige Wandler für den Einsatz bei der Digitalisierung von kleinen Signalen, beispielsweise in Sensoren.
  • In der bereits zitierten Quelle von A.G. Mulders: Design of a Sigma-Delta Modulator for Optical Detector Applications, wird die Auswertung des Ausgangssignals einer Fotodiode durch einen Sigma/Delta-ADC untersucht. Das Stromsignal des Detektors ist dabei direkt mit dem Eingang der ersten, zeitkontinuierlichen Integrationsstufe verbunden. Die weiteren Integrationsstufen sind zeitdiskret aufgebaut. In dieser Quelle wird ein direktes Einspeisen des Stromes der Fotodiode in den Eingang der ersten Integrationsstufe des Sigma/Delta-ADCs angeregt.
  • Der Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung zur Analog-Digital-Wandlung von Strömen anzugeben, welche eine hohe Genauigkeit bei der Wandlung von Eingangsströmen aufweist und kostengünstig realisierbar ist.
  • Gemäß der Erfindung wird die Aufgabe mit einer Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen, der eingangs beschriebenen Art dadurch gelöst, dass eine eingangsseitige Fotodiode an den Eingang für den Eingangsstrom I angeschlossen und direkt mit dem ersten Integrator verbunden ist und der Auswahlsteuersignal-Eingang des Auswahlschalters mit einem Ausgang eines Digital-Analog-Wandlers, welcher ein Steuersignal bereitstellt, verbunden ist, dessen Eingang mit dem Ausgang der Wandlungsanordnung verbunden ist.
  • Herkömmliche Sensorschaltungen zur Erfassung des Umgebungslichts bestehen aus einem Strom-Spannungs-Umsetzer, gefolgt von einem ADC. Bei der erfindungsgemäß vorgeschlagenen Hybrid-Delta-Sigma-Architektur wird der Strom-Spannungs-Umsetzer in eine Modulatorschleife integriert. Schaltungsnichtidealitäten des Strom-Spannungs-Umsetzers werden dabei durch Rauschformung unterdrückt, wodurch die erreichbare Auflösung deutlich erhöht wird. Die Fotodioden-Vorspannung sowie die Leckstromkorrektur werden durch zwei volldifferentielle Strom-Spannungs-Umsetzer realisiert. Die erreichbare Auflösung kann durch Variation der Wandlungslänge angepasst werden.
  • Erfindungsgemäß wird eine neue Sigma-Delta-ADC-Topologie mit direktem Fotodioden-Eingang vorgeschlagen. Der Strom-Spannungs-Umsetzer wird als erster Integrator des Sigma-Delta-ADC-Modulators integriert.
  • Verzerrungen aufgrund von Schaltungsunvollkommenheiten im Stromintegrator werden dabei durch Überabtastung und Rauschformung erster Ordnung unterdrückt. Die Modulatorschleife wird in der CIFF-Topologie realisiert, die die Anforderungen auf die analogen Schaltungskomponenten verringert, da die Integratoren nur das Quantisierungsrauschen verarbeiten.
  • Darüber hinaus wird die Subtraktion des Dunkelstroms vom Signalstrom inhärent durch die differentielle Struktur des Modulators realisiert.
  • In einer Ausführungsform der Erfindung ist vorgesehen, dass das ersten Bezugspotenzial der halben Betriebsspannung der Wandlungsanordnung oder einem Massepotenzial entspricht.
  • Eine Einschränkung bezüglich des Bezugspotenzials auf einen bestimmten Wert oder eine bestimmte Größe ist nicht vorgesehen.
  • In einer weiteren Ausführung der Erfindung ist vorgesehen, dass die steuerbare Stromquelle zum Erzeugen der Rückkopplung mittels zweier Teilstromquellen gebildet wird, welche in ihrer Stromrichtung entgegengesetzte, steuerbare Ströme (Iref_p und Iref_n) erzeugen, von denen mittels eines Auswahlschalters ein Strom einer Teilstromquelle (12a oder 12b, Iref_p oder Iref_n) ausgewählt wird.
  • In dieser besonderen Ausführung soll die für die Fotodioden notwendige Vorspannung durch die Wandlungsanordnung selbst zur Verfügung gestellt werden.
  • Der gültige Eingangsstrombereich des Modulators wird bestimmt durch den positiven und negativen Rückkopplungsstrom Iref,[p/n]. Diese Ströme werden mittels steuerbarer Stromquellen 12a und 12b, welche in der 4 dargestellt sind, bereitgestellt und mittels eines vom Digital-Analog-Wandler 16 bereitgestellten Steuersignals über den Auswahlschalter 17 an den Eingang 2 der Wandlungsanordnung 1 zugeschaltet.
  • In einer Ausführungsform ist vorgesehen, dass der Auswahlsteuersignaleingang des Auswahlschalters mit einem Ausgang eines Digital-Analog-Wandlers, welcher ein Steuersignal bereitstellt, verbunden ist, dessen Eingang mit dem Ausgang der Wandlungsanordnung verbunden ist.
  • Somit wird in Abhängigkeit des durch die Wandlungsanordnung erzeugten Ausgangssignals Dout der Schalter zur Auswahl einer der steuerbaren Stromquellen gesteuert. Zur Bereitstellung des Steuersignals für den Auswahlschalter wird das Ausgangssignal Dout mittels eines D/A-Wandlers gewandelt.
  • In einer Ausprägung der Erfindung soll die Differenz zweier Eingangsströme in eine digitale Repräsentation überführt werden.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
    • 1 eine Wandlungsanordnung zur Wandlung von Eingangsströmen mit vorgeschaltetem Strom-Spannungs-Umsetzer nach dem Stand der Technik,
    • 2 eine weitere Wandlungsanordnung zur Wandlung von Eingangsströmen ohne vorgeschaltetem Strom-Spannungs-Umsetzer nach dem Stand der Technik mit eingangsseitig geschalteten Fotodioden,
    • 3 ein Blockschaltbild einer erfindungsgemäßen Wandlungsanordnung (SD-Modulator),
    • 4 ein weiteres Blockschaltbild der erfindungsgemäßen Wandlungsanordnung mit einem hybriden I-SD-ADC,
    • 5 ein Auszugsschaltbild des ersten Integrators der Wandlungsanordnung aus der 4 und
    • 6 eine schematische Gesamtübersicht der erfindungsgemäßen Wandlungsanordnung.
  • In der 1 ist eine Wandlungsanordnung 1 zur Wandlung eines Eingangsstroms I in eine Spannung U und eine sich anschließende A/D-Wandlung aus dem Stand der Technik dargestellt.
  • Ein erster Eingang Iin,p 2 und eine zweiter Eingang Iin,n 3 sind eingangsseitig an einem Strom-Spannungs-Wandler angeschlossen. Hierbei steht p für ein positives und n für ein negatives Potenzial. Der Eingang kann also differentiell ausgeführt werden.
  • Der Strom-Spannungs-Wandler weist zwei Ausgänge auf, welche mit den Eingängen Uin,p und Uin,n des nachgeschalteten Analog-Digital-Wandlers 4 verbunden sind. Der Analog-Digital-Wandler 4 weist einen Ausgang Dout 5 zur Ausgabe eines digitalen Werts, welcher beispielsweise einem zu wandelnden Eingangsstrom oder der Differenz zwischen beiden Eingangsströmen entspricht, auf.
  • Die in der 2 dargestellte erfindungsgemäße Wandlungsanordnung 1 bestehend aus einem Analog-Digital-Wandler 4 und mehreren Fotodioden 6. Diese Fotodioden 6 sind direkt mit den Eingängen des Analog-Digital-Wandlers 4 verbunden.
  • Die Fotodioden 6 sind paarweise angeordnet und mittels eines Umschalters 7 an die Eingänge des Analog-Digital-Wandlers 4 zuschaltbar. In der dargestellten ersten Stellung des Umschalters 7 sind die zwei oberen Fotodioden des Fotodiodenpaars 6a ausgewählt. Das Fotodiodenpaar 6a besteht aus zwei Fotodioden 6, welche die gleiche spektrale Empfindlichkeit aufweisen.
  • In der zweiten Schalterstellung des Umschalters 7 sind die zwei unteren Fotodioden 6b ausgewählt. Dieses Fotodiodenpaar 6b besteht aus zwei Diode 6 welche eine gleiche spektrale Empfindlichkeit oder gleiche Spektrale Eigenschaften.
  • Weiterhin ist vorgesehen, dass jeweils eine „beleuchtete“ und eine „abgedunkelte“ Diode in einem oder beiden Fotodiodenpaaren angeordnet werden kann, um einen sogenannten Dunkelstrom kompensieren zu können. In der Darstellung der 2 ist die abgedunkelte Diode 6 in jedem Paar 6a und 6b vollständig schwarz dargestellt.
  • In einer Ausführung ist vorgesehen, dass die Fotodiodenpaare 6a und 6b derart mit unterschiedlicher spektraler Charakteristik ausgeführt werden, dass die spektrale Charakteristik des menschlichen Auges nachbilden werden kann.
  • Zur Verbesserung der Qualität des vom Wandler 4 erzeugten Ausgangssignals ist eine digitale Filter- und Korrekturanordnung 8 nachgeschaltet, wie in der 2 dargestellt ist. Diese weist den Ausgang zur Ausgabe des Ausgangssignals Dout 5 auf.
  • Der Analog-Digital-Wandler 4 besteht aus mehreren, typischerweise zwei bis vier Integratoren 9, die mit Hilfe von Vorwärtszweigen, einem Quantisierer 10 und einem Summationsknoten 11 zu einer kaskadierten Topologie verschaltet sind (CIFF ... Cascade of Integrators Feed-Forward, Kaskade aus Integratoren mit Vorwärtszweigen). Eine derartige Anordnung zeigt die 3. Der Quantisierer 10 stellt an seinem Ausgang Dout 5 ein digitales Ausgangssignal bereit und stellt somit auch einen Analog-Digital-Wandler dar. Bei der Darstellung in der 3 sind die eingangsseitigen Fotodioden 6 sowie der Umschalter 7 nicht dargestellt.
  • Der erste Integrator 9 integriert dabei in jedem Wandlungsschritt die Differenz aus einem Eingangssignal und einem Referenzsignal, wobei das Vorzeichen des Referenzsignals durch die Entscheidung des internen Quantisierers bestimmt wird. Daneben fungiert der erste Integrator 9 als zeitkontinuierlich arbeitender Strom-Spannungswandler.
  • Eine detailliertere Ausführung einer derartigen Wandleranordnung ist in der 4 gezeigt.
  • Der vorgeschlagene hybride Sigma-Delta-ADC in der 4 besteht aus einem Strom-Spannungs-Umsetzer, der als erster Integrator in der Modulatorschleife dient, und einem zweiten Integrator, der als Schaltkreis mit geschalteten Kondensatoren (SC-Schaltkreis) realisiert wird. Durch die Integration des Strom-Spannungs-Umsetzers in die Modulatorschleife werden Schaltungsnichtidealitäten im Umsetzer durch Rauschformung erster Ordnung unterdrückt.
  • Die herkömmliche CIFF-Architektur, welche in der 3 dargestellt ist, hat eine direkte Vorwärtskopplung vom Eingangssignal 2 zum Summierknoten 11. Diese Vorwärtskopplung kann nicht so geradlinig wie mit Spannungseingangsmodulatoren realisiert werden, da der Eingangsstrom nur einmal vorhanden ist. Wie später beschrieben wird, kann ein gleichwertiges Signal von dem Ausgang des ersten Integrators generiert werden.
  • Die Fotodioden 6, welche nur auszugsweise dargestellt sind, sind direkt mit dem Operationsverstärker des ersten Integrators 9a verbunden und durch diesen auf eine vorgegebene Spannung geregelt werden. Der Dunkelstrom (Leckstrom) der Fotodioden sowie deren spektrale Empfindlichkeit hängen von ihrer Vorspannung ab.
  • Die am häufigsten verwendete kapazitive Rückkopplung verursacht große Spannungsspitzen am Eingang des Operationsverstärkers und damit auf den Diodenvorspannungen. Die Realisierung der Rückkopplung durch Injizieren von Strömen in den Integratoreingang verursacht viel weniger Verzerrungen auf den Diodenvorspannungen.
  • Im Gegensatz zur CIFB-Architektur wird die Rückkopplung der CIFF-Architektur nur am Eingang des ersten Integrators benötigt. Dies ist vorteilhaft, weil sonst mehrere Rückkoppelpfade in unterschiedlicher Ausführung benötigt werden. Außerdem ist eine Stromrückkopplung zum ersten Integrator 9a und eine kapazitive Rückkopplung zu den nachfolgenden Integratoren vorgesehen. Dies bewirkt eine schlechte Abstimmung der Rückkopplungskoeffizienten, die Leistungseinbußen oder Instabilität des Modulators verursachen kann.
  • Der gültige Eingangsstrombereich des Modulators wird bestimmt durch den positiven und negativen Rückkopplungsstrom Iref,[p/n]. Diese Ströme werden mittels steuerbarer Stromquellen 12a und 12b, welche in der 4 dargestellt sind, bereitgestellt und mittels eines vom Digital-Analog-Wandler 16 bereitgestellten Steuersignals über den Auswahlschalter 17 an den Eingang 2 der Wandlungsanordnung 1 zugeschaltet.
  • Für den Anwendungsfall der Erfassung des Umgebungslichts, wie in der 2 dargestellt, ist der Strom, der durch die dunkle Diode geführt wird, Ipd,dark in der Regel viel kleiner als der Strom von der beleuchteten Fotodiode Ipd, signal mit Iin = Ipd, signal - Ipd, dark ≥ 0 .
  • Ein asymmetrischer Rückkoppelstrom wird benötigt, um den vollen dynamischen Bereich des Modulators zu nutzen.
  • Der in der 4 links dargestellte erste Integrator 9a arbeitet zeitkontinuierlich. Der Übergang von zeitkontinuierlicher zu zeitdiskreter analoger Signalverarbeitung erfolgt nach dem ersten und vor dem zweiten Integrator 9b mittels einer kapazitiven Abtast-Halte-Schaltung (Sample-and-Hold-Anordnung), welche auch in der 6 dargestellt ist.
  • Zur Anpassung der Signal- und Rauschtransferfunktion ist für einen Modulator in einer CIFF-Konfiguration ein Vorwärtszweig notwendig, der das angelegte Eingangssignal Iin an den Summationsknoten 11 weitergibt. Dieser Pfad ist in der 4 mit der Bezeichnung Iin * a0 dargestellt.
  • Dieser Vorwärtszweig muss bei einem Eingangssignal in Form eines Eingangstromes Iin am Eingang 2 aufwendiger realisieren werden, als dies bei einer Eingangsspannung der Fall wäre, da sich ein Eingangsstrom nur schwer replizieren lässt.
  • Es kommt daher eine neuartige SC-Schaltungen (Switched-Capacitor) zur Rückerkennung des Eingangsstromes Iin aus der Ausgangsspannung des ersten Integrators 9a zum Einsatz. Um die Rückerkennung zu ermöglichen, wird das Rückkoppelsignal in Form des Rückkoppelstromes Ifb lediglich während einem Teil eines für die Analog-Digital-Wandlung genutzten Wandlungstaktes an den Eingang des ersten Integrators angelegt. Im verbleibenden Zeitraum wird lediglich der Signal-Eingangsstrom integriert. Die Ausgangsspannungen am Anfang und am Ende dieses Zeitraumes werden auf den Kapazitäten Ca01* und Ca02, welche in der 6 dargestellt sind, zwischengespeichert. In der speziellen Ausführung der 6 ist vorgesehen mit „positiven“ und „negativen“ Eingangssignalen zu arbeiten, daher sind die meisten Stufen dieser Anordnung symmetrisch ausgeführt.
  • Durch eine Differenzbildung der zwischengespeicherten Spannung mittels einer gegenläufigen Reihenschaltung der Kapazitäten kann so ein Spannungssignal generiert werden, welches proportional dem Signal-Eingangsstrom Iin ist. Die so generierte Spannung kann in einem Summenknoten eingespeist werden.
  • In einer speziellen Ausprägung der Erfindung soll ein derartiger Wandler zur Wandlung der Differenz zweier Eingangsströme Iin,p und Iin,n, die von zwei Fotodioden 6 generiert werden, genutzt werden. Eine mögliche Anwendung ist die Korrektur des von einer Fotodiode 6 generierten Stromes mithilfe eines Dunkelstromes einer zweiten Fotodiode 6.
  • Diese zweite Fotodiode 6 ist keinem Lichteinfall ausgesetzt (Dunkeldiode), das heißt, diese Fotodiode 6 ist in der Anordnung beispielsweise durch eine Abdeckung vor dem Lichteinfall geschützt. Die Diode dient ausschließlich zur Kompensation des durch die Eigenschaften der Fotodiode 6 bedingten, unvermeidlichen Leckstromes.
  • Der erste Integrator 9 des Modulators stellt dabei die zur ordnungsgemäßen Funktion der Fotodioden notwendige Vorspannung der Fotodioden bereit. Der Operationsverstärker im ersten Integrator 9 besteht daher aus zwei Differenzverstärkern, wobei jeweils ein Eingang der Differenzverstärker an die gewünschte Diodenvorspannung angeschlossen ist, wie in der 5 dargestellt.
  • Durch die hohe Verstärkung der Differenzverstärker ergibt sich diese Spannung ebenfalls an den verbleibenden Eingängen und stellt daher die gewünschte Vorspannung zur Verfügung.
  • In einer weiteren speziellen Ausprägung der Erfindung werden Eingangssignale durch die Anordnung verarbeitet, welche nicht symmetrisch sind, was beispielsweise bei der Verwendung von Fotodioden vorkommt, da die durch die Fotodioden 6 erzeugten Eingangsströme Iin,P und Iin,n physikalisch bedingt nicht symmetrisch zueinander sein können.
  • Um auch bei einer derartigen Anwendung den vollständigen Dynamikbereich des Analog-Digital-Wandlers 4 nutzen zu können, wird der Eingangssignalbereich verschoben. Dazu werden asymmetrische Rückkoppelströme in den ersten Integrator eingespeist. Dies ist in der 5 beispielsweise mit den Strömen von 375nA und 75nA dargestellt.
  • Alle Fotodioden werden im gleichen Herstellungsverfahren mit den gleichen Verfahrensschritten hergestellt.
  • Um ein äquivalentes Verhalten des Wandlers verglichen mit einem herkömmlichen Wandler zu erreichen, ist zusätzlich eine Verschiebung der Schaltschwelle des internen Quantisierers 10 wie in der 3 gezeigt notwendig. Diese Verschiebung wird erfindungsgemäß über einen zusätzlichen kapazitiven Vorwärtszweig realisiert, welcher die Kapazitäten Coffs an Vref1 und Vref2 umfasst, wie in der 6 dargestellt ist.
  • In einer weiteren speziellen Ausprägung der Erfindung sind die Eingangssignale gleichsignalbehaftet. Um einen kontinuierlichen Betrieb des Modulators innerhalb der vorgegebenen Betriebsspannungen zu garantieren, ist eine Gleichsignalkorrektur der auf dem ersten Integrator 9 integrierten Ladung notwendig.
  • Herkömmliche, ausgangsseitig wirkende Gleichtaktregelungen sind hier nicht verwendbar, da bereits das eingangsseitige Gleichsignal durch die Struktur des OPV geregelt wird, um eine konstante Vorspannung für die Fotodioden zu realisieren. Der ausgangsseitige Gleichanteil lässt sich daher nur durch aktive Regelung der auf den Integrationskapazitäten vorhandenen Ladungen realisieren.
  • Dazu kommt eine aktive Regelung in Form zweier gesteuerter Stromquellen zum Einsatz, welche in Abhängigkeit des jeweiligen Gleichanteils der Ausgangsspannungen des ersten Integrators 9 einen identischen Strom in die Stromeingänge des ersten Integrators 9 einspeisen, wie in der 5 dargestellt ist. Der aktuelle Gleichanteil am Ausgang des Integrators 9, der zur Steuerung der Stromquellen verwendet wird, wird dabei durch einen kapazitiven Teiler ermittelt.
  • Nachfolgend wird eine weitere Ausführung der Erfindung beschrieben. Um dasselbe Modulatorverhalten sogar bei asymmetrischer Rückkopplung aufrechtzuerhalten, sollte die Schwellenwertspannung des internen Quantisierers in der Mitte zwischen den zwei Referenzspannungen liegen. Dies kann geschehen, indem entweder ein Komparator mit einer Schwellwertspannung implementiert wird, welche ungleich null ist, oder indem ein zusätzliches Signal zu dem Summierknoten addiert wird.
  • Bei der vorgeschlagenen Konstruktion wird der zweite Ansatz realisiert, wie in der 6 dargestellt ist, da ein Komparator mit einem beabsichtigten Offset sehr empfindlich gegenüber Fertigungsschwankungen (Mismatch)ist.
  • Wie bereits erwähnt, ist es schwieriger, den Vorwärtskopplungspfad a0, welcher bereits in der 3 dargestellt wurde, mit Eingangsströmen zu realisieren als mit Spannungen.
  • Es sind zusätzliche Schaltungsanordnungen erforderlich, um das Eingangssignal aus dem Ausgang des ersten Integrators zu rekonstruieren. Die Rückkopplungsströme sind während jedes Umwandlungszyklus nur teilweise aktiv. Während des restlichen Teils wird nur das Eingangssignal von dem ersten Integrator 9 integriert. Die Signalrekonstruktion wird durchgeführt, indem die Differenz zwischen der Ausgangsspannung am Ende und zu Beginn dieses Zeitrahmens berechnet wird. Dies geschieht, indem die Ausgangsspannung an antiparallel geschalteten Kondensatoren Ca0 abgetastet wird, wie in der 6 dargestellt ist.
  • Die vorgeschlagene Sigma-Delta-Architektur wurde in einer 0,18um CMOS-Technologie implementiert. Der ADC besteht aus dem Modulatorkern (siehe 6) und einem digitalen Block, welcher nicht dargestellt ist, um die erforderlichen Steuersignale zu erzeugen.
  • Konstruktion und Ausführung des ersten Integrators sind der wichtigste Teil, da dieser Integrator den größten Einfluss auf die Genauigkeit des Umsetzers hat. Der erste in dargestellte Integrator besteht aus einem voll differentiellen Operationsverstärker mit gefalteter Kaskade und Stromquellen für Rückkopplung und Gleichtaktregelung.
  • Die Fotodioden sind direkt mit dem Operationsverstärker verbunden und durch diesen vorgespannt. Um die richtige Vorspannung sicherzustellen, ist die Eingangsstufe des Operationsverstärkers durch zwei differentielle Paare realisiert, wobei ein Eingang jedes Paares mit Gleichtaktspannung verbunden ist.
  • Die Gleichtaktspannung am Ausgang des Operationsverstärkers muss aufgrund asymmetrischer Eingangsströme geregelt werden.
  • Eine herkömmliche Gleichtaktregelung, z.B. durch Einstellen des Stroms in der Ausgangsstufe, ist nicht anwendbar, da der Eingangsgleichtakt fixiert ist, um die Fotodioden vorzuspannen. Das Steuern sowohl der Eingangs- als auch der Ausgangs-Gleichtaktspannung ist nur möglich, indem die Ladung in den Integrationskondensatoren CIlf variiert wird. Dies wird durch zusätzliche aktive geregelte Stromquellen am Eingang des Integrators realisiert.
  • In Abhängigkeit von der Entscheidung des Quantisierers wird ein positiver oder negativer Rückkopplungsstrom symmetrisch an beide Eingangszweige des Integrators angelegt. Rückkopplungsstromquellen arbeiten kontinuierlich und sind zwischen Eingangszweig und Gleichtaktknoten geschaltet, um eine geringe Verzerrung und Ladungsinjektion sicherzustellen.
  • Jede Kondensatorlastumschaltung am Ausgang des ersten Integrators beeinflusst den Eingang und auch die Diodenvorspannung. Da der Vorwärtspfad a0 unempfindlich gegenüber Verzerrungen ist, werden für die Rekonstruktion von a0 zusätzliche Source-Folger zur Entkopplung der Kondensatoren verwendet.
  • Wesentliche Vorteile der erfindungsgemäßen Anordnung bestehen somit darin:
    • - dass die Integration der Strom-Spannungswandlung in einer Sigma-Delta-Modulatorschleife höherer Ordnung erfolgt,
    • - dass die Anwendbarkeit eines Modulators in CIFF-Topologie zur Wandlung von Strömen möglich ist,
    • - dass die Ausnutzung des kompletten Aussteuerbereichs des ADCs bei nicht symetrischen Eingangssignalen erfolgt und
    • - dass die Anwendbarkeit des ADCs für gleichsignalbehaftete Eingangsströme möglich ist.
  • Durch die Integration der Strom-Spannungswandlung in die Modulatorschleife lässt sich die erreichbare Genauigkeit und Auflösung deutlich erhöhen da Fehler bei der Strom-Spannungswandlung durch Noise-Shaping und Überabtasten unterdrückt werden. Durch die Möglichkeit der freien Wahl einer höheren Modulatorordnung lassen sich schon bei vergleichsweise wenig Abtastintervallen hohe Genauigkeiten erzielen. Durch die Konfiguration des Modulators als CIFF-Modulator ist die Schaltung besonders robust gegen Fehler und Störungen, welche beispielsweise durch einen analogen Integrator verursacht werden. Durch die Bereitstellung der Vorspannungen für die Fotodioden lässt sich der Wandler für eine große Anzahl an unterschiedlichen Anwendungen zur Licht- oder Abstandsmessung verwenden. Durch die innovative Gleichtaktregelung und Asymmetrie lassen sich sowohl asymmetrische wie auch gleichsignalbehaftete Eingangsströme wandeln.
  • Bezugszeichenliste
  • 1
    Wandlungsanordnung
    2
    Eingang Iin,p
    3
    zweiter Eingang Iin,n
    4
    Analog-Digital-Wandler
    5
    Ausgang Dout
    6
    Fotodioden
    7
    Umschalter
    8
    digitale Filter- und Korrekturanordnung
    9
    Integrator
    10
    Quantisierer
    11
    Summationsknoten
    12
    steuerbare Stromquelle
    13
    erstes Mittel zur Signalgewichtung (a1)
    14
    zweites Mittel zur Signalgewichtung (a2)
    15
    Anordnung zur Stromrückerkennung
    16
    Digital-Analog-Wandler
    17
    Auswahlschalter

Claims (5)

  1. Wandlungsanordnung (1) zur Analog-Digital-Wandlung von Strömen, aufweisend einen Eingang (2) für einen Eingangsstrom I, und einen mindestens zwei Integrator-Stufen (9) aufweisenden Sigma-Delta Wandler, wobei der Eingang (2) mit einem ersten Integrator (9a) verbunden ist, welcher als Strom-Spannungs-Wandler arbeitet, dass nach dem ersten Integrator (9a) und vor einem zweiten Integrator (9b) eine Abtast-Halte-Schaltung angeordnet ist, dass die Ausgänge der Integratoren (9a, 9b) über jeweilige Mittel zur Signalgewichtung (13, 14) mit einem Summationsknoten (11) verbunden sind, welcher einen weiteren Eingang für ein gewichtetes Signal eines Vorwärtszweiges aufweist, dass ein Ausgang des Summationsknotens (11) mit einem Eingang eines nachgeschalteten A/D-Wandlers (4) verbunden ist, welcher einen Ausgang (5) zur Ausgabe eines Ausgangssignals (Dout) aufweist und dass der Ausgang (5) über einen D/A-Wandler (16) zumindest mittelbar mit dem Eingang (2) verbunden ist, dadurch gekennzeichnet, das s eine eingangsseitige Fotodiode (6) an den Eingang (2) für den Eingangsstrom I angeschlossen und direkt mit dem ersten Integrator (9a) verbunden ist und der Auswahlsteuersignal-Eingang des Auswahlschalters (17) mit einem Ausgang eines Digital-Analog-Wandlers (16), welcher ein Steuersignal bereitstellt, verbunden ist, dessen Eingang mit dem Ausgang (5) der Wandlungsanordnung (1) verbunden ist.
  2. Wandlungsanordnung (1) zur Analog-Digital-Wandlung von Strömen, aufweisend einen Eingang (2) für einen Eingangsstrom I, an welchem eine eingangsseitige Fotodiode (6) angeschlossen ist und einen mindestens zwei Integrator-Stufen (9) aufweisenden Sigma-Delta Wandler, dadurch gekennzeichnet, das s eine Fotodiode (6) mit einem ersten Anschluss mit einem ersten Bezugspotenzial (GND) verbunden ist, dass ein zweiter Anschluss der Fotodiode (6) mit einem Eingang eines ersten Integrators (9a) als erste Integrator-Stufe des mehrstufigen Wandlers (1) und einer gegen das erste Bezugspotenzial geschalteten steuerbaren Stromquelle (12) verbunden ist, dass ein Ausgang des ersten Integrators (9a) mit einem Eingang eines, eine zweite Integrator-Stufe des mehrstufigen Wandlers bildenden, zweiten Integrators (9b) verbunden ist, dass der erste Integrator (9a) einen Ausgang aufweist, welcher mit einem Eingang eines ersten Mittels zur Signalgewichtung (13) verbunden ist, dass der zweite Integrator (9b) einen Ausgang aufweist, welcher mit einem Eingang eines zweiten Mittels (14) zur Signalgewichtung verbunden ist, dass die Ausgänge des ersten und des zweiten Mittels zur Signalgewichtung (13, 14) mit Eingängen eines Summationsknotens (11) verbunden sind, dass ein weiterer Eingang des Summationsknotens (11) mit einer Anordnung zur Stromrückerkennung (15) verbunden ist, dass ein Ausgang des Summationsknotens (11) mit einem Eingang eines A/D-Wandlers (4) verbunden ist welcher mit seinem Ausgang mit dem Ausgang (5) der Wandlungsanordnung (1) zur Ausgabe eines digitalen Wandlungsergebnisses (Dout) verbunden ist.
  3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, das s das erste Bezugspotenzial der halben Betriebsspannung der Wandlungsanordnung (1) oder einem Massepotenzial entspricht.
  4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die steuerbare Stromquelle (12) mittels zweier Teilstromquellen (12a, 12b) zum Erzeugen der Rückkopplung gebildet wird, welche in ihrer Stromrichtung entgegengesetzte, steuerbare Ströme (Iref_p und Iref_n) erzeugen, von denen mittels eines Auswahlschalters (17) ein Strom einer Teilstromquelle (12a oder 12b, Iref_p oder Iref_n) ausgewählt wird.
  5. Anordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Auswahlsteuersignaleingang des Auswahlschalters (17) mit einem Ausgang eines Digital-Analog-Wandlers (16), welcher ein Steuersignal bereitstellt, verbunden ist, dessen Eingang mit dem Ausgang (5) der Wandlungsanordnung (1) verbunden ist.
DE102014105880.1A 2013-04-26 2014-04-25 Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen Active DE102014105880B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013207660 2013-04-26
DE102013207660.6 2013-04-26

Publications (2)

Publication Number Publication Date
DE102014105880A1 DE102014105880A1 (de) 2014-10-30
DE102014105880B4 true DE102014105880B4 (de) 2022-02-03

Family

ID=51685218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105880.1A Active DE102014105880B4 (de) 2013-04-26 2014-04-25 Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen

Country Status (1)

Country Link
DE (1) DE102014105880B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016104396U1 (de) * 2016-08-10 2017-11-13 Tesimax-Altinger Gmbh Schutzanzug
CN112097902B (zh) * 2019-12-03 2023-08-11 义明科技股份有限公司 光传感器及其感测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068660A (en) 1989-10-27 1991-11-26 Crystal Semiconductor Corporation Combining fully-differential and single-ended signal processing in a delta-sigma modulator
US20110163233A1 (en) 2010-01-06 2011-07-07 Avago Technologies Ecbu (Singapore) Pte. Ltd. Optical Proximity Sensor with Improved Dynamic Range and Sensitivity
DE112012000519T5 (de) 2011-01-21 2013-10-31 Mediatek Singapore Pte. Ltd. Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068660A (en) 1989-10-27 1991-11-26 Crystal Semiconductor Corporation Combining fully-differential and single-ended signal processing in a delta-sigma modulator
US20110163233A1 (en) 2010-01-06 2011-07-07 Avago Technologies Ecbu (Singapore) Pte. Ltd. Optical Proximity Sensor with Improved Dynamic Range and Sensitivity
DE112012000519T5 (de) 2011-01-21 2013-10-31 Mediatek Singapore Pte. Ltd. Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MULDERS, A. G.: Design of a sigma-delta modulator for optical detector applications. Eindhoven, 1997. 98 S. - Oulu/Eindhoven, Univ., Master Thesis, 1997

Also Published As

Publication number Publication date
DE102014105880A1 (de) 2014-10-30

Similar Documents

Publication Publication Date Title
DE102007056732B4 (de) Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung
DE102006059421B4 (de) Verfahren zur Verarbeitung von Offset-behafteten Sensorsignalen sowie für die Durchführung des Verfahrens ausgebildete Sensoranordnung
DE102012100144B4 (de) Kalibrierungsschaltung und Verfahren zum Kalibrieren einer kapazitiven Kompensation in Digital-Analog-Wandlern
DE102015117580A1 (de) Schaltkondensator-Analog-Digital-Umsetzer in sehr hohem Dynamikbereich mit hoher Eingangsimpedanz für Anwendungen, die erhöhte Verzerrung und Rauschen bei hohen Eingangssignalpegeln tolerieren
EP1010987A2 (de) Hallsensor
DE102005038875A1 (de) Kapazitätsmessschaltung
DE102009005770A1 (de) SAR-ADC und Verfahren mit INL-Kompensation
DE102015219097A1 (de) Vielseitiger Stromsensor für Schaltregler
DE102004022572B4 (de) Integratorschaltung
DE102011054873A1 (de) Mehrkanal-Digitalisierer und Digitalisierungsverfahren
CH710379A2 (de) Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analog-Digitalwandlern.
DE102019133402B4 (de) Kalibrierung von verstärkung zwischen stufen bei einem doppelumsetzungs-analog-digital-wandler
DE102019133379A1 (de) Transimpedanzverstärker mit vorsteuerstrom
DE102014105880B4 (de) Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen
DE10247133B4 (de) Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren
DE102022119660A1 (de) Rauscharme hochgenaue sigle-ended-eingangsstufe für einen zetkontinuierlichen sigma/delta-analog/digital-umsetzer (ctsd-adc)
DE602005005823T2 (de) Schneller Analog-Digital-Wandler
WO2003039005A2 (de) Digital-analog-umsetzer-vorrichtung mit hoher auflösung
DE102007018613A1 (de) Schaltungsanordnung und Verfahren zur Signalspannungsbegrenzung
DE112020001113T5 (de) Schwachstromerkennung
DE102008027939A1 (de) Analog/Digitalwandler mit einer SAR-Topologie sowie zugehöriges Verfahren
DE102013014810B4 (de) Vorrichtung zum Betreiben passiver Infrarotsensoren
DE102009006546B4 (de) Schaltungsanordnung und Verfahren zum Bereitstellen eines aufbereiteten Messsignals
DE2852530C3 (de) Photoelemente-Schaltung
DE102008024218B4 (de) Vorrichtung und Verfahren mit Verstärkungsstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative