JPWO2012032690A1

JPWO2012032690A1 - デルタシグマ変調器、積分器、および無線通信装置

Info

Publication number: JPWO2012032690A1
Application number: JP2012532836A
Authority: JP
Inventors: 幸嗣小畑; 松川　和生; 和生松川; 陽介三谷; 道正　志郎; 志郎道正
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2010-09-07
Filing date: 2011-04-28
Publication date: 2013-12-12
Also published as: WO2012032690A1; US20130169460A1; US8937567B2; CN103081363A

Abstract

デルタシグマ変調器は、演算増幅器（１０）を有する積分器（１）と、積分器の出力を量子化する量子化器（２）と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端に負帰還する第１のＤ／Ａ変換器（３）と、積分器の入力信号を量子化器の入力端にフィードフォワードするフィードフォワードパス（４）と、量子化器のデジタル出力を電流信号に変換して量子化器の入力端に負帰還する第２のＤ／Ａ変換器（５）とを備えている。積分器（１）は、一端が当該積分器の入力信号に接続され、他端が演算増幅器の反転入力端に接続された抵抗素子（１１）と、演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路（１２）と、一端が容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ−１個の抵抗素子（１３）とを有する。

Description

本発明は、積分器を搭載したデルタシグマ変調器に関する。

今日、Ａ／Ｄ変換器としてデルタシグマ変調器が広く用いられている。デルタシグマ変調器を利用したＡ／Ｄ変換器は、ノイズシェーピング技術およびオーバーサンプリング技術によって、ナイキストＡ／Ｄ変換器よりも高精度かつ低消費電力という特徴を有する。なかでも連続時間型デルタシグマ変調器は帯域および動作速度の点で優れている。

一般的な連続時間型デルタシグマ変調器では、入力信号は縦続接続された複数のアナログ積分器（連続時間型フィルタ）を通って量子化器によって量子化される。そして、量子化器の出力はＤ／Ａ変換器によってアナログ電流信号に変換されてから積分器に負帰還される（例えば、非特許文献１，２参照）。

デルタシグマ変調器の精度を向上させるには連続時間型フィルタの次数を高くして量子化ノイズを除去する必要がある。それにはフィルタ次数に応じた数の積分器を縦続接続すればよいが、演算増幅器が多く必要となり、消費電力およびチップ面積の増大を招いてしまう。したがって、デルタシグマ変調器には１個の演算増幅器で高次の伝達関数を実現する積分器を用いることが望ましい。そこで、演算増幅器の反転入力部分および負帰還部分にそれぞれ高次のＲＣローパスフィルタおよびＲＣハイパスフィルタを設けることで１個の演算増幅器で高次の積分特性を発揮する積分器を構成し、さらに量子化器の出力を各フィルタの各中間ノードに負帰還することで、小型かつ低消費電力のデルタシグマ変調器を実現している（例えば、特許文献１参照）。

国際公開第２００９／１３３６５３号パンフレット

Steven R. Norsworthy, Richard Schereier and Gabor C.Temes, "Delta-Sigma Data Converters Theory, Design, and Simulation," IEEE press, 1997, pp.1-6 H. Inose, Y. Yasuda, "A Unity Bit Coding Method by Negative Feedback," Proceedings of the IEEE, Vol. 51, No. 11, Nov. 1963, pp. 1524-1535

上記の改良型のデルタシグマ変調器では、高次の積分特性を得るには演算増幅器の反転入力部分に高次のＲＣローパスフィルタが必要となる。しかし、特に容量素子の面積が大きいため、積分器、ひいてはデルタシグマ変調器全体の回路面積が大きくなってしまう。また、ＲＣローパスフィルタの中間ノードに量子化器の出力を負帰還するＤ／Ａ変換器が多数必要となるばかりか、電位が不安定な中間ノードに接続されるＤ／Ａ変換器は設計困難である。

上記問題に鑑み、本発明は、より小型で低消費電力のデルタシグマ変調器を提供することを課題とする。また、そのようなデルタシグマ変調器に好適な積分器を提供することを課題とする。

上記課題を解決するために本発明によって次のような手段を講じた。デルタシグマ変調器は、例えば、演算増幅器を有する積分器と、積分器の出力を量子化する量子化器と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端に負帰還する第１のＤ／Ａ変換器と、積分器の入力信号を量子化器の入力端にフィードフォワードするフィードフォワードパスと、量子化器のデジタル出力を電流信号に変換して量子化器の入力端に負帰還する第２のＤ／Ａ変換器とを備えており、好ましくは、演算増幅器の反転入力端、非反転入力端、および出力端、ならびに共通ノードを短絡可能に構成されたスイッチ回路をさらに備えている。あるいは、デルタシグマ変調器は、例えば、演算増幅器を有する積分器と、積分器の出力を量子化する量子化器と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端に負帰還するＤ／Ａ変換器と、演算増幅器の反転入力端、非反転入力端、および出力端、ならびに共通ノードを短絡可能に構成されたスイッチ回路とを備えている。

また、ｎを２以上の整数として、積分器は、例えば、一端が当該積分器の入力信号に接続され、他端が演算増幅器の反転入力端に接続された抵抗素子と、演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路と、一端が容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ−１個の抵抗素子とを有する。なお、ｎ個の容量性回路の少なくとも一つは、互いに直列接続された容量素子および抵抗素子を有していてもよく、さらに、互いに直列接続された容量素子および抵抗素子に並列接続された容量素子を有していてもよい。

本発明によると、１個の演算増幅器および１個または２個のＤ／Ａ変換器を用いてｎ次のフィルタリング特性を呈するデルタシグマ変調器を構成することができ、デルタシグマ変調器の小型化および低消費電力化が可能となる。さらに、量子化器の出力の負帰還先が電位の安定した演算増幅器の仮想接地点であるため、Ｄ／Ａ変換器の設計が容易になる。

図１は、第１の実施形態に係るデルタシグマ変調器の構成図である。図２は、変形例に係る積分器の構成図である。図３は、変形例に係る積分器の構成図である。図４は、第２の実施形態に係るデルタシグマ変調器の構成図である。図５は、変形例に係るデルタシグマ変調器の構成図である。図６は、変形例に係るデルタシグマ変調器の構成図である。図７は、一実施形態に係る無線通信装置の構成図である。

（第１の実施形態）
図１は、第１の実施形態に係るデルタシグマ変調器の構成を示す。積分器１は、当該デルタシグマ変調器に入力されたアナログ電圧Ｖｉｎを積分する。積分器１の具体的構成については後述する。量子化器２は、積分器１の出力を量子化する。Ｄ／Ａ変換器３は、量子化器２のデジタル出力Ｄｏｕｔをアナログ電流信号に変換して積分器１における演算増幅器１０の反転入力端に負帰還する。フィードフォワードパス４は、積分器１を迂回してＶｉｎを量子化器２の入力端にフィードフォワードする。フィードフォワードパス４を設けることで、量子化ノイズだけが積分器１を通過するようになるため、演算増幅器１０に要求される線形特性やダイナミックレンジなどを緩和することができる。Ｄ／Ａ変換器５は、Ｄｏｕｔをアナログ電流信号に変換して量子化器２の入力端に負帰還する。すなわち、積分器１の出力に、フィードフォワードパス４によってフィードフォワードされた信号およびＤ／Ａ変換器５の出力信号が加算される。なお、図１の例では、抵抗素子を用いてこれら信号を加算しているが、信号加算方法はこれに限定されない。

積分器１において、演算増幅器１０の非反転入力端は共通ノードに接続され、反転入力端には抵抗素子１１を介してＶｉｎが入力される。演算増幅器１０の出力端と反転入力端との間の負帰還部分には互いに直列接続された３個の容量性回路１２が挿入されている。容量性回路１２どうしの二つの接続点と共通ノードとの間にそれぞれ抵抗素子１３が接続されている。

積分器１における容量性回路１２は、図１に示したように１個の容量素子１２１で構成することができる。あるいは、いずれか一つの容量性回路１２は、互いに直列接続された容量素子および抵抗素子で構成してもよい。図２は、図１の積分器１における左端の容量性回路１２を、互いに直列接続された容量素子１２１および抵抗素子１２２で構成した変形例を示す。抵抗素子１２２を追加することで、演算増幅器１０の帯域不足を補うことができ、演算増幅器１０の消費電力を低減することができる。

容量性回路１２に抵抗素子１２２を追加すると、Ｄ／Ａ変換器３の出力電流にリンギングが生じる可能性がある。そこで、図３に示したように、容量素子１２１および抵抗素子１２２に容量素子１２３を並列接続してもよい。容量素子１２３を追加することで、当該リンギングを抑制して、積分器１の出力特性を良化することができる。

図１に戻り、抵抗素子１１の抵抗値をＲ_１、抵抗素子１３の抵抗値を図左側からＲ_２，Ｒ_３、容量素子１２１の容量値を図左側からＣ_１，Ｃ_２，Ｃ_３、積分器１の出力電圧をＶｏｕｔとすると、積分器１の伝達関数は次式で表される。ただし、ｓはラプラス演算子である。当該伝達関数からわかるように、積分器１は１個の演算増幅器１０で３次の積分特性を発揮する。

以上、本実施形態によると、１個の演算増幅器１０を用いて３次のフィルタリング特性を呈するデルタシグマ変調器を構成することができる。しかも、量子化器２の出力を負帰還するＤ／Ａ変換器が２個で済むため、デルタシグマ変調器の小型化および低消費電力化が可能となる。さらに、Ｄ／Ａ変換器３の出力先が演算増幅器１０の仮想接地点であるため、Ｄ／Ａ変換器３の設計が容易となる。

なお、フィードフォワードパス４は省略可能である。フィードフォワードパス４を省略する場合、Ｄ／Ａ変換器５も省略できるため、デルタシグマ変調器のより一層の小型化および低消費電力化が可能となる。

（第２の実施形態）
図４は、第２の実施形態に係るデルタシグマ変調器の構成を示す。積分器１は、当該デルタシグマ変調器に入力されたアナログ電圧Ｖｉｎを積分する。積分器１の具体的構成および変形例については上述したとおりである。量子化器２は、積分器１の出力を量子化する。Ｄ／Ａ変換器３は、量子化器２のデジタル出力Ｄｏｕｔをアナログ電流信号に変換して積分器１における演算増幅器１０の反転入力端に負帰還する。

さらに、当該デルタシグマ変調器には、演算増幅器１０の反転入力端、非反転入力端、および出力端、ならびに共通ノードを短絡可能に構成されたスイッチ回路６が設けられている。スイッチ回路６は、デルタシグマ変調器の通常動作時には切断されているが、例えば、過大振幅信号の入力によってデルタシグマ変調器が発振状態となった場合には閉じて容量性回路１２に含まれる容量素子１２１の充電電荷を放電する。なお、スイッチ回路６の挿入箇所はさまざまである。例えば、図４に示したように、スイッチ回路６は、演算増幅器１０の反転入力端と非反転入力端との間、および演算増幅器１０の反転入力端と出力端との間に設ける。

以上、本実施形態によると、小型で低消費電力のデルタシグマ変調器について、過大入力時などにデルタシグマ変調器が発振状態に陥りそうに、あるいは陥ったとしても、通常状態に復帰させることができる。

（デルタシグマ変調器の変形例）
図５は、変形例に係るデルタシグマ変調器の構成を示す。当該デルタシグマ変調器のように、第１および第２の実施形態に係るデルタシグマ変調器を合体してさらに差動系にすることも可能である。また、図６に示したように、積分器１と量子化器２との間に、別のフィルタ１００を挿入してもよい。フィルタ１００は、任意の構成の積分器や共振器などである。

なお、上記各実施形態および変形例に係るデルタシグマ変調器において、容量性回路１２の個数は３個に限られず、増減してもよい。例えば、容量性回路１２を４個設けることで、４次の伝達特性を呈するデルタシグマ変調器を構成することができる。

（無線通信装置の実施形態）
図７は、一実施形態に係る無線通信装置の構成を示す。本実施形態に係る無線通信装置は、電波を送受信するアンテナ１０１と、送信信号に対して変調処理を含む所定の送信処理を施す送信部１０２と、受信信号に対して復号処理を含む所定の受信処理を施す受信部１０３と、送信信号と受信信号との切り替えを行う送受切替部１０４とを備えている。詳細には、受信部１０３は、低雑音増幅器（Low Noise Amplifier:LNA）１０５と、ミキサ１０６と、ローパスフィルタ１０７と、デルタシグマ変調器１０８と、デジタルベースバンド処理部１０９とを備えている。デルタシグマ変調器１０９として上記各実施形態および変形例に係るものを採用するとよい。こうすることで、低消費電力かつ低コストで高精度な無線通信装置を実現することができる。

本発明に係るデルタシグマ変調器は、小型かつ低消費電力で高次のフィルタリング特性を発揮するため、携帯通信機器などに有用である。

１積分器
１０演算増幅器
１１抵抗素子
１２容量性回路
１２１容量素子
１２２抵抗素子
１２３容量素子
１３抵抗素子
２量子化器
３Ｄ／Ａ変換器（第１のＤ／Ａ変換器）
４フィードフォワードパス
５Ｄ／Ａ変換器（第２のＤ／Ａ変換器）
６スイッチ回路
１０９デジタルベースバンド処理部

Claims

演算増幅器を有する積分器と、
前記積分器の出力を量子化する量子化器と、
前記量子化器のデジタル出力を電流信号に変換して前記演算増幅器の反転入力端に負帰還する第１のＤ／Ａ変換器と、
前記積分器の入力信号を前記量子化器の入力端にフィードフォワードするフィードフォワードパスと、
前記量子化器のデジタル出力を電流信号に変換して前記量子化器の入力端に負帰還する第２のＤ／Ａ変換器とを備え、
ｎを２以上の整数として、前記積分器は、
一端が当該積分器の入力信号に接続され、他端が前記演算増幅器の反転入力端に接続された抵抗素子と、
前記演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路と、
一端が前記容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ−１個の抵抗素子とを有する
ことを特徴とするデルタシグマ変調器。
請求項１のデルタシグマ変調器において、
前記演算増幅器の反転入力端、非反転入力端、および出力端、ならびに前記共通ノードを短絡可能に構成されたスイッチ回路を備えている
ことを特徴とするデルタシグマ変調器。
演算増幅器を有する積分器と、
前記積分器の出力を量子化する量子化器と、
前記量子化器のデジタル出力を電流信号に変換して前記演算増幅器の反転入力端に負帰還するＤ／Ａ変換器と、
前記演算増幅器の反転入力端、非反転入力端、および出力端、ならびに前記共通ノードを短絡可能に構成されたスイッチ回路とを備え、
ｎを２以上の整数として、前記積分器は、
一端が当該積分器の入力信号に接続され、他端が前記演算増幅器の反転入力端に接続された抵抗素子と、
前記演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路と、
一端が前記容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ−１個の抵抗素子とを有する
ことを特徴とするデルタシグマ変調器。
請求項１および３のいずれか一つのデルタシグマ変調器において、
前記ｎ個の容量性回路の少なくとも一つは、互いに直列接続された容量素子および抵抗素子を有する
ことを特徴とするデルタシグマ変調器。
請求項４のデルタシグマ変調器において、
前記ｎ個の容量性回路の少なくとも一つは、前記互いに直列接続された容量素子および抵抗素子に並列接続された容量素子を有する
ことを特徴とするデルタシグマ変調器。
演算増幅器を有する積分器であって、ｎを２以上の整数として、
一端が当該積分器の入力信号に接続され、他端が前記演算増幅器の反転入力端に接続された抵抗素子と、
前記演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路と、
一端が前記容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ−１個の抵抗素子と備え、
前記ｎ個の容量性回路の少なくとも一つは、互いに直列接続された容量素子および抵抗素子を有する
ことを特徴とする積分器。
請求項６の積分器において、
前記ｎ個の容量性回路の少なくとも一つは、前記互いに直列接続された容量素子および抵抗素子に並列接続された容量素子を有する
ことを特徴とする積分器。
請求項１および３のいずれか一つのデルタシグマ変調器と、
前記デルタシグマ変調器の出力を処理するデジタルベースバンド処理部とを備えている
ことを特徴とする無線通信装置。