CN1617093A - ∑－△调制器电路之加法电路 - Google Patents

Abstract

将切换电容∑－Δ调制器电路之输入信号前馈至该∑－Δ调制器电路之量化电路(50)之信号输入处之总和点或节点系需信号(V₁，V₂)进一步相加。为此目的，加法电路包含储存电容器(21，22)及切换装置(11，12)，该储存电容器系于第一时钟相位期间经由将被相加之电压信号(V₁，V₂)来充电。在第二时钟相位期间，该储存电容器(21，22)系被并联而产生电荷均衡。电荷均衡后，跨越该被并联储存电容器(21，22)之电压降系等于除比例因子外之将被添加信号(V₁，V₂)之总和。

Description

∑-Δ调制器电路之加法电路

技术领域

本发明系有关一种如用于宽频数据传送系统之加法电路，特别是一种用于添加信号于切换电容器∑-Δ调制器电路之量化电路信号输入处之加法电路。

背景技术

因为被降低之组件尺寸，所以电路具有降低被用于降低电路中之供电电压之趋势。最大可能信号位准亦与此被降低供电电压一起被降低，且信号/噪声比系被损害。

例如，被使用于宽频数据传送系统之切换电容∑-Δ调制器电路例中，最大可能信号位准系视被供电电压依序限制之参考电压而定。对于最有利之信号噪声比，被选择参考电压应尽量高使电路节点处不致发生信号位准饱和。可替代是，可能藉由适当修改电路设计降低噪声比率来达成特定信号/噪声比。

将参考电压改成较低供电电压之程序及藉由降低噪声位准来达成特定信号/噪声比之一问题系为电路之电流消耗增加。例如，藉由2之因子，也就是3dB降低噪声位准系产生约两倍之功率消耗。

此外，切换电容∑-Δ调制器电路中，与电路电容成正比之热噪声倒数值必须相同程度地被降低，也就是必须增加电容。其型半导体电路中，电容之增加系产生被用来实施该电路之半导体芯片上之空间增加需求。

除了回路滤波器及反馈回路之外，进一步达成特定信号/噪声比之可能系将反馈回路插入∑-Δ调制器电路。通常，∑-Δ调制器电路例中，为了噪声整形，回路滤波器系包含至少一积分器装置或复数个被串联之积分器装置。量化电路之输入信号系被导源自串联中之最终积分器装置之输出信号。反馈回路通常被设计将量化电路之输出信号反馈至积分器装置之信号输入。

此连接中，前馈回路可藉由将∑-Δ调制器电路输入信号前馈至∑-Δ调制器电路之总和点或节点来最小化∑-Δ调制器电路原始输入信号之信号组成。此使总和点或节点处之信号振幅被降低于回路滤波器中之积分器装置之信号输入，使考电压可选择较高值而全调制事件中不致发生个别节点处之信号饱和。再者，被简化放大器系统，特别是单级放大器系统可被用于积分器装置中。

前馈∑-Δ调制器电路之输入信号系需进一步信号加法。如∑-Δ调制器之回路滤波器之模拟电路中，信号加法通常藉助如运算放大器之主动方块来实施。仅单独用于添加信号，特别是添加于回路滤波器之最终积分器装置信号输出处，也就是量化电路之信号输入处而被提供之主动方块系为必要。因此，此程序之一问题系为半导体芯片上之电路装置之面积增加需求及功率消耗增加。

发明内容

因此，本发明之一目的系提供可解决上述问题且特别适用于有效添加信号于切换电容∑-Δ调制器电路之量化电路之信号输入处之加法电路。

此目的系藉由依据权利要求第1项之加法电路来达成。附带权利要求系界定本发明之较佳或具优点实施例。

针对此，依据本发明之加法电路系包含储存电容器及切换装置。加法电路系以各储存电容器于第一时钟相位期间被适当信号电压充电之方式来设计。第二时钟相位中，储存电容器系藉助切换装置从信号电压被分离且被并联，使储存电容器之间产生电荷均衡。加法电路之输出信号系藉由电荷量化后之跨越被并联储存电容器之电压降来形成。

较佳是，储存电容器具有本质相同之电容。

再者，以电荷均衡后之跨越被并联储存电容器之电压降除了比率因子或比例因子之外均等于被添加之电压信号总和之方式来配置加法电路系具有优点。

特别是，假设储存电容器之电容本质相同，则加法电路可以此比例因子等于储存电容器数量倒数之方式来配置。

再者，加法电路可包含一参考电压输入。参考电压输入可接收如用于被下游连接加法电路之量化电路之参考电压。此连接中，加法电路系以被施加参考电压产生进一步电荷切换，结果电荷均衡后，跨越并联储存电容器之电压降被降低或增加等于参考电压之量之方式来配置。

依据本发明之加法电路系特别适用于例如宽频数据传送系统中之∑-Δ调制器电路之总和点或节点处之加法电路，特别适用于添加信号于∑-Δ调制器电路之量化电路之信号输入处之节点处。该∑-Δ调制器电路之节点处，可能呈现如∑-Δ调制器电路之回路滤波器之输出信号，∑-Δ调制器电路之反馈回路之反馈信号或∑-Δ调制器电路之前馈回路之前馈信号。

包含可添加信号于量化电路之信号输入处之依据本发明加法电路之∑-Δ调制器电路中，量化电路较佳以量化电路之增益等于加法电路之比例因子倒数之方式来配置。此方式中，轻易可藉由该比例因子来补偿信号降低。

量化电路之增益可较佳被确保被选择给量化电路之参考电压系小于被用于反馈回路之数字/模拟转换器电路之参考电压等于比例因子之因子。

∑-Δ调制器电路系较佳以回路滤波器包含至少一积分器装置，∑-Δ调制器电路之节点被放置于该至少一积分器装置之信号输入或信号输出处之方式来配置。此连接中，反馈回路系较佳以量化电路之输出信号被反馈至积分器装置之信号输入处之节点之方式来配置。前馈回路系较佳以∑-Δ调制器电路之输入信号被前馈至积分器装置之信号输出处之节点之方式来配置。此连接中，最终积分器装置之信号输出处之节点系对应量化电路之信号输入处之节点。

因此，被添加之量化电路信号输入处之加法电路之这些信号系较佳为∑-Δ调制器电路之前馈输入信号及回路滤波器之最终积分器装置之输出信号。

使用前馈回路之结果，信号位准可被最佳设定于∑-Δ调制器电路之节点，结果∑-Δ调制器电路输入信号之信号组成被最小化，而理想例中，数字化噪声之信号组成系单独被处理于回路滤波器中。

于最终积分器装置之信号输出处，也就是量化电路之信号输入处使用依据本发明之加法电路，系可提供∑-Δ调制器电路之简单及有效加法而不需进一步主动方块之优点。结果，将信号前馈至∑-Δ调制器电路之优点充分使用至最佳程度。总之，实施半导体芯片上之∑-Δ调制器电路时，此降低电路功率消耗及空间需求。

本发明特别适用于如宽频数据传送系统中之切换电容∑-Δ调制器电路，但不限于此较佳应用领域。

本发明进一步优点可从以下较佳实施例详细说明显现。

附图说明

本发明系以较佳实施例为基础参考附图被解释如下。

第1图显示一种用于添加信号于依据本发明一实施例之切换电容∑-Δ调制器电路中之量化电路之信号输入处之加法电路。

第2图简略显示一种切换电容∑-Δ调制器电路，具有一前馈回路，如第1图所示之加法电路系被用来添加∑-Δ调制器电路之前馈输入信号至回路滤波器之输出信号。

具体实施方式

依据本发明之加法电路之第1图所示实施例系被配置来添加第一信号V₁至第二信号V₂。加法电路系被配置用于切换电容∑-Δ调制器电路中之量化电路50之信号输入处，也就是被添加之信号V₁，V₂系藉由如回路滤波器之输出信号及前馈回路之前馈信号来形成。量化电路50之输入信号系被导源自加法电路之输出信号。

信号V₁，V₂系被呈现于加法电路之信号输入处。加法电路包含用于各被添加之两信号V₁，V₂之储存电容器21，22。再者，加法电路包含切换装置11，12。切换装置系藉由被时钟电压作时钟驱动之场效晶体管来形成。

切换装置11，12系以第一时钟相位期间，属于第一群组之切换装置11被开启而属于第二群组之切换装置12被关闭之方式藉由时钟电压来驱动。因此，第一时钟相位期间，各储存电容器21，22系于其第一接点处被连接至对应信号电压V₁，V₂，而第二接点被连接至零电位，结果故电容器系以藉由其电容及个别信号电压V₁，V₂决定之电荷来充电。

相对地，第一时钟相位期间，属于第一群组之切换装置11被关闭，而属于第二群组之切换装置12被开启。第二时钟相位期间，储存电容器21，22系被并联。储存电容器21，22之第一接点被共同连接至参考电压输入24，而储存电容器21，22之第二接点被共同连接至加法电路之信号输出。

储存电容器21，22之并联配置系产生电荷量化。电荷量化系以等于各被储存电荷总和之总电荷被储存于等于储存电容器21，22之各电容总和之总电容之方式来产生。

被添加之m信号及具有本质相同电容之储存电容器例中，跨越该被并联储存电容器之被下降电压V_T系被给定

$V_T=\frac{Q_T}{C_T}\text{=}\frac{\underset{k}{\mathrm{\Σ}}{Q}_k}{\underset{k}{\mathrm{\Σ}}{C}_k}=\frac{C\underset{k}{\mathrm{\Σ}}{V}_k}{\mathrm{mC}}=\frac{1}{m}\underset{k}{\mathrm{\Σ}}{V}_k$

其中Q_T为被储存于储存电容器中之总电荷，C_T为储存电容器并联之总电容，Q_k为被储存于第k储存电容器中之电荷，V_k为第k电压信号，C为储存电容器之相同电容，而m为被添加之信号或储存电容器之数量。因此，跨越储存电容器之并联电路之电压降小于被添加之信号总和达比例因子系等于储存电容器数量之倒数。

被给予适当被施加于参考电压输入24之参考电压V_ref，进一步电荷切换系以跨越并联储存电容器之电压降藉由该参考电压V_ref降低之方式来产生。针对此，提供参考电压V_ref之参考电压缓冲器系包含无反馈回路之运算放大器组件。结果，电荷可以高速被提供或被接收，使添加信号时可确保小失真。

如第1图所示，量化电路50之输入信号系被导源自加法电路之输出信号。加法电路之设计可使用储存电容器21，22当作量化电路50之比较器组件之输入电容器，其可降低半导体芯片上之电路空间需求。此连接中，用于该比较器组件之参考电压V_ref系经由加法电路之参考电压输入24来提供。

第2图简略显示第二阶∑-Δ调制器电路。∑-Δ调制器电路包含具有两被串联积分器装置30之一回路滤波器60，一反馈回路70，一前馈回路80及一量化电路50。∑-Δ调制器电路之总和点及节点40，45系被放置于积分器装置30之信号输入及信号输出。最终积分器装置30，也就是第二积分器装置之信号输出处之节点45系相同于量化电路50之信号输入处之节点45。积分器装置30系藉由单级跨导运算放大器组件(OTA)。

反馈回路70系以其将信号藉由数字/模拟转换器电路55转换为模拟信号之∑-Δ调制器电路之数字输出信号2耦合回到积分器装置30之信号输出处之所有节点40之方式来配置。

前馈回路80系以其将∑-Δ调制器电路之输入信号1前馈至积分器装置30之信号输出处之所有节点之方式来配置。

∑-Δ调制器电路系被配置为切换电容∑-Δ调制器电路，也就是信号系藉由将对应输入电容器充电而被采样于积分器装置30及量化电路50之信号输入处。

回路滤波器60之耦合系数a₁，a₂，反馈回路70之反馈系数b₁，b₂及前馈回路80之前馈系数c₁，c₂系以∑-Δ调制器电路之信号传送函数本质上为1之方式来选择。再者，耦合系数a₁，a₂，反馈系数b₁，b₂及前馈系数c₁，c₂系以等于∑-Δ调制器电路之原始输入信号1之信号组成被最小化于积分器装置30之信号输入处之方式来选择，结果，可确保积分器装置30之单级跨导运算放大器组件之无失真运算。

被上游放置于量化电路50之信号输入之节点45处之信号添加系藉由参考第1图被解释之加法电路来产生。因此，被添加之信号系为回路滤波器60之输出信号及前馈回路80之前馈信号。量化电路50之输入信号系被导源自加法电路之输出信号。量化电路50之输入电容系藉由加法电路之储存电容器21，22来形成。

此连接中，量化电路50具有等于加法电路之比例因子倒数之增益，结果因比例因子之信号降低系藉由该增益来补偿。包含两储存电容器21，22之所示特殊例中，比例因子系为1/2，使量化电路50可提供2之增益。

量化电路50之增益系藉由选择被用于量化电路之参考电压V_ref较被用于数字/模拟转换器电路55之参考电压为小等于加法电路之比例因子之因子来达成。结果，量化电路50之输出信号可以些许成本来放大。

用于时钟驱动加法电路之切换装置11，12之时钟电压系被导源自通常被用于可时钟驱动切换装置11，12之切换电容∑-Δ调制器电路之时钟电压。结果，不需单独提供用于操作加法电路之时钟电压。被用于时钟驱动切换电容∑-Δ调制器电路之临界切换装置，特别是加法电路之切换装置11，12之时钟电压系藉由俗称使用电荷泵之时钟升高来放大。此降低因切换装置11，12之有限切换电阻而产生之失真。

从上述切换电容∑-Δ调制器电路得知，本发明特别适用于添加回路滤波器60之输出信号及前馈回路80之前馈信号于量化电路50之信号输入之节点45处。此特别有效不需特别分离主动方块之信号添加，藉此确保∑-Δ调制器电路之低功率消耗。再者，同时将储存电容器21，22当作量化电路50之输入电容系可进一步节省半导体芯片上之空间。

然而，本发明不限于此较佳应用领域。加法电路可被扩充至复数个被添加之信号，且较佳可应用至具接续量化之切换电容装置中之信号添加。例如，本发明亦适用于连续近似寄存器模拟/数字转换器电路。

Claims (23)

1.用于添加将被添加之第一信号至将被添加之进一步信号之加法电路，

其中该加法电路系包含一第一储存电容器，至少一进一步储存电容器及切换装置，

其中该加法电路系以第一时钟相位期间，各该将被添加之信号系藉由充电该储存电容器而被储存于各储存电容器中，且其中第二时钟相位期间，该储存电容器系藉由该切换装置被并联，因此储存电容器间将发生电荷均衡，结果电荷均衡后，跨越该被并联储存电容器之电压降系形成该加法电路之输出信号之方式来配置。

2.如权利要求第1项之加法电路，其中该储存电容器本质上系具有相同电容。

3.如权利要求第1项之加法电路，其中该加法电路系以该电荷均衡后，跨越该被并联储存电容器之电压降等于除比例因子外之将被添加之信号(V1，V2)总和之方式来配置。

4.如权利要求第3项之加法电路，其中该比例因子系等于该储存电容器数量之倒数。

5.如权利要求第1项之加法电路，包含可接收参考电压之参考电压输入。

6.∑-Δ调制器电路，包含具有可噪声整形之至少一积分器装置之一回路滤波器，可量化该回路滤波器之输出信号之一量化电路，一反馈回路，其具有可将该∑-Δ调制器电路之数字输出信号反馈至该回路滤波器之至少一节点之一模拟/数字转换器电路，及至少一加法电路，

其中该加法电路系以一第一时钟相位期间，各该将被添加之信号系藉由充电该储存电容器而被储存于各储存电容器中，且其中一第二时钟相位期间，该储存电容器系藉由该切换装置被并联，因此储存电容器间将发生电荷均衡，结果电荷均衡后，跨越该被并联储存电容器之电压降系形成该加法电路之输出信号之方式来配置。

7.如权利要求第6项之∑-Δ调制器电路，其中该储存电容器本质上系具有相同电容。

8.如权利要求第6项之∑-Δ调制器电路，其中该加法电路系以该电荷均衡后，跨越该被并联储存电容器之电压降等于除比例因子外之将被添加之信号(V₁，V₂)总和之方式来配置。

9.如权利要求第8项之∑-Δ调制器电路，其中该储存电容器本质上系具有相同电容，及

其中该比例因子系等于该储存电容器数量之倒数。

10.如权利要求第6项之∑-Δ调制器电路，包含可接收参考电压之参考电压输入。

11.如权利要求第6项之∑-Δ调制器电路，其中该反馈回路系以将该∑-Δ调制器电路之数字输出信号反馈至该回路滤波器之所有该积分器装置之信号输入处之节点之方式来配置。

12.如权利要求第6项之∑-Δ调制器电路，包含一前馈回路，可将该∑-Δ调制器电路之输入信号前馈至该∑-Δ调制器电路之该至少一积分器组件之信号输出处之至少一节点。

13.如权利要求第12项之∑-Δ调制器电路，其中该前馈回路系被配置将该∑-Δ调制器电路之该输入信号前馈至该回路滤波器之所有该积分器装置之信号输出处之节点。

14.如权利要求第12项之∑-Δ调制器电路，其中该回路滤波器之耦合系数，该反馈回路之反馈系数，该前馈回路之前馈系数系以该∑-Δ调制器电路之信号传送函数本质上为1之方式来匹配。

15.如权利要求第6项之∑-Δ调制器电路，其中该∑-Δ调制器电路系被配置为切换电容∑-Δ调制器电路。

16.如权利要求第6项之∑-Δ调制器电路，其中该至少一加法电路系被放置于该量化电路之该信号输入节点处。

17.如权利要求第16项之∑-Δ调制器电路，其中该至少一加法电路系以该电荷均衡后，跨越该被并联储存电容器之电压降等于除比例因子外之将被添加之该信号总和之方式来配置，且其中该量化电路系以该量化电路之增益具有等于该比例因子倒数之值之方式来配置。

18.如权利要求第17项之∑-Δ调制器电路，其中该量化电路之增益系藉由选择小于该反馈回路之该数字/模拟转换器电路之参考电压之因子之该量化电路之参考电压来提供，该因子等于该加法电路之该比例因子。

19.如权利要求第16项之∑-Δ调制器电路，其中该∑-Δ调制器电路系被配置为切换电容∑-Δ调制器电路，该加法电路之该储存电容器可同时当作该量化电路之输入电容器。

20.如权利要求第6项之∑-Δ调制器电路，其中用于放大时钟电压之时钟电压放大装置系被提供来时钟驱动该加法电路之该切换装置。

21.如权利要求第6项之∑-Δ调制器电路，其中该至少一积分器装置系本质上藉由单级运算跨导放大器组件来形成。

22.如权利要求第6项之∑-Δ调制器电路，包含可经由该加法电路之参考电压输入来提供用于该量化电路之比较器组件之参考电压之参考电压缓冲器，该参考电压缓冲器系包含无反馈回路之运算放大器组件。

23.如权利要求第6项之∑-Δ调制器电路，其中该∑-Δ调制器电路系被配置用于宽频数据传送系统。

Images