CN1173469C - 降低采样噪声的电路 - Google Patents

降低采样噪声的电路 Download PDF

Info

Publication number
CN1173469C
CN1173469C CNB988129280A CN98812928A CN1173469C CN 1173469 C CN1173469 C CN 1173469C CN B988129280 A CNB988129280 A CN B988129280A CN 98812928 A CN98812928 A CN 98812928A CN 1173469 C CN1173469 C CN 1173469C
Authority
CN
China
Prior art keywords
electrode
switch
current conduction
sampling
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB988129280A
Other languages
English (en)
Other versions
CN1295736A (zh
Inventor
÷���ء�Y����
梅里特·Y·洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1295736A publication Critical patent/CN1295736A/zh
Application granted granted Critical
Publication of CN1173469C publication Critical patent/CN1173469C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0291—Digital and sampled data filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一个开关电容电路(60)通过在空间域上对一个输入信号进行过采样，来降低其采样噪声。这个开关电容电路(60)包括四个采样电容(72，74，76，78)，这4个电容经过5个积分开关(71，73，75，77，和79)被串联在一起。过采样过程中的每一个时钟周期具有一个采样阶段和一个积分阶段。在采样阶段，积分开关(71，73，75，77，和79)处于非导通状态，采样电容(72，74，76，78)通过8个采样开关(81，82，83，84，85，86，87，88)对输入信号进行采样。在积分阶段，被保存在采样电容(72，74，76，78)上的电荷被转移到一个积分器(90)。

Description

降低采样噪声的电路
技术领域
本发明一般涉及信号处理电路，更特别地，涉及开关电容电路。
背景技术
开关电容电路广泛地用于信号处理应用，例如滤波，模拟到数字转换，数字到模拟转换，或者类似的。降低一个开关电容电路的性能的一个因素是采样噪声。在一个开关电容电路中使用小电容可以改善这个开关电容电路功率效率和其高频特性。但是，采样噪声的幅度基本上与温度成正比，并且与开关电容电路中的采样电容的电容值成反比。所以，小电容有大的采样噪声。
通过使用比一个输入信号的频率高的频率来对这个输入信号进行采样，即在时域中过采样输入信号可以降低采样噪声。例如，可以使用频率比奈奎斯特采样频率高2倍，3倍，4倍，5倍等等的一个频率来对输入信号进行采样。采样频率与输入信号的奈奎斯特采样频率的比一般称作采样速率(倍)。当采样速率大于1时，采样就被称作一个过采样。对一个带宽受限的信号，采样噪声基本上与采样速率成反比。这样，以4的采样速率来对一个输入信号进行采样，即4倍过采样，与使用1的采样速率来对这个输入信号进行采样，即1倍采样相比，可以将采样噪声降低到大约4分之一。但是，在时域中进行过采样增加了电路的功耗。进一步，因为电路中器件的高频特性的限制，采样速率有一个上限。
发明内容
所以，有一个开关电容电路，并且有一个能够降低其采样噪声的方法是很有利的。这个电路最好比较简单。最好，这个电路及其方法能够有效地利用功率。如果这个电路及其这个方法能够用于高频应用中，就更有利。
一般，本发明提供了一个开关电容电路，及降低其采样噪声的一个方法。根据本发明，通过在空间域中对一个信号进行过采样，来降低采样噪声。
附图说明
图1是根据本发明的一第一实施方式，一个开关电容电路的一个原理图；
图2是在根据本发明的过采样过程期间，应用到一个开关电容电路的信号的一个时序图；
图3-7是根据本发明的替代实施方式，开关电容电路的原理图。
具体实施方式
图1是根据本发明的一第一实施方式，一个开关电容电路10的一个原理图。开关电容电路10被连接成以在一个输入端12上接收一个输入信号，并且被连接成以在一个输出端14上发送一个输出信号。一个参考电压VREF，例如地电压，被经过一个电压提供导线15提供到这个开关电容电路10。在内部，开关电容电路10包括一个采样器20和一个积分器40。
采样器20包括采样电容23，25和27。优选地，电容23，25和27的电容值基本上是相等的。采样器20也包括开关22，24，26，28，33，34，35，36，37，和38，每一个开关具有一个控制电极和两个电流导电电极。可以用作采样器20中的开关22，24，26，28，33，34，35，36，37，和38的器件包括绝缘栅场效应晶体管(IGFET)，金属半导体场效应晶体管(MESFET)，双极晶体管，绝缘栅双极晶体管，和类似的。应注意，开关22，24，26，28，33，34，35，36，37，和38可以包括单类型的器件，例如n沟道IGFET，或者几个器件类型的混合。当使用一个场效应晶体管(FET)来用作一个开关时，该领域内的技术人员将知道，这个FET的栅电极被用作这个开关的一个控制电极，FET的源极和漏电极用作这个开关的电流导电电极。当使用双极晶体管用作一个开关时，该领域内的技术人员将知道，这个双极晶体管的一个基极被用作这个开关的控制电极，双极晶体管的发射极和集电极被用作这个开关的电流导电电极。
电容23的一第一电极经过开关22连接到这个导电线15，经过开关33连接到输入端12。电容23的一第二电极经过开关24连接到电容25的一第一电极，经过开关34连接到导电线15。电容25的一第一电极也经过开关35连接到输入端12。电容25的一第二电极经过开关26连接到电容27的一第一电极，，经过开关36连接到导电线15。电容27的一第一电极也经过开关37连接到输入端12。电容27的一第二电极经过开关28被连接成发送采样器20的一个采样信号，经过开关38连接到导电线15。。开关33，34，35，36，37，和38的控制电极被连接成来接收一第一时钟信号Φ1。开关22，24，26，和28的控制电极被连接成用于接收一第二时钟信号Φ2。
如以后将要描述的，开关33，34，35，36，37和38在一个采样状态下是处于导通的。所以，被施加到其控制电极的第一时钟信号Φ1也称作一个采样信号。另一方面，开关22，24，26，和28在一个积分状态下是处于导通的。所以，被施加到其控制电极的第二时钟信号Φ2也称作一个积分信号。应注意，采样信号Φ1可以是一个电压信号，一个电流信号，等等，这与开关33，34，35，36，37，和38的器件类型有关。类似地，积分信号Φ2也可以是一个电压信号，一个电流信号，这与开关22，24，26，和28的器件类型有关。
积分器40包括有关运算放大器42和一个积分电容44。运算放大器42具有连接到一个导线45以接收一个参考电压VREF1的一个正相输入，和经过开关28连接到电容27的第二电极、以接收采样器20的采样信号的一个反相输入。在导线45上的这个参考电压VREF1可以与导线15上的参考电压VREF相等或者不同。运算放大器42的一个输出连接到输出端14或者开关电容电路10。电容44连接在运算放大器42的反相输入和输出之间。
在进行工作时，开关电容电路10对输入端12上的输入信号进行采样，对这个输入信号进行积分，并且将被积分信号发送到输出端14。在一个时钟周期内，每一个采样电容23，25，和27在采样状态下对输入信号进行采样。在采样状态后的积分状态期间，被采样信号被传送到积分器40。在采样状态期间，开关电容电路10中的每一个电容23，25，和27对输入信号采样一次。这样，开关电容电路10执行了一个3倍的过采样，并且基本上将采样噪声降低了3倍。在采样状态期间，开关33，34，35，36，37和38是处于导通状态的，而在积分状态期间，开关33，34，35，36，37和38是处于非导通状态的。所以，它们也被称作采样开关。另一方面，在采样状态期间，开关22，24，26，和28是处于非导通状态的，而在积分状态期间，开关22，24，26，和28是处于导通状态的。所以，它们也被称作积分开关。开关22，24，26，和28与电容23，25，和27串联，形成了一个积分开关和采样电容进行交替的一个结构或者图形。开关22和28处于这个结构的两端，所以，也被称作端点开关。
应理解，开关电容电路10的结构不局限于图1所显示的结构。例如，在一个替代的实施方式中，开关电容电路10被连接成以接收一个差分输入信号。在这样一个实施方式中，不是连接到导线15，电容23，25，和27的第二电极而是分别经过开关34，36，和38被连接成以接收差分输入信号的一个分量。这个差分输入信号的其它分量被施加到输入端12。在另一个替代的实施方式中，电容23，25，和27的第二电极分别经过开关34，36，和38被连接成以接收由连接到积分器40输出的一个反馈电路(没有显示)所产生的一个反馈信号。进一步，开关电容电路10不局限于具有3个采样电容，即，电容23，25，和27。根据本发明，开关电容电路10可以具有任何多个数目的，例如，2，4，5，6，等等的采样电容，这些电容经过开关相互连接在一起。一般，开关电容电路10的采样速率与其中的采样电容的数目相等。
图2是在根据本发明的一个过采样过程中，被施加到图1的开关电容电路10上的采样信号Φ1和积分信号Φ2的一个时序图50。图2显示了在过采样过程中，包括一个采样阶段和一个积分阶段的一个时钟周期。应注意，图2的目的是显示采样开关33，34，35，36，37和38，和积分开关22，24，26，和28的状态的定时关系。例如，通过在一个时刻t0和一个时刻t1之间，描述处于一个高电平的采样信号Φ1，和处于一个低电平的积分信号Φ2，图2的目的是显示在时刻t0和时刻t1之间的这个时间间隔内，采样开关33，34，35，36，37和38是处于导通状态的，和积分开关22，24，26，和28是处于非导通状态的。如以前所描述的，时钟信号Φ1，和Φ2可以是一个电压信号，电流信号等等。应注意，被施加到这个采样开关的控制电极上的信号不局限于相互是一致的。例如，如果开关33，34，和35分别是一个NPN双极晶体管，一个P沟道FET，和一个N沟道FET，在时刻t0和时刻t1之间，被施加到开关33，34，和35的控制电极上的信号分别是一个电流信号，一个低电压信号，和一个高电压信号。进一步，如果一个采样开关，例如开关36，包括由一个P沟道FET和一个N沟道FET所组成的一个双晶体管导通门，被施加到这个采样开关上的信号应包括施加到P沟道FET栅极的一个低电压信号和施加到N沟道FET栅极的一个高电压信号，以打开这个采样开关。类似地，被施加到积分开关的控制电极上的信号不局限于相互是一致的。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关22，24，26，和28是处于非导通状态的，并且电容23，25，和27相互之间是电隔离的。开关33，34，35，36，37和38被切换到处于导通状态的。电容23分别经过开关33，和34连接在输入端12和导线15之间，输入信号Vin被施加在电容23上。类似地，电容25分别经过开关35和36连接在输入端12和导线15之间，并且输入信号Vin被施加在电容25上。进一步，电容27分别经过开关37和38连接在输入端12和导线15之间，并且输入信号Vin被施加在电容27上。输入信号Vin对采样电容23，25，和27进行充电。这样，采样电容23，25，和27中的每一个电容对输入信号进行采样。被保存在采样电容23，25，和27中的每一个电容上的电荷基本上与输入信号电压Vin与采样电容23，25，和27中的每一个电容的电容值的乘积相等。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关22，24，26，和28保持于非导通状态。开关33，34，35，36，37和38被切换到处于非导通状态，断开了电容23，25，和27与输入端12和导线15之间的连接，由此结束了采样阶段。电容23，25，和27相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关33，34，35，36，37和38保持在非导通状态。开关22，24，26，和28被切换到处于导通状态。电容23，25，和27串联在导线15和运算放大器42的反相输入之间。紧接在时刻t2的后面，如果VREF1基本上与VREF相等，在运算放大器42的反相输入上的电压的瞬时值基本上与被采样输入信号电压Vin的-3倍相等(-3Vin)。否则，在运算放大器42的反相输入上的电压中，有一个直流(DC)偏压。随后，运算放大器42将作为其反相输入的电压驱动到导线45上的参考电压VREF1，促使被保存在采样电容23，25，和27中电荷被转移到积分电容44上。应注意，被转移到电容44上的电荷是加到电容44在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关33，34，35，36，37和38保持处于非导通状态。开关22，24，26，和28被关闭，由此结束了积分阶段和当前的时钟周期。电容23，25，和27相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路10已经准备好在下一个时钟周期对输入端12上的输入信号进行采样。
因为在积分阶段期间，电容23，25，和27串联在导线15和运算放大器42的反相输入之间，所以被转移到积分电容44上的电荷数量基本上与在时刻t2以前，被保存在电容23，25，和27上的电荷平均值相等。这样，被转移到积分电容44上的电荷表示电容23，25，和27对输入信号进行采样的3个采样的平均值。所以，开关电容电路10执行了对输入端12上的输入信号进行的一个3倍过采样。这个3倍过采样有效地将开关电容电路10的采样噪声降低了3倍。在仅一个采样电容替代这3个采样电容23，25，和27的现有技术的开关电容电路中，通过以更高的频率来采样输入信号，从而降低采样噪声。开关电容电路10使用3个采样电容23，25，和27来对输入信号进行过采样，而不需要增加采样频率。这个过采样技术被称作空间域上的过采样。
图3是根据本发明的一第二实施方式，一个开关电容电路60的一个原理图。开关电容电路60被连接成以接收经过一对输入端61和62的一个差分输入电压信号，被连接成以经过一对输出端63和64发送一个差分输出信号。一个参考信号，例如地电压被经过一个电压提供导线65连接提供到开关电容电路60。在内部，开关电容电路60包括一个采样器70和一个积分器90。
采样器70包括采样电容72，74，76，和78。优选地，电容72，74，76，和78的电容值基本上是相互相等的。采样器70也包括开关71，73，75，77，79，81，82，83，84，85，86，87，和88，每一个开关具有一个控制电极和两个电流导电电极。与图1所显示的开关电容电路10中的开关22，24，26，和28类似，开关71，73，75，77，和79也被称作积分开关。开关71，73，75，77，和79与电容72，74，76，和78串联，以形成一个积分开关和采样电容交替的结构或者图形。与图1所显示的开关电容电路10中的开关33，34，35，36，37，和38类似，开关81，82，83，84，85，86，87，和88也被称作采样开关。可以用作采样器70中的开关71，73，75，77，79，81，82，83，84，85，86，87，和88的器件包括IGFET，MESFET，双极晶体管，绝缘栅双极晶体管，和类似的。
电容72的一第一电极经过开关81连接到导线65。电容72的一第二电极经过开关73连接到电容74的一第一电极，经过开关82连接到输入端61。电容74的第一电极也经过开关83连接到输入端62。电容74的一第二电极经过开关75连接到电容76的一第一电极，经过开关84连接到输入端61。电容76的一第一电极也经过开关85连接到输入端62。电容76的一第二电极经过开关77连接到电容78的一第一电极，经过开关86连接到输入端610电容78的一第一电极也经过开关87连接到输入端62。电容78的一第二电极经过开关88连接到导线65。81，82，83，84，85，86，87，和88的控制电极被连接成以接收一个采样信号Φ1。开关71，73，75，77，和79的控制电极被连接成以接收一个积分信号Φ2。
积分器90包括一个运算放大器92和积分电容93和94。优选地，积分电容93和94的电容值基本上是相等的。运算放大器92有经过开关71连接到电容72的第一电极的一个正相输入，经过开关79连接到电容78的第二电极的一个反相输入，连接到输出端63的一个正相输出，和连接到输出端64的一个反相输出。电容93有连接到运算放大器92的正相输入的一个电极，和连接到运算放大器92的反相输出的另一个电极。电容94有连接到运算放大器92的反相输入的一个电极，和连接到运算放大器92的正相输出的另一个电极。
应理解，开关电容电路60的结构不局限于图3所显示的结构。例如，在一个替代实施方式中，开关电容电路60被连接成以接收分别经过开关82，84，和86被施加到电容72，74和76的第二电极上的单端输入信号，电容74，76和78的第一电极分别经过开关83，85，和87被连接，以接收由连接到积分器90的输出的一个反馈电路(没有显示)所产生的一个反馈信号。进一步，开关电容电路60不局限于具有4个采样电容，即，电容72，74，76，和78。根据本发明，开关电容电路60中的采样电容的数目可以是任何多个数目，例如2个，3个，5个，6个，7个，等等。
在进行工作时，开关电容电路60对输入端61和62上的差分输入信号进行采样，对差分输入信号进行积分，并且将被积分信号发送到输出端63和64上。开关电容电路60可以根据图2所显示的时序图50中的采样信号Φ1和积分信号Φ2进行工作。如前面所提到的，图2显示了包括一个采样阶段和一个积分阶段的一个时钟周期。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关71，73，75，77，和79是处于非导通状态的，并且电容72，74，76，和78相互之间是电隔离的。开关81，82，83，84，85，86，87，和88被打开并且处于导通状态的。电容72分别经过开关82，和81连接在输入端62和导线65之间。被施加在电容72上的电压基本上与输入信号的第一分量的电压电平，例如Vin1，和参考电压电平，例如，地电平之间的差电压相等。电容74分别经过开关84和83连接在输入端61和62之间。被施加在电容74上的电压基本上与Vin1，和输入信号的第二分量的电压电平，例如Vin2之间差电压相等。电容76分别经过开关86和85连接在输入端61和62之间。被施加在电容76上的电压基本上与Vin1，和Vin2之间差电压相等。电容78分别经过开关88和87连接在导线65和输入端62之间。被施加在电容78上的电压基本上与地电压和Vin2之间差电压相等。这样，采样电容72对输入信号的第一分量进行采样，采样电容74和76中的每一个电容对输入信号的第一分量和第二分量进行采样，并且采样电容76对输入信号的第二分量进行采样。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关71，73，75，77，和79保持于非导通状态。开关81，82，83，84，85，86，87，和88被关闭，断开了电容72，74，76，和78与相应被施加电压信号之间的连接，由此结束了采样阶段。电容72，74，76，和78相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关81，82，83，84，85，86，87，和88保持在非导通状态。开关71，73，75，77，和79被切换到处于导通状态。电容72，74，76，和78串联在运算放大器92的反相输入和正相输入之间。紧接在时刻t2的后面，在运算放大器92的反相输入和正相输入之间的电压差的瞬时值基本上与被采样输入信号的第一分量和第二分量之间的电压差的3倍相等，即3(Vin1-Vin2)。运算放大器92将其反相输入和正相输入之间的电压差驱动到基本上为零电平，促使被保存在采样电容72，74，76，和78中电荷被转移到积分电容93和94上。
如果(Vin1-Vin2)是正的，正相输入在开始的电平比反相输入的电平低。负电荷就经过开关71被转移到积分电容93上，正电荷就经过开关79被转移到积分电容94上。这个电荷转移过程提高了输出端63上的电平，降低了输出端64上的电平。如果(Vin1-Vin2)是负的，正相输入在开始的电平比反相输入的电平高。正电荷就经过开关71被转移到积分电容93上，负电荷就经过开关79被转移到积分电容94上。这个电荷转移过程降低了输出端63上的电平，提高了输出端64上的电平。所以，一个差分输出信号被发送到输出端63和64。应注意，被转移到电容93和94上的电荷是分别加到电容93和94在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关81，82，83，84，85，86，87，和88保持处于非导通状态。开关71，73，75，77，和79被关闭，由此结束了积分阶段和当前的时钟周期。电容72，74，76，和78相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路60已经准备好在下一个时钟周期对输入端61和62上的输入信号进行采样。
开关电容电路60使用4个采样电容72，74，76，和78来对输入信号进行空间域上的4倍过采样，而不需要增加采样频率。在积分阶段期间，电容72，74，76，和78上的初始电压是3(Vin1-Vin2)。这样，输入电压信号被放大了3/4。与一个传统的开关电容电路相比，开关电容电路60的信噪比提高了4×(3/4)2，即，9/4。具有结构与开关电容电路60的结构类似的、但是具有N个采样电容的一个开关电容电路一般能够将采样噪声降低(N-1)2/N倍。
图4是根据本发明的一第三实施方式，一个开关电容电路110的一个原理图。开关电容电路110被连接成以经过一对输入端111和112接收一个差分输入信号，被连接成以经过一对输出端113和114发送一个差分输出信号。参考信号VREF，VREF1，和VREF2被分别经过电压提供导线115，118和119提供到开关电容电路110。应注意，参考电压信号VREF，VREF1，和VREF2可以相互不同，也可以基本上相等。在内部，开关电容电路110包括一个采取器120和一个积分器160。
采样器120包括采样电容122，124，126，和128，和开关121，123，125，127，129，131，132，133，134，135，136，137，和138。优选地，电容122，124，126，和128的电容值基本上相等。电容122的一第一电极经过开关121连接到导线115，并且经过开关131连接到输入端111。电容122的一第二电极经过开关123连接到电容124的一第一电极，经过开关132连接到导线118。电容124的一第一电极经过开关133也连接到输入端111。电容124的一第二电极经过开关125连接到电容126的一第一电极，经过开关134连接到导线118。电容126的一第一电极也经过开关135连接到输入端111。电容126的一第二电极经过开关127连接到电容128的一第一电极，经过开关136连接到导线118。电容128的第一电极也经过开关137连接到输入端111。电容128的一第二电极经过开关129被连接成以发送采样器120的一第一采样信号，经过开关138被连接到导线118。开关131，132，133，134，135，136，137，和138的控制电极被连接成以接收一个采样信号Φ1。开关121，123，125，127，和129的控制电极被连接成以接收一个积分信号Φ2。
采样器120也包括采样电容142，144，146，和148，和开关141，143，145，147，149，151，152，153，154，155，156，157，和158。优选地，电容142，144，146，和148的电容值基本上相等，并且与电容122，124，126，和128的电容值基本上相等。电容142的一第一电极经过开关141连接到导线115，经过开关151连接到输入端112。电容142的一第二电极经过开关143连接到电容144的一第一电极，经过开关152连接到导线119。电容144的第一电极经过开关153也连接到输入端112。电容144的一第二电极经过开关145连接到电容146的一第一电极，经过开关154连接到导线119。电容146的第一电极也经过开关155连接到输入端112。电容146的一第二电极经过开关147连接到电容148的一第一电极，经过开关156连接到导线119。电容148的第一电极也经过开关157连接到输入端112。电容148的一第二电极经过开关149被连接成以发送采样器120的一第二采样信号，经过开关158连接到导线119。151，152，153，154，155，156，157，和158的控制电极被连接成以接收一个采样信号Φ1。开关141，143，145，147，和149的控制电极被连接成以接收一个积分信号Φ2。
可以用作开关121，123，125，127，129，131，132，133，134，135，136，137，138，141，143，145，147，149，151，152，153，154，155，156，157，和158的器件包括IGFET，MESFET，双极晶体管，绝缘栅双极晶体管，和类似的。与图1所显示的开关电容电路10中的开关22，24，26，和28类似，开关121，123，125，127，129，141，143，145，147，和149也被称作积分开关。开关121，123，125，127，和129与电容122，124，126，和128串联，以形成一个第一积分开关和采样电容交替的结构或者图形。开关141，143，145，147，和149与电容142，144，146，和148串联，以形成一个第二积分开关和采样电容交替的结构或者图形。与图1所显示的开关电容电路10中的开关33，34，35，36，37，和38类似，开关131，132，133，134，135，136，137，138，151，152，153，154，155，156，157，和158也被称作采样开关。
积分器160包括一个运算放大器162和积分电容163和164。优选地，积分电容163和164的电容值基本上是相等的。运算放大器162有经过开关129连接到电容128的第二电极的一个正相输入，经过开关149连接到电容148的第二电极的一个反相输入。运算放大器162也具有连接到输出端113的一个正相输出，和连接到输出端114的一个反相输出。电容163有连接到运算放大器162的正相输入的一个电极，和连接到运算放大器162的反相输出的另一个电极。电容164有连接到运算放大器162的反相输入的一个电极，和连接到运算放大器162的正相输出的另一个电极。
应理解，开关电容电路110的结构不局限于图4所显示的结构。例如，在一个替代实施方式中，电容122，124，126，128，142，144，146，和148的第二电极分别经过开关132，134，136，138，152，154，156，和158被连接，以接收由连接到积分器160的输出的一个反馈电路(没有显示)所产生的一个反馈信号。进一步，开关电容电路110不局限于具有8个采样电容，即，电容122，124，126，128，142，144，146，和148。根据本发明，开关电容电路110中的采样电容的数目可以是任何大于2的偶数数目，例如4个，6个，10个，12个，14个，等等。
在进行工作时，开关电容电路110对输入端111和112上的差分输入信号进行采样，对差分输入信号进行积分，并且将被积分信号发送到输出端113和114上。开关电容电路110可以根据图2所显示的时序图50中的采样信号Φ1和积分信号Φ2进行工作。如前面所提到的，图2显示了包括一个采样阶段和一个积分阶段的一个时钟周期。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关121，123，125，127，和129是处于非导通状态的，并且电容122，124，126，和128相互之间是电隔离的。开关131，132，133，134，135，136，137，和138被打开并且处于导通状态的。电容122，124，126，和128中的每一个电容分别经过相应的开关连接在输入端111和导线118之间。被施加在电容122，124，126，和128中的每一个电容上的电压基本上与输入信号的第一分量的电压电平，例如Vin1，和参考电压电平VREF1之间的差电压相等。这样，采样电容122，124，126，和128中的每一个电容在采样阶段期间对输入信号的第一分量进行采样。类似地，开关141，143，145，147，和149是处于非导通状态的，并且电容142，144，146，和148相互之间是电隔离的。开关151，152，153，154，155，156，157，和158被打开并且处于导通状态的。电容142，144，146，和148中的每一个电容分别经过相应的开关连接在输入端112和导线119之间。被施加在电容142，144，146，和148中的每一个电容上的电压基本上与输入信号的第二分量的电压电平，例如Vin2，和参考电压电平VREF2之间的差电压相等。这样，采样电容142，144，146，和148中的每一个电容在采样阶段期间对输入信号的第二分量进行采样。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关121，123，125，127，129，141，143，145，147，和149保持于非导通状态。开关131，132，133，134，135，136，137，138，151，152，153，154，155，156，157，和158被关闭，断开了电容122，124，126，128，142，144，146，和148与相应被施加电压信号之间的连接，由此结束了采样阶段。电容122，124，126，128，142，144，146，和148相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关131，132，133，134，135，136，137，138，151，152，153，154，155，156，157，和158保持在非导通状态。开关121，123，125，127，129，141，143，145，147，和149被切换到处于导通状态。电容122，124，126，和128串联在运算放大器162的正相输入和导线115之间。紧接在时刻t2的后面，在运算放大器162的正相输入上的电压电平的瞬时值基本上与被采样输入信号的第一分量和导线118上的第一参考信号之间的电压差的负4倍相等，即-4(Vin1-VREF1)，如果VREF1基本上与VREF相等。否则，在运算放大器162的正相输入上的电压中有一个DC偏压。运算放大器162将其正相输入上的电压电平驱动到为地电平，促使被保存在采样电容122，124，126，和128中电荷被转移到积分电容163上。被转移到积分电容163上的电荷数量基本上与在时刻t2以前被保存在采样电容122，124，126，和128中电荷平均值相等。这样，被这样到积分电容163上的电荷表示输入信号的第一分量的4个采样的平均值。类似地，电容142，144，146，和148串联在运算放大器162的反相输入和导线115之间。在运算放大器162的反相输入上的电压电平的瞬时值基本上与被采样输入信号的第二分量和导线119上的第二参考信号之间的电压差的负4倍相等，即-4(Vin2-VREF2)，如果VREF2基本上与VREF相等。否则，在运算放大器162的反相输入上的电压中有一个DC偏压。运算放大器162将其反相输入上的电压电平驱动到为地电平，促使被保存在采样电容142，144，146，和148中电荷被转移到积分电容164上。被转移到积分电容164上的电荷数量基本上与在时刻t2以前被保存在采样电容142，144，146，和148中电荷平均值相等。这样，被这样到积分电容164上的电荷表示输入信号的第二分量的4个采样的平均值。所以，开关电容电路110对输入信号进行了一个4倍的过采样。应注意，被转移到电容163和164上的电荷是分别加到电容163和164在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关131，132，133，134，135，136，137，138，151，152，153，154，155，156，157，和158保持处于非导通状态。开关121，123，125，127，129，141，143，145，147，和149被关闭，由此结束了积分阶段和当前的时钟周期。电容122，124，126，128，142，144，146，和148相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路110已经准备好在下一个时钟周期对输入端111和112上的输入信号进行采样。
如前面所提到的，开关电容电路110对输入端111和112上的输入信号进行一个4倍过采样。开关电容电路110使用8个采样电容122，124，126，128，142，144，146，和148来对输入信号进行空间域上的4倍过采样，而不需要增加采样频率。这个4倍的过采样有效地将开关电容电路110的采样噪声降低4倍。
图5是根据本发明的一第四实施方式，一个开关电容电路210的一个原理图。开关电容电路210被连接成以经过一对输入端211和212接收一个差分输入信号，被连接成以经过一对输出端213和214发送一个差分输出信号。参考信号VREF，VREF1，和VREF2被分别经过电压提供导线215，218和219提供到开关电容电路210。应注意，参考电压信号VREF，VREF1，和VREF2可以相互不同，也可以基本上相等。在内部，开关电容电路210包括一个采取器220和一个积分器260。
采样器220包括采样电容222，224，226，128，242，244，246，和248。优选地，电容222，224，226，128，242，244，246，和248的电容值基本上相等。采样器220也包括开关221，223，225，227，229，231，232，233，234，235，236，237，238，241，243，245，247，249，251，252，253，254，255，256，257，和258，每一个开关具有一个控制电极和两个电流导电电极。开关231，232，233，234，235，236，237，238，251，252，253，254，255，256，257，和258的控制电极被连接成以接收一个采样信号Φ1。开关221，223，225，227，229，241，243，245，247，和249的控制电极被连接成以接收一个积分信号Φ2。
电容222的一第一电极经过并联的开关221和223连接到导线215。电容222的一第二电极经过开关223连接到电容224的一第一电极，经过开关232连接到导线218。电容224的一第一电极经过开关233也连接到输入端211。电容224的一第二电极经过开关225连接到电容226的一第一电极，经过开关234连接到导线218。电容226的一第一电极也经过开关235连接到输入端211。电容226的一第二电极经过开关227连接到电容228的一第一电极，经过开关236连接到导线218。电容228的第一电极也经过开关237连接到输入端211。电容228的一第二电极经过开关229被连接成以发送采样器220的一第一采样信号，经过开关238被连接到导线218。
电容242的一第一电极经过并联的开关241和251连接到导线215。电容242的一第二电极经过开关243连接到电容244的一第一电极，经过开关252连接到导线219。电容244的一第一电极经过开关253也连接到输入端212。电容244的一第二电极经过开关245连接到电容246的一第一电极，经过开关254连接到导线219。电容246的一第一电极也经过开关255连接到输入端212。电容246的一第二电极经过开关247连接到电容248的一第一电极，经过开关256连接到导线219。电容248的第一电极也经过开关257连接到输入端212。电容248的一第二电极经过开关249被连接成以发送采样器220的一第二采样信号，经过开关258被连接到导线219。
可以用作开关221，223，225，227，229，231，232，233，234，235，236，237，238，241，243，245，247，249，251，252，253，254，255，256，257，和258的器件包括IGFET，MESFET，双极晶体管，绝缘栅双极晶体管，和类似的。与图1所显示的开关电容电路10中的开关22，24，26，和28类似，开关221，223，225，227，229，241，243，245，247，和249也被称作积分开关。开关221，223，225，227，和229与电容222，224，226，和228串联，以形成一个积分开关和采样电容交替的第一结构或者图形。开关241，243，245，247，和249与电容242，244，246，和248串联，以形成一个积分开关和采样电容交替的第二结构或者图形。与图1所显示的开关电容电路10中的开关33，34，35，36，37，和38类似，开关231，232，233，234，235，236，237，238，251，252，253，254，255，256，257，和258也被称作采样开关。
积分器260包括一个运算放大器262和积分电容263和264。优选地，积分电容263和264的电容值基本上是相等的。运算放大器262有经过开关229连接到电容228的第二电极的一个正相输入，经过开关249连接到电容248的第二电极的一个反相输入。运算放大器262也具有连接到输出端213的一个正相输出，和连接到输出端214的一个反相输出。电容263有连接到运算放大器262的正相输入的一个电极，和连接到运算放大器262的反相输出的另一个电极。电容264有连接到运算放大器262的反相输入的一个电极，和连接到运算放大器262的正相输出的另一个电极。
应理解，开关电容电路210的结构不局限于图5所显示的结构。例如，在一个替代实施方式中，电容222，224，226，228，242，244，246，和248的第二电极分别经过开关232，234，236，238，252，254，256，和258被连接，以接收由连接到积分器260的输出的一个反馈电路(没有显示)所产生的一个反馈信号。进一步，开关电容电路210不局限于具有8个采样电容，即，电容222，224，226，228，242，244，246，和248。根据本发明，开关电容电路210中的采样电容的数目可以是任何大于2的偶数数目，例如4个，6个，10个，12个，14个，16个等等。
在进行工作时，开关电容电路210对输入端211和212上的差分输入信号进行采样，对差分输入信号进行积分，并且将被积分信号发送到输出端213和214上。开关电容电路210可以根据图2所显示的时序图50中的采样信号Φ1和积分信号Φ2进行工作。如前面所提到的，图2显示了包括一个采样阶段和一个积分阶段的一个时钟周期。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关221，223，225，227，和229是处于非导通状态的，并且电容222，224，226，和228相互之间是电隔离的。开关231，232，233，234，235，236，237，和238被打开并且处于导通状态的。电容222分别经过开关231和232连接在导线215和导线218之间。被施加在电容222上的电压基本上与参考电压VREF和VREF1之间的差电压相等。电容224分别经过开关233和234连接在输入端211和导线218之间。被施加在电容224上的电压基本上与输入信号的第一分量的电压电平，例如Vin1，和VREF1之间的差电压相等。电容226分别经过开关235和236连接在输入端211和导线218之间。被施加在电容226上的电压基本上与Vin1，和VREF1之间差电压相等。电容228分别经过开关237和238连接在输入端211和导线215之间。被施加在电容228上的电压基本上与Vin1，和VREF之间差电压相等。类似地，开关241，243，245，247，和249是处于非导通状态的，并且电容242，244，246，和248相互之间是电隔离的。开关251，252，253，254，255，256，257，和258被打开并且处于导通状态。电容242分别经过开关251和252连接在导线215和导线218之间。被施加在电容242上的电压基本上与参考电压VREF和VREF2之间的差电压相等。电容244分别经过开关253和254连接在输入端212和导线219之间。被施加在电容244上的电压基本上与输入信号的第二分量的电压电平，例如Vin2，和VREF2之间的差电压相等。电容246分别经过开关255和256连接在输入端212和导线219之间。被施加在电容246上的电压基本上与Vin2，和VREF2之间差电压相等。电容248分别经过开关257和258连接在输入端212和导线215之间。被施加在电容248上的电压基本上与Vin2，和VREF之间差电压相等。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关221，223，225，227，229，241，243，245，247，和249保持于非导通状态。开关231，232，233，234，235，236，237，238，251，252，253，254，255，256，257，和258被关闭，断开了电容222，224，226，228，242，244，246，和248与相应被施加电压信号之间的连接，由此结束了采样阶段。电容222，224，226，228，242，244，246，和248相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关231，232，233，234，235，236，237，238，251，252，253，254，255，256，257，和258保持在非导通状态。开关221，223，225，227，229，241，243，245，247，和249被切换到处于导通状态。电容222，224，226，和228串联在运算放大器262的正相输入和导线215之间。紧接在时刻t2的后面，在运算放大器262的正相输入上的电压电平的瞬时值基本上与被采样输入信号的第一分量和导线218上的参考信号之间的电压差的负3倍相等，即-3(Vin1-VREF1)，如果VREF1基本上与VREF相等。否则，在运算放大器262的正相输入上的电压中有一个DC偏压。运算放大器262将其正相输入上的电压电平驱动到为地电平，促使被保存在采样电容222，224，226，和228中电荷被转移到积分电容263上。类似地，电容242，244，246，和248串联在运算放大器262的反相输入和导线215之间。在运算放大器262的反相输入上的电压电平的瞬时值基本上与被采样输入信号的第二分量和导线219上的参考信号之间的电压差的负3倍相等，即-3(Vin2-VREF2)，如果VREF2基本上与VREF相等。否则，在运算放大器362的反相输入上的电压中有一个DC偏压。运算放大器262将其反相输入上的电压电平驱动到为地电平，促使被保存在采样电容242，244，246，和248中电荷被转移到积分电容264上。应注意，被转移到电容263和264上的电荷是分别加到电容263和264在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关231，232，233，234，235，236，237，238，251，252，253，254，255，256，257，和258保持处于非导通状态。开关221，223，225，227，229，241，243，245，247，和249被关闭，由此结束了积分阶段和当前的时钟周期。电容222，224，226，228，242，244，246，和248相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路210已经准备好在下一个时钟周期对输入信号进行采样。
开关电容电路210使用8个采样电容222，224，226，228，242，244，246，和248来对输入信号进行空间域上的4倍过采样，而不需要增加采样频率。在积分阶段期间，电容222，224，226，和228上的初始电压是3(Vin1-VREF1)，电容242，244，246，和248上的初始电压是3(Vin1-VREF2)。与图3中的采样器70类似，采样器220将差分输入电压信号放大了3/4。与一个传统的开关电容电路相比，开关电容电路210的信噪比提高了4×(3/4)2，即，9/4。具有结构与开关电容电路210的结构类似的、但是具有2N个采样电容的一个开关电容电路一般能够将采样噪声降低(N-1)2/N倍。
图6是根据本发明的一第五实施方式，一个开关电容电路310的一个原理图。开关电容电路310被连接成以经过一个输入端312接收一个输入信号，被连接成以经过一个输出端314发送一个输出信号。参考信号VREF，和VREF1被分别经过电压提供导线315，和385提供到开关电容电路310。应注意，参考电压信号VREF，和VREF1可以相互不同，也可以基本上相等。在内部，开关电容电路310包括一个采取器320和一个积分器380。
采样器320包括采样电容322，324，326，和328，和开关321，323，325，327，329，331，332，333，334，335，336，337，和338。优选地，电容322，324，326，和328的电容值基本上相等。电容322的一第一电极经过开关321连接到导线315。电容322的一第二电极经过开关323连接到电容324的一第一电极，经过开关332连接到导线315。电容324的一第一电极经过开关333也连接到输入端312。电容324的一第二电极经过开关325连接到电容326的一第一电极，经过开关334连接到导线315。电容326的一第一电极也经过开关335连接到输入端312。电容326的一第二电极经过开关327连接到电容328的一第一电极，经过开关336连接到导线315。电容328的第一电极也经过开关337连接到输入端312。电容328的一第二电极经过开关329被连接成以发送采样器320的一第一采样信号，经过开关338被连接到导线315。开关331，332，333，334，335，336，337，和338的控制电极被连接成以接收一个采样信号Φ1。开关321，323，325，327，和329的控制电极被连接成以接收一个积分信号Φ2。
采样器320也包括反馈电容342，344，346，和348，和开关341，343，345，347，351，352，353，354，355，356，和357。优选地，电容342，344，346，和348的电容值基本上相等，并且与电容322，324，326，和328的电容值基本上相等。采样器320进一步包括一个反馈控制器360，这个反馈控制器360包括开关361，362，363，364，365，366，367，和368，和一个动态旋转部件370。在进行工作中，反馈控制器360与电容342，344，346，和348进行协作来提供一个多电平反馈信号。
电容342的一第一电极经过开关341连接到导线315，并且经过开关351连接到开关361和362的第一电流导电电极。电容342的一第二电极经过开关343连接到电容344的一第一电极，经过开关352连接到导线315。电容344的一第一电极经过开关353也连接到开关363和364的第一电流导电电极。电容344的一第二电极经过开关345连接到电容346的一第一电极，经过开关354连接到导线315。电容346的一第一电极也经过开关355连接到开关365和366的第一电流导电电极。电容346的一第二电极经过开关347连接到电容348的一第一电极，经过开关356连接到导线315。电容348的第一电极也经过开关357连接到开关367和368的第一电流导电电极。电容348的一第二电极连接到电容328的一第二电极。开关351，352，353，354，355，356，和357的控制电极被连接成以接收一个采样信号Φ1。开关341，343，345，和347的控制电极被连接成以接收一个积分信号Φ2。
开关361，362，363，364，365，366，367，和368经过一个数据总线373连接到动态旋转部件370的一个输出端口372。动态旋转部件370的一个输入被连接到反馈控制器360的一个控制端374，以接收一个控制信号。开关361，363，365，和367的第二电流导电电极连接到导线315。开关362，364，366，和368的第二电流导电电极连接到反馈控制器360的一端376，以接收一个反馈信号Vfb。
可以用作开关321，323，325，327，329，331，332，333，334，335，336，337，338，341，343，345，347，351，352，353，354，355，356，357，361，362，363，364，365，366，367，和368的器件包括IGFET，MESFET，双极晶体管，绝缘栅双极晶体管，和类似的。与图1所显示的开关电容电路10中的开关22，24，26，和28类似，开关321，323，325，327，329，341，343，345，和347也被称作积分开关。开关321，323，325，327，和329与电容322，324，326，和328串联，以形成一个积分开关和采样电容交替的结构或者图形。开关341，343，345，和347与电容342，344，346，和348串联，以形成一个积分开关和反馈电容交替的结构或者图形。与图1所显示的开关电容电路10中的开关33，34，35，36，37，和38类似，开关331，332，333，334，335，336，337，338，351，352，353，354，355，356，和357也被称作采样开关。在反馈控制器360中，开关361，363，365，和367中的每一个开关的一个电流导电电极连接到导线315上的参考电压VREF，并且被称作一个旁路开关。开关362，364，366，和368中的每一个开关的电流导电电极连接到端376上的反馈信号Vfb，并且被称作一个反馈开关。
积分器380包括一个运算放大器382和一个积分电容384。运算放大器382有连接到导线385的的一个正相输入，经过开关329连接到电容328和348的第二电极的一个反相输入。运算放大器382也具有连接到输出端314的一个输出。电容384有连接到运算放大器382的反相输入的一个电极，和连接到运算放大器382的输出的另一个电极。
开关电容电路310也包括一个反馈电路390。反馈电路390的一个输入连接到运算放大器382的输出。反馈电路390的一个输出连接到反馈控制器360的端376。反馈电路390也具有连接到反馈控制器360的控制端374的一个控制输出。在一个优选实施方式中，反馈电路390包括产生反馈信号Vfb的一个比较器(没有显示)。反馈电路390也优选地包括用于在其控制输出产生一个数字控制信号的模拟转换器(没有显示)。所以，反馈电路390的控制输出也被称作数字控制信号端口。
应理解，开关电容电路310的结构不局限于图6所显示的结构。例如，开关电容电路310不局限于具有4个采样电容，即，电容322，324，326，和328。根据本发明，开关电容电路310中的采样电容的数目可以是任何大于1的数目，例如2个，3个，5个，6个等等。一般，开关电容电路310的采样速率与其中的采样电容的数目相等。如后面将要描述的，动态旋转部件370用于使采样噪声和反馈电容342，344，346，和348之间的失配效应最小。尽管是优选的，动态旋转部件370在反馈控制器360中是可选的。
在进行工作时，开关电容电路310对输入端312上的输入信号进行采样，对输入信号进行积分，并且将被积分信号发送到输出端314上。开关电容电路310可以根据图2所显示的时序图50中的采样信号Φ1和积分信号Φ2进行工作。如前面所提到的，图2显示了包括一个采样阶段和一个积分阶段的一个时钟周期。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关321，323，325，327，和329是处于非导通状态的，并且电容322，324，326，和328相互之间是电隔离的。开关331，332，333，334，335，336，337，和338被切换到处于导通状态的。电容322，324，326，和328中的每一个电容分别经过相应的开关连接在输入端312和导线315之间。被施加在电容322，324，326，和328中的每一个电容上的电压基本上与输入信号的电压电平，例如，Vin和参考电压VREF之间的电压差相等。这样，采样电容322，324，326，和328中的每一个电容，在采样阶段对输入信号进行一次采样。
类似地，开关341，343，345，和347是处于非导通状态的，并且电容342，344，346，和348相互之间是电隔离的。开关351，352，353，354，355，356，和357被切换到处于导通状态的。电容342，344，346，和348中的每一个电容分别经过相应的开关连接在反馈控制器360和导线315之间。反馈电路390分别将数字控制信号和反馈信号Vfb发送到反馈控制器360的端374和376。优选地，根据运算放大器382的输出产生数字控制信号和反馈信号Vfb。在一个优选实施方式中，在控制端374上的数字控制信号具有5个不同的数字值。所以，可以使用一个3比特的二进制数来对这个控制信号进行编码。
反馈控制器360根据反馈电路390所产生的数字控制信号，选择性地对电容342，344，346，和348进行充电。作为一个示例，当控制信号的二进制值为000时，开关361，363，365，和367处于导通状态，开关362，364，366，和368处于非导通状态。这样，反馈电容342，344，346，和348的第一电极连接到导线315。被施加在电容342，344，346，和348中每一个电容上的电压基本上为零。当这个控制信号的二进制值为001时，旁路开关361，363，365，和367中的一个处于非导通状态，而其它3个旁路开关处于导通状态。进一步，与这个非导通的旁路开关相应的、反馈电容342，344，346，和348中的一个电容处于导通状态，而其它3个电容处于非导通状态。这样，被施加在电容342，344，346，和348中一个电容上的电压基本上为(Vfb-VREF)，并且其它3个电容上的电压基本上为零。当这个控制信号的二进制值为010时，旁路开关361，363，365，和367中的2个处于非导通状态，而其它2个旁路开关处于导通状态。进一步，与这2个非导通的旁路开关相应的、反馈电容342，344，346，和348中的2个电容处于导通状态，而其它2个电容处于非导通状态。这样，被施加在电容342，344，346，和348中2个电容上的电压基本上为(Vfb-VREF)，并且其它2个电容上的电压基本上为零。当这个控制信号的二进制值为011时，旁路开关361，363，365，和367中的3个处于非导通状态，而其它1个旁路开关处于导通状态。进一步，与这3个非导通的旁路开关相应的、反馈电容342，344，346，和348中的3个电容处于导通状态，而其它1个电容处于非导通状态。这样，被施加在电容342，344，346，和348中3个电容上的电压基本上为(Vfb-VREF)，并且其它1个电容上的电压基本上为零。当这个控制信号的二进制值为011时，旁路开关361，363，365，和367处于非导通状态，而开关362，364，366，和368处于导通状态。这样，反馈电容342，344，346，和348的第一电极连接到端376。并且电容342，344，346，和348中每一个电容上的电压基本上为(Vfb-VREF)。
动态旋转部件370从反馈电路390接收数字控制信号，并且根据其中保存的一个算法产生一个配置信号。这个配置信号被发送到开关361，362，363，364，365，366，367，和368的控制电极，并且决定其配置。当这个数字控制信号的二进制值为001时，在决定将哪一个反馈电容连接在端376上的反馈信号Vfb和导线315上的参考电容VREF之间时，有4个可能的选择。当这个数字控制信号的二进制值为010时，在决定将哪一对反馈电容连接在反馈信号Vfb和参考电容VREF之间时，有6个可能的选择。当这个数字控制信号的二进制值为011时，在决定将哪3个反馈电容连接在反馈信号Vfb和参考电容VREF之间时，有4个可能的选择。优选地，被保存在动态旋转部件370中的这个算法是这样的，以使当每一次这个数字控制信号的二进制值为001，010，或者011时，连接在端376和导线315之间的反馈电容组合与上一次这个二进制值具有相同值时的反馈电容组合不同。这样，每一个反馈电容连接在反馈信号Vfb和参考电容VREF之间的可能性基本上相等。所以，采样噪声被减少到最小。另外，在包括一个时域内进行过采样的一个过采样过程中，在信号带宽内，反馈电容342，344，346，和348中的失配所引起的任何效应被减少到最小。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关321，323，325，327，329，341，343，345，和347保持于非导通状态。开关331，332，333，334，335，336，337，338，351，352，353，354，355，356，和357被切换到处于非导通状态，断开了电容322，324，326，328，342，344，346，和348与相应施加电压之间的连接，由此结束了采样阶段。电容322，324，326，328，342，344，346，和348相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关331，332，333，334，335，336，337，338，351，352，353，354，355，356，和357保持在非导通状态。开关321，323，325，327，329，341，343，345，和347被切换到处于导通状态。采样电容322，324，326，和328串联在运算放大器382的反相输入和导线315之间。类似地，反馈电容342，344，346，和348串联在运算放大器382的反相输入和导线315之间。紧接在时刻t2的后面，在运算放大器382的正相输入上的电压电平由被施加在串联的采样电容322，324，326，和328上的电压和被施加在串联的反馈电容342，344，346，和348上的电压所决定。被施加在串联的采样电容322，324，326，和328上的电压基本上与被采样输入信号和导线315上的参考电压之间的电压差的4倍相等，即4(Vin-VREF)。根据控制端374上数字控制信号的二进制值，被施加在串联的反馈电容342，344，346，和348上的电压基本上为0，(Vfb-VREF)，2(Vfb-VREF)，3(Vfb-VREF)，或者4(Vfb-VREF)。运算放大器382将其反相输入上的电压电平驱动到为参考电压电平VREF1，促使被保存在采样电容322，324，326，和328和反馈电容342，344，346，和348中电荷被转移到积分电容384上。被转移到积分电容384上电荷的数量基本上与在时刻t2以前，被保存在采样电容322，324，326，和328中电荷的平均值加被保存在反馈电容342，344，346，和348中电荷平均值相等。这样，被这样到积分电容384上的电荷表示被反馈信号Vfb所调制的、输入信号的4个采样的一个平均值。所以，开关电容电路310对输入信号进行了一个4倍的过采样。应注意，被转移到电容384上的电荷是加到电容384在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关331，332，333，334，335，336，337，338，351，352，353，354，355，356，和357保持处于非导通状态。开关321，323，325，327，329，341，343，345，和347被关闭，由此结束了积分阶段和当前的时钟周期。电容322，324，326，328，342，344，346，和348相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路310已经准备好在下一个时钟周期对输入端312上的输入信号进行采样。
如前述，开关电容电路310对输入端312上的输入信号进行一个4倍的过采样。开关电容电路310使用4个采样电容322，324，326，和328和4个反馈电容342，344，346，和348来对输入信号进行空间域上的4倍过采样，而不需要增加采样频率。这个4倍的过采样有效地将开关电容电路310的采样噪声降低了4倍。
在时刻t0和t1之间的采样阶段期间，旁路开关361，363，365，和367的状态和反馈开关362，364，366，和368的状态由控制端374上的数字控制信号和动态旋转部件370的数字控制信号所决定，如前述。在时刻t0和t1之间的这个时间间隔以外，开关351，353，355和357处于非导通状态。所以，开关361，362，363，364，365，366，367，和368的状态可以有几个配置，而不会影响开关电容电路310的工作。例如，在一个优选实施方式中，反馈控制器360也被采样信号Φ1所控制，以使当如图2所显示的，采样信号Φ1处于一个低电平状态时，在时刻t0和t1之间的这个时间间隔以外，开关361，362，363，364，365，366，367，和368全部处于非导通状态。在一个替代的实施方式中，在时刻t2和时刻t3期间的积分阶段内，配置开关361，362，363，364，365，366，367，和368的状态。这个被配置的状态可以保持不变，直到下一个时钟周期的积分阶段开始。应注意，虽然开关361，362，363，364，365，366，367，和368的状态可以有不同的配置，但是，其第一电流导电电极相互连接在一起的一个旁路开关，例如开关361，和一个反馈开关，例如开关362，不能够同时处于导通状态。
图7是根据本发明的一第六实施方式，一个开关电容电路410的一个原理图。开关电容电路410被连接成以经过一对输入端411和412接收一个差分输入信号，被连接成以经过一对输出端413和414发送一个差分输出信号。一个参考信号VREF，例如一个地电压被经过电压提供导线415提供到开关电容电路410。在内部，开关电容电路410包括一个采取器420和一个积分器480。
采样器420包括采样电容422，424，426，和428，和开关421，423，425，427，429，431，432，433，434，435，436，437，和438。优选地，电容422，424，426，和428的电容值基本上相等。电容422的一第一电极经过开关421连接到积分器480的一第一输入端485，经过开关431连接到导线415。电容422的一第二电极经过开关423连接到电容424的一第一电极，经过开关432连接到输入端411。电容424的一第一电极经过开关433也连接到输入端412。电容424的一第二电极经过开关425连接到电容426的一第一电极，经过开关434连接到输入端411。电容426的一第一电极也经过开关435连接到输入端412。电容426的一第二电极经过开关427连接到电容428的一第一电极，经过开关436连接到输入端411。电容428的第一电极也经过开关437连接到输入端412。电容428的一第二电极经过开关429被连接到积分器480的一第二输入端486，经过开关438被连接到导线415。开关431，432，433，434，435，436，437，和438的控制电极被连接成以接收一个采样信号Φ1。开关421，423，425，427，和429的控制电极被连接成以接收一个积分信号Φ2。
采样器420也包括反馈电容442，444，446，和448，和开关441，443，445，447，451，452，453，454，455，456，和457。优选地，电容442，444，446，和448的电容值基本上相等，并且与电容422，424，426，和428的电容值基本上相等。采样器420进一步包括一个反馈控制器460，这个反馈控制器460包括开关461，462，463，464，465，466，467，468，469，472，473，和474，和一个动态旋转部件470。开关461，462，463，464，465，466，467，468，469，472，473，和474中的每一个开关具有一个控制电极和两个电流导电电极。在进行工作中，反馈控制器460与电容442，444，446，和448提供一个多电平反馈信号。
电容442的一第一电极经过开关441连接到输入端485，并且经过开关451连接到导线415。电容442的一第二电极经过开关443连接到电容444的一第一电极，经过开关452连接到开关461和462的一第一电流导电电极。电容444的一第一电极经过开关453也连接到开关463和464的第一电流导电电极。电容444的一第二电极经过开关445连接到电容446的一第一电极，经过开关454连接到开关465和466的第一电流导电电极。电容446的一第一电极也经过开关455连接到开关467和468的第一电流导电电极。电容446的一第二电极经过开关447连接到电容448的一第一电极，经过开关456连接到开关469和472的第一电流导电电极。电容448的第一电极也经过开关457连接到开关473和474的第一电流导电电极。电容448的一第二电极连接到电容428的一第二电极。开关451，452，453，454，455，456，和457的控制电极被连接成以接收一个采样信号Φ1。开关441，443，445，和447的控制电极被连接成以接收一个积分信号Φ2。
开关461，462，463，464，465，466，467，468，469，472，473，和474经过一个数据总线476连接到动态旋转部件470的一个输出端口475。动态旋转部件470的一个输入被连接到反馈控制器460的一个控制端477，以接收一个控制信号。开关461，463，465，467，469，和473的第二电流导电电极连接到导线415。开关462，466，和472的第二电流导电电极连接到反馈控制器460的一端478，以接收一第一反馈信号Vfb1。开关464，468，和474的第二电流导电电极连接到反馈控制器460的一端479，以接收一第二反馈信号Vfb2。
可以用作开关421，423，425，427，429，431，432，433，434，435，436，437，438，441，443，445，447，451，452，453，454，455，456，457，461，462，463，464，465，466，467，468，469，472，473，和474的器件包括IGFET，MESFET，双极晶体管，绝缘栅双极晶体管，和类似的。与图1所显示的开关电容电路10中的开关22，24，26，和28类似，开关421，423，425，427，429，441，443，445，和447也被称作积分开关。开关421，423，425，427，和429与电容422，424，426，和428串联，以形成一个积分开关和采样电容交替的结构或者图形。开关441，443，445，和447与电容442，444，446，和448串联，以形成一个积分开关和反馈电容交替的结构或者图形。与图1所显示的开关电容电路10中的开关33，34，35，36，37，和38类似，开关431，432，433，434，435，436，437，438，451，452，453，454，455，456，和457也被称作采样开关。在反馈控制器460中，开关461，463，465，367，469，和473中的每一个开关的一第二电流导电电极连接到导线415上，并且被称作一个旁路开关。开关462，466，和472中的每一个开关的第二电流导电电极连接到端478上的反馈信号Vfb1。开关464，468，和474中的每一个开关的第二电流导电电极连接到端479上的反馈信号Vfb2。开关462，464，466，468，472，和474也被称作反馈开关。
积分器480包括一个运算放大器482和积分电容483和484。运算放大器482有连接到积分器480的输入端485的的一个正相输入，连接到积分器480输入端486的一个反相输入。运算放大器482也具有连接到输出端413的一个正相输出，和连接到输出端414的一个反相输出。电容483有连接到运算放大器482的正相输入的一个电极，和连接到运算放大器482的反相输出的另一个电极。电容484有连接到运算放大器482的反相输入的一个电极，和连接到运算放大器482的正相输出的另一个电极。
开关电容电路410也包括一个反馈电路490。反馈电路490的两个输入连接到运算放大器482的两个输出。反馈电路490的一第一输出连接到反馈控制器460的端478。反馈电路490的一第二输出连接到反馈控制器460的端479。反馈电路490也具有连接到反馈控制器460的控制端477的一个控制输出。在一个优选实施方式中，反馈电路490包括分别在端478和479产生反馈信号Vfb1和Vfb2的比较器(没有显示)。反馈电路490也优选地包括用于在其连接到控制端477的控制输出产生一个数字控制信号的一个数字到模拟转换器(没有显示)。所以，反馈电路490的控制输出也被称作一个数字控制信号端口。
应理解，开关电容电路410的结构不局限于图7所显示的结构。例如，开关电容电路410不局限于具有4个采样电容，即，电容422，424，426，和428。根据本发明，开关电容电路410中的采样电容的数目可以是任何大于1的数目，例如2个，3个，5个，6个等等。与图6中所显示的动态旋转部件370类似，动态旋转部件470用于使采样噪声和反馈电容442，444，446，和448之间的失配效应最小，并且，动态旋转部件470在反馈控制器460中是可选的。
在进行工作时，开关电容电路410对输入端411和412上的差分输入信号进行采样，对差分输入信号进行积分，并且将被积分信号发送到输出端413和414上。开关电容电路410可以根据图2所显示的时序图50中的采样信号Φ1和积分信号Φ2进行工作。如前面所提到的，图2显示了包括一个采样阶段和一个积分阶段的一个时钟周期。
当采样信号Φ1切换到一个高电平，并且积分信号Φ2切换到一个低电平时，采样阶段就从时刻t0开始了。开关421，423，425，427，和429是处于非导通状态的，并且电容422，424，426，和428相互之间是电隔离的。开关431，432，433，434，435，436，437，和438被切换到处于导通状态的。电容422分别经过开关432和431连接在输入端411和导线415之间。被施加在电容422上的电压基本上与输入信号的第一分量的电压电平，例如Vin1，和参考电压电平，例如地电平，之间的差电压相等。电容424分别经过开关434和433连接在输入端411和412之间。被施加在电容424上的电压基本上与Vin1，和输入信号的第二分量的电压电平，例如Vin2之间的差电压相等。电容426分别经过开关436和435连接在输入端411和412之间。被施加在电容426上的电压基本上与Vin1，和Vin2之间差电压相等。电容428分别经过开关438和437连接在导线415和输入端412之间。被施加在电容428上的电压基本上与地电压和Vin2之间差电压相等。这样，采样电容422对输入信号的第一分量进行采样，采样电容424和426中的每一个电容对输入信号的第一分量和第二分量进行采样，采样电容428对输入信号的第二分量进行采样。
类似地，开关441，443，445，和447是处于非导通状态的，并且电容442，444，446，和448相互之间是电隔离的。开关451，452，453，454，455，456，和457被打开并且处于导通状态。反馈控制器460的工作与图6所显示的反馈控制器360的工作类似。被施加到电容442，444，446，和448中每一个电容上的电压是根据控制端477上的数字控制信号和被保存在动态旋转部件470中的算法来决定的。在一个优选实施方式中，施加在电容442上的电压或者是0，或者是-Vfb1，施加在电容444上的电压或者是0，或者是Vfb2-Vfb1，施加在电容446上的电压或者是0，或者是Vfb2-Vfb1，和施加在电容448上的电压或者是0，或者是Vfb2。
在时刻t1，采样信号Φ1切换到一个低电平，积分信号Φ2保持低电平。开关421，423，425，427，429，441，443，445，和447保持于非导通状态。开关431，432，433，434，435，436，437，438，451，452，453，454，455，456，和457被切换到处于非导通状态，断开了电容422，424，426，428，442，444，446，和448与相应施加电压之间的连接，由此结束了采样阶段。电容22，424，426，428，442，444，446，和448相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。
当采样信号Φ1保持在一个低电平，并且积分信号Φ2切换到一个高电平时，积分阶段就从时刻t2开始了。开关431，432，433，434，435，436，437，438，451，452，453，454，455，456，和457保持在非导通状态。开关421，423，425，427，429，441，443，445，和447被切换到处于导通状态。采样电容422，424，426，和428串联在积分器480的输入端485和486之间。类似地，反馈电容442，444，446，和448串联在输入端485和486之间。紧接在时刻t2的后面，在运算放大器482的正相输入和反相输入之间的差分电压电平由被施加在串联的采样电容422，424，426，和428上的总电压和被施加在串联的反馈电容442，444，446，和448上的总电压所决定。被施加在串联的采样电容422，424，426，和428上的电压基本上与被采样输入信号的第一分量和第二分量之间的电压差的3倍相等，即3(Vin1-Vin2)。根据控制端477上数字控制信号的二进制值，被施加在串联的反馈电容442，444，446，和448上的电压基本上为0，或者是端478和479上两个反馈信号的线性组合，例如，-Vfb1，Vfb2，Vfb2-Vfb1，Vfb2-2Vfb1，2Vfb2-Vfb1，2(Vfb2-Vfb1)，2Vfb2-3Vfb1，3Vfb2-2Vfb1，或者3(Vfb2-Vfb1)。
运算放大器482将其正相输入和反相输入上的电压差驱动到基本上为零，促使被保存在采样电容422，424，426，和428和反馈电容42，444，446，和448中电荷被转移到积分电容483和484上。积分器480在积分阶段中的工作类似于图3所显示的积分器90的工作。所以，在输出端413和414上产生一个差分输出信号。应注意，分别被转移到电容483和484上的电荷是加到电容483和484在时刻t2以前就有的电荷上。
在时刻t3，采样信号Φ1保持在一个低电平，积分信号Φ2被切换到一个低电平。开关431，432，433，434，435，436，437，438，451，452，453，454，455，456，和457保持处于非导通状态。开关421，423，425，427，429，441，443，445，和447被关闭，由此结束了积分阶段和当前的时钟周期。电容422，424，426，428，442，444，446，和448相互之间是电隔离的，并且每一个与所施加的电压信号是隔离的。开关电容电路410已经准备好在下一个时钟周期对输入端411和412上的输入信号进行采样。
开关电容电路410使用4个采样电容422，424，426，和428和4个反馈电容42，444，446，和448来对输入信号进行空间域上的4倍过采样，而不需要增加采样频率。在积分阶段期间，电容422，424，426，和428上的初始电压是3(Vin1-Vin2)。换句话说，输入电压信号被放大了3/4。与一个传统的开关电容电路相比，开关电容电路410的信噪比提高了4×(3/4)2，即，9/4。具有结构与开关电容电路410的结构类似的、但是具有N个采样电容的一个开关电容电路一般能够将采样噪声降低(N-1)2/N倍。
在时刻t0和t1之间的采样阶段期间，旁路开关461，463，465，367，469，和473的状态和反馈开关462，464，466，468，472，和474的状态由控制端477上的数字控制信号和动态旋转部件470的数字控制信号所决定，如前述。在时刻t0和t1之间的这个时间间隔以外，开关451，453，455和457处于非导通状态。所以，开关461，462，463，464，465，466，467，468，469，472，473，和474的状态可以有几个配置，而不会影响开关电容电路410的工作。例如，  在一个优选实施方式中，反馈控制器460也被采样信号Φ1所控制，以使当如图2所显示的，采样信号Φ1处于一个低电平状态时，在时刻t0和t1之间的这个时间间隔以外，开关461，462，463，464，465，466，467，468，469，472，473，和474全部处于非导通状态。应注意，虽然开关461，462，463，464，465，466，467，468，469，472，473，和474的状态可以有不同的配置，但是，其第一电流导电电极相互连接在一起的一个旁路开关，例如开关461，和一个反馈开关，例如开关462，不能够同时处于导通状态。
应理解，本发明的范围不局限于前面参考图1和图3-7所描述的实施方式。为了实现不同的电路方法和功能，该领域内的技术人员可以对所描述的实施方式进行各种改动。例如，在图6所显示的开关电容电路310中的反馈电路390和反馈控制器360可以被修改，并且与图4所显示的开关电容电路110组合。类似地，图7所显示的开关电容电路410中的反馈电路490和反馈控制器460可以被修改，并且与图5所显示的开关电容电路210组合。进一步，本发明在空间域上的过采样也可以与时间域上的过采样技术组合在一起，来实现采样率比空间域上的过采样或者时间域上的过采样的采样速率高的采样速率。另外，本发明的开关电容电路不局限于用于一个集成电路。它还可以被用于其它信号处理电路，例如，Sigma-Delta调制器，数字到模拟转换器，和类似的。
现在，应理解，这里已经提供了一个开关电容电路和用于降低其中的采样噪声的一个方法。根据本发明，通过在空间域上对一个信号进行过采样，来降低采样噪声。与在时间域上进行过采样类似，在空间域上进行过采样降低了采样噪声。但是，在空间域上进行过采样不增加采样频率。所以，本发明的开关电容电路和过采样方法有效地利用了功率，并且能够适合于低频和高频应用的。例如，本发明的开关电容电路可以被用于无线应用。在一个无线通信装置中，例如一个数字蜂窝电话中，一个寻呼机中，或者类似的，能量消耗是一个大问题。通过使用本发明的、空间域上的过采样方法，可以有效地增加一个蜂窝电话的电池寿命。

Claims (6)

1.一个电路，包括：
一第一多个积分开关，这第一多个积分开关中的每一个积分开关具有用于接收一第一时钟信号的一个控制电极，一第一电流导电电极，和一第二电流导电电极。
一第一多个采样电容，与第一多个积分开关串联，以形成积分开关和采样电容进行交替的一第一结构，第一结构中的每一个采样电容具有连接到前一个积分开关的第二电流导电电极的一第一电极，和连接到一随后积分开关的第一电流导电电极的一第二电极，其中第一结构中一第一积分开关的第一电流导电电极被连接成以接收一第一参考电压；
一第一多个采样开关，第一多个采样开关中的每一个采样开关具有被连接成以接收一第二时钟信号的一个控制电极，连接到第一结构中一个相应采样电容的第一电极的一第一电流导电电极，和被连接成以接收一第一输入信号的一第二电流导电电极；
一第二多个采样开关，第二多个采样开关中的每一个采样开关具有被连接成以接收第二时钟信号的一个控制电极，连接到第一结构中一个相应采样电容的第二电极的一第一电流导电电极，和被连接成以接收一第一参考信号的一第二电流导电电极；和
一个积分器，具有连接到第一结构中一最后一个积分开关的第二电流导电电极的一第一输入，和被连接成以发送一第一输出信号的一第一输出。
2.如权利要求1的这个电路，进一步包括：
一个反馈电路，具有连接到这个积分器的第一输出的一个输入，一个输出，和一个数字控制信号端口；
一第二多个积分开关，第二多个积分开关中的每一个积分开关具有被连接成以接收第一时钟信号的一个控制电极，一第一电流导电电极，和一第二电流导电电极；
一多个反馈电容，与第二多个积分开关进行串联，以形成积分开关和反馈电容进行交替的一个结构，  这个结构中的每一个反馈电容具有连接到前一个积分开关的第二电流导电电极的一第一电极，和连接到一随后积分开关的第一电流导电电极的一第二电极，其中这个结构中一第一积分开关的第一电流导电电极被连接成以接收一第一参考电压；
一第三多个采样开关，第三多个采样开关中的每一个采样开关具有被连接成以接收一第二时钟信号的一个控制电极，连接到这个结构中一个相应反馈电容的第一电极的一第一电流导电电极，和一第二电流导电电极；
一第四多个采样开关，第四多个采样开关中的每一个采样开关具有被连接成以接收第二时钟信号的一个控制电极，连接到这个结构中一个相应反馈电容的第二电极的一第一电流导电电极，和被连接成以接收一第一参考信号的一第二电流导电电极；
多个旁路开关，多个旁路开关中的每一个旁路开关具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到这第三多个采样开关中一个相应采样开关的第二电流导电电极的一第一电流导电电极，和被连接成以接收一第一参考电压的一第二电流导电电极；
多个反馈开关，多个反馈开关中的每一个反馈开关具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到一个相应旁路开关的第一电流导电电极的一第一电流导电电极，和连接到反馈电路的输出的一第二电流导电电极。
3.如权利要求2的这个电路，其中多个旁路开关的控制电极和多个反馈开关的控制电极经过一个动态旋转部件连接到这个反馈电路的数字控制信号端口，这个动态旋转部件具有连接到反馈电路的数字控制信号端口的一个输入，和连接到多个旁路开关的控制电极和连接到多个反馈开关的控制电极的一个输出端口。
4.一个电路，包括：
一第一采样电容，具有一第一电极和一第二电极；
一第二采样电容，具有一第一电极和一第二电极；
一第三采样电容，具有一第一电极和一第二电极；
一第一采样开关，具有被连接成以接收一第一时钟信号的一个控制电极，连接到第一采样电容的第一电极的一第一电流导电电极，和一第二电流导电电极；
一第二采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第一采样电容的第二电极的一第一电流导电电极，和一第二电流导电电极；
一第三采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第二采样电容的第一电极的一第一电流导电电极，和一第二电流导电电极；
一第四采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第二采样电容的第二电极的一第一电流导电电极，和被连接到第二采样开关的第二电流导电电极的一第二电流导电电极；
一第五采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第三采样电容的第一电极的一第一电流导电电极，和被连接到第三采样开关的第二电流导电电极的一第二电流导电电极；
一第六采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第三采样电容的第二电极的一第一电流导电电极，和被连接到第一采样开关的第二电流导电电极的一第二电流导电电极；
一第一积分开关，具有被连接成以接收一第二时钟信号的一个控制电极，一第一电流导电电极，和连接到第一采样电容的第一电极的一第二电流导电电极；
一第二积分开关，具有被连接成以接收一第二时钟信号的一个控制电极，连接到第一采样电容的第二电极的一第一电流导电电极，和连接到第二采样电容的第一电极的一第二电流导电电极；
一第三积分开关，具有被连接成以接收一第二时钟信号的一个控制电极，连接到第二采样电容的第二电极的一第一电流导电电极，和连接到第三采样电容的第一电极的一第二电流导电电极；
一个积分器，具有连接到第一积分开关的第一电流导电电极的一第一输入，一第一输出，和一第二输出。
5.如权利要求4的这个电路，进一步包括一第四积分开关，具有被连接成以接收一第二时钟信号的一个控制电极，连接到第三采样电容的第二电极的一第一电流导电电极，和一第二电流导电电极，其中这个积分器进一步包括连接到第四积分开关的第二电流导电电极的一第二输入。
6.如权利要求5的这个电路，进一步包括：
一个反馈电路，具有连接到积分器的第一输出的一第一输入，连接到积分器的第二输出的一第二输入，一第一输出，一第二输出，和一个数字控制信号端口；
一第一反馈电容，具有连接到第一采样电容的第一电极的一第一电极，和一第二电极；
一第二反馈电容，具有一第一电极和一第二电极；
一第三反馈电容，具有一第一电极和一第二电极；
一第七采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第一反馈电容的第二电极的一第一电流导电电极，和一第二电流导电电极；
一第八采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第二反馈电容的第一电极的一第一电流导电电极，和一第二电流导电电极；
一第九采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第二反馈电容的第二电极的一第一电流导电电极，和一第二电流导电电极；
一第十采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第三反馈电容的第一电极的一第一电流导电电极，和一第二电流导电电极；
一第十一采样开关，具有被连接成以接收第一时钟信号的一个控制电极，连接到第三反馈电容的第二电极的一第一电流导电电极，和被连接到第六采样开关的第二电流导电电极的一第二电流导电电极；
一第一旁路开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第七采样开关的第二电流导电电极的一第一电流导电电极，和被连接成以接收一个参考电压的一第二电流导电电极；
一第二旁路开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第八采样开关的第二电流导电电极的一第一电流导电电极，和被连接成以接收参考电压的一第二电流导电电极；
一第三旁路开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第九采样开关的第二电流导电电极的一第一电流导电电极，和被连接成以接收参考电压的一第二电流导电电极；
一第四旁路开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第十采样开关的第二电流导电电极的一第一电流导电电极，和被连接成以接收参考电压的一第二电流导电电极；
一第一反馈开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第一旁路开关的第一电流导电电极的一第一电流导电电极，和连接到反馈电路的第一输出的一第二电流导电电极；
一第二反馈开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第二旁路开关的第一电流导电电极的一第一电流导电电极，和连接到反馈电路的第二输出的一第二电流导电电极；
一第三反馈开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第三旁路开关的第一电流导电电极的一第一电流导电电极，和连接到反馈电路的第一输出的一第二电流导电电极；
一第四反馈开关，具有连接到反馈电路的数字控制信号端口的一个控制电极，连接到第四旁路开关的第一电流导电电极的一第一电流导电电极，和连接到反馈电路的第二输出的一第二电流导电电极；
一第五积分开关，具有被连接成以接收第二时钟信号的一个控制电极，连接到第一反馈电容的第二电极的一第一电流导电电极，和连接到第二反馈电容的第一电极的一第二电流导电电极；
一第六积分开关，具有被连接成以接收第二时钟信号的一个控制电极，连接到第二反馈电容的第二电极的一第一电流导电电极，和连接到第三反馈电容的第一电极的一第二电流导电电极；
一第七积分开关，具有被连接成以接收第二时钟信号的一个控制电极，连接到第三反馈电容的第二电极的一第一电流导电电极，和连接到第四积分开关的第二电流导电电极的一第二电流导电电极。
CNB988129280A 1998-01-05 1998-12-29 降低采样噪声的电路 Expired - Lifetime CN1173469C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/002,789 1998-01-05
US09/002,789 US6147551A (en) 1998-01-05 1998-01-05 Switched capacitor circuit and method for reducing sampling noise

Publications (2)

Publication Number Publication Date
CN1295736A CN1295736A (zh) 2001-05-16
CN1173469C true CN1173469C (zh) 2004-10-27

Family

ID=21702522

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988129280A Expired - Lifetime CN1173469C (zh) 1998-01-05 1998-12-29 降低采样噪声的电路

Country Status (7)

Country Link
US (1) US6147551A (zh)
EP (1) EP1066684B1 (zh)
JP (1) JP4344473B2 (zh)
KR (1) KR100599326B1 (zh)
CN (1) CN1173469C (zh)
DE (1) DE69837891T2 (zh)
WO (1) WO1999035741A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074616A (ko) * 1999-05-24 2000-12-15 윤종용 스위치드 커패시터 기법을 이용한 이득 조절장치
US6463566B1 (en) * 2000-02-04 2002-10-08 Massachusetts Institute Of Technology Dynamic double sampling charge integrator
US6768443B2 (en) * 2000-11-30 2004-07-27 John Willis Switch capacitor circuit and applications thereof
US6522277B2 (en) * 2001-02-05 2003-02-18 Asahi Kasei Microsystems, Inc. Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
JP3493187B2 (ja) * 2001-06-13 2004-02-03 松下電器産業株式会社 逐次比較型ａ／ｄ変換器
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6927722B2 (en) * 2003-05-20 2005-08-09 Freescale Semiconductor, Inc. Series capacitive component for switched-capacitor circuits consisting of series-connected capacitors
US7049990B2 (en) * 2003-09-05 2006-05-23 Broadcom Corporation Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
JP5022672B2 (ja) * 2005-11-22 2012-09-12 パナソニック株式会社 サンプリングミキサおよび受信機
TWI281322B (en) * 2005-11-29 2007-05-11 Alpha Imaging Technology Corp Digital analog converter apparatus and digital analog converter thereof
JP5019313B2 (ja) * 2006-03-07 2012-09-05 パナソニック株式会社 離散時間ダイレクトサンプリング回路及び受信機
CN101060321B (zh) * 2006-04-19 2011-04-06 北京希格玛和芯微电子技术有限公司 电荷转移装置、触摸感应装置及方法
TW200805878A (en) * 2006-07-12 2008-01-16 Sunplus Technology Co Ltd Programmable gain amplifier
TW200827755A (en) * 2006-09-11 2008-07-01 Sony Corp Charge sampling filter circuit and charge sampling method
JP5182895B2 (ja) * 2007-03-29 2013-04-17 パナソニック株式会社 サンプリングミキサ、フィルタ装置および無線機
US7969204B1 (en) * 2009-12-21 2011-06-28 Himax Media Solutions, Inc. Sample hold circuit and method thereof for eliminating offset voltage of analog signal
US8344794B2 (en) * 2010-06-22 2013-01-01 O2Micro Inc. Signal monitoring systems
JP2012080382A (ja) * 2010-10-04 2012-04-19 Seiko Epson Corp スイッチトキャパシター回路、フィルター回路、物理量測定装置及び電子機器
CN102281033A (zh) * 2011-03-30 2011-12-14 上海北京大学微电子研究院 减少开关电容采样噪声的技术
US8436642B1 (en) * 2011-08-23 2013-05-07 Xilinx, Inc. Control of termination capacitance for maximum transmitter bandwidth extension
CN102832938A (zh) * 2012-09-03 2012-12-19 江苏国石半导体有限公司 一种电流输入的adc电路
CN103825596B (zh) * 2014-03-07 2016-09-28 中国科学院半导体研究所 适用于温度传感器的可编程开关电容积分器
WO2015140696A2 (en) * 2014-03-20 2015-09-24 Schober Robert C Capacitor strings and application thereof to precision analog performance without precision parts
CN104052441B (zh) * 2014-06-10 2017-05-03 中国科学院高能物理研究所 预充电平衡负载开关电容电路和包含其的开关电容比较器
CN105208300B (zh) * 2014-06-23 2018-06-22 上海箩箕技术有限公司 图像传感器、非晶硅tft像素单元的读取电路及方法
KR102083386B1 (ko) * 2016-12-30 2020-03-02 주식회사 레이언스 검출회로
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2437734A1 (fr) * 1978-09-26 1980-04-25 Thomson Csf Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur
US4331894A (en) * 1980-05-29 1982-05-25 American Microsystems, Inc. Switched-capacitor interolation filter
US4604584A (en) * 1985-06-10 1986-08-05 Motorola, Inc. Switched capacitor precision difference amplifier
US5182521A (en) * 1987-08-28 1993-01-26 The University Of Melbourne Time-multiplexed switched capacitor circuit having reduced capacitance
US4894620A (en) * 1988-04-11 1990-01-16 At&T Bell Laboratories Switched-capacitor circuit with large time constant
FR2641924B1 (fr) * 1988-12-28 1991-05-03 Sgs Thomson Microelectronics Generateur de forme d'onde de signal analogique
US5065157A (en) * 1990-04-06 1991-11-12 General Electric Company High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
CA2027083C (en) * 1990-10-05 1996-05-28 Kuang-Lu Lee Fully differential sample and hold adder circuit
US5103230A (en) * 1991-04-02 1992-04-07 Burr-Brown Corporation Precision digitized current integration and measurement circuit
US5162801A (en) * 1991-12-02 1992-11-10 Hughes Aircraft Company Low noise switched capacitor digital-to-analog converter
US5514997A (en) * 1993-04-14 1996-05-07 U.S. Philips Corporation Inverting delay circuit
US5608401A (en) * 1994-12-28 1997-03-04 Lucent Technologies Inc. Three-level digital-to-analog converter for low-power consumption
US5736895A (en) * 1996-01-16 1998-04-07 Industrial Technology Research Institute Biquadratic switched-capacitor filter using single operational amplifier
US5680072A (en) * 1996-01-24 1997-10-21 Harris Corporation Differential interpolating switched capacitor filter and method

Also Published As

Publication number Publication date
KR100599326B1 (ko) 2006-07-14
EP1066684A1 (en) 2001-01-10
JP2002503895A (ja) 2002-02-05
WO1999035741A1 (en) 1999-07-15
JP4344473B2 (ja) 2009-10-14
KR20010033851A (ko) 2001-04-25
CN1295736A (zh) 2001-05-16
DE69837891D1 (de) 2007-07-19
US6147551A (en) 2000-11-14
EP1066684B1 (en) 2007-06-06
DE69837891T2 (de) 2007-10-18

Similar Documents

Publication Publication Date Title
CN1173469C (zh) 降低采样噪声的电路
CN105723621B (zh) 混合模拟-数字转换器和混合模拟-数字转换方法
CN1157738C (zh) 线性采样开关
CN1661923A (zh) 时间连续的∑/△模数转换器
CN1961485A (zh) 用于∑－△调制器的比特流控制参考信号产生
CN1866706A (zh) 电子电路
CN1792038A (zh) 用于d类放大的具有减少的切换速率的σ－△调制器
CN1918777A (zh) 开关电源装置和移动设备
CN1108445A (zh) 模拟滤波器电路和采用该电路的半导体集成电路器件
CN1897465A (zh) 具有降低的沟道电导变化的采样和保持电路及其操作方法
CN101625718B (zh) 双采样积分器
CN1665127A (zh) 可变电容电路以及包含该可变电容电路的集成电路
TWI694680B (zh) 連續逼近暫存器類比數位轉換器及其控制電路
CN1879285A (zh) Dc/dc转换器
CN1252925C (zh) 比较器和模数转换器
CN1929032A (zh) 取样保持电路模块以及对输入信号进行取样并保持的方法
CN100352155C (zh) 电流模式pwm直流－直流变换器芯片内的锯齿波发生装置
CN111669179B (zh) 用于sar adc电容阵列的新型单向开关切换电路及其控制方法
CN1773850A (zh) 直流偏压消除电路
CN1691495A (zh) 差分放大器、2级放大器和模拟/数字转换器
CN1933324A (zh) 差动式运算放大器
CN1337093A (zh) 线性采样开关
Do et al. A 160 nW 25 kS/s 9-bit SAR ADC for neural signal recording applications
CN114421965A (zh) 一种适用于ecg信号处理的逐次逼近型模数转换器电路
CN1614895A (zh) Ad转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CX01 Expiry of patent term

Granted publication date: 20041027

CX01 Expiry of patent term