CN102281033A - 减少开关电容采样噪声的技术 - Google Patents

Abstract

本发明公开了一种新型基于开关电容的采样技术，与传统的采样技术相比，该发明通过额外增加一个采样阶段的电容，大幅度降低采样过程中由于开关电阻引入的热噪声，该热噪声往往是电路精度的瓶颈，另一方面，该额外引入的采样电容并不会对开关电容的积分阶段产生影响。

Description

减少开关电容采样噪声的技术

技术领域

本发明涉及集成电路领域，尤其涉及基于开关电容的采样技术。

背景技术

开关电容技术是电路技术中应用非常多，广泛应用于高精度模数/数模转换器，电荷泵，滤波器等，特别对于高精度模数/数模转换器，往往采用Delta-sigma结构，而这种结构的核心在于开关电容积分器，其精度也受限于开关电容采样噪声。

如图1所示，传统的开关电容积分器结构。该电路工作分为两个阶段，采样阶段和积分阶段。在采样阶段，如图2所示。开关S1和S3闭合，输入信号对电容C1进行充电。采样结束时，电容C1上的电量为

由于开关在闭合时可等效为电阻，假设其阻值为R，则其热噪声功率谱密度为4kTR，其中k为波尔兹曼常数，T为温度，R为电阻值。由该电阻和电容构成的系统函数为

因此输出端的等效噪声均方值为：

${\stackrel{\‾}{\mathrm{vn}}}^2=\underset{0}{\overset{+\∞}{\∫}}4\mathrm{kTR}\×{\left(\frac{1}{S+\mathrm{RC}1}\right)}^2\mathrm{df}=\frac{\mathrm{KT}}{C1}$

很容易发现，其等效噪声均方值与开关的导通电阻无关，而与电容的大小乘反比，即电容越大，等效噪声越小。

在积分阶段，如图3所示，理想情况下。如果运放增益无限高，带宽无限大，也没有失调，则存储在采样电容C1上的电荷全部转入到积分电容C2上，

积分器输出电压将增加即整个电路实现了不断将输入信号按比例累加到输出，即可认为是实现了积分。同时，在运放增益足够大，带宽足够高的情况下，采样噪声是电路精度的关键。

发明内容

如图4所示，该电路引入了一个额外的电容用于降低采样噪声。在采样阶段，S1，S3，S5闭合，S2，S4断开。如图5所示，额外引入的电容C3与原采样电容并联，实现同样的功能。这样减少了噪声带宽，进而减少等效噪声。减少的程度直接取决于引入电容C3的大小，在采样结束时，电容C1上存储的电量为

即并不会受电容C3的影响。在积分阶段，S1，S3，S5断开，S2，S4闭合。此时，C3与电路脱离，并不会对电路造成影响。同时，C1上的电荷将转移至电容C2，积分器输出的电压增加为

与额外引入的电容C3无关。同时，由于C3在积分阶段已经断开，所以不会加重运算放大器的驱动负担，既不会对其带宽等构成影响。

附图说明

图1为传统的开关电容积分器的示意图

图2为传统的开关电容积分器采样示意图

图3为传统的开关电容积分器的积分示意图

图4为本发明的开关电容积分器的示意图

图5为本发明所采用的开关电容积分器的采样示意图

具体实施方式

如图4所示，该电路中引入了一个额外的电容用于降低采样噪声。在采样阶段，S1，S3，S5闭合，S2，S4断开。如图5所示，额外引入的电容C3与原采样电容并联，实现同样的功能。这样，等效噪声大小变为：

这样通过引入额外的电容C3，等效噪声将减少。减少的程度直接取决于引入电容C3的大小，若C3大小与C1相同，则等效噪声大小将减半。在采样结束时，电容C1上存储的电量为

即并不会受电容C3的影响。在积分阶段，S1，S3，S5断开，S2，S4闭合。此时，C3与电路脱离，并不会对电路造成影响。同时，C1上的电荷将转移至电容C2，积分器输出的电压增加为

与额外引入的电容C3无关。同时，由于C3在积分阶段已经断开，所以不会加重运算放大器的驱动负担，既不会对其带宽等构成影响。因此该技术在有效地降低了噪声的同时，并没有给运放的设计提出额外要求。不会给后继电路带来额外负担。

Claims (3)

1.一种基于开关电容的新型采样电路，该电路通过在采样阶段引入额外的电容，可以有效地降低由于开关等效电阻引入的热噪声，即大幅度提高采样精度。同时在采样阶段断开该电容与电路的联系，使之不会对积分电路造成影响。即不会影响原电路的积分系数。

2.如权利要求1，该电路的特征在于额外的采样电容，该电容与原采样电容在采样阶段进行并联。

3.如权利要求2，该电路的特征在于引入额外的采样电容降低采样噪声，却在积分阶段将其断开，使该电容不会在积分阶段给电路引入额外负担，也不会影响电路的积分系数。。

Images