JP2002503895A - サンプリングノイズを低減するための回路および方法 - Google Patents

Abstract

(57)【要約】 【課題】 空間領域において入力信号をオーバサンプリングすることによりサンプリングノイズを低減するスイッチドキャパシタ回路６０を提供する。 【解決手段】 スイッチドキャパシタ回路６０は５つの積分スイッチ７１，７３，７５，７７，７９を介して一緒に直列に接続された４つのサンプリング容量７２，７４，７６，７８を含む。オーバサンプリングプロセスの各クロックサイクルはサンプリングフェーズと積分フェーズを有する。サンプリングフェーズにおいて、積分スイッチ７１，７３，７５，７７，７９は非導通でありかつサンプリング容量７２，７４，７６，７８は入力信号を８つのサンプリングスイッチ８１，８２，８３，８４，８５，８６，８７，８８を介してサンプリングする。積分フェーズにおいては、サンプリング容量７２，７４，７６，７８に蓄積された電荷は積分器９０に転送される。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】

本発明は、一般的には、信号処理回路に関し、かつより特定的には、スイッチ
ドキャパシタ回路（ｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒ ｃｉｒｃｕｉｔｓ
）に関する。

【０００２】 スイッチドキャパシタ回路は、例えば、ろ波、アナログ−デジタル変換、デジ
タル−アナログ変換、その他のような信号処理の用途に広く使用されている。ス
イッチドキャパシタ回路の性能を劣化させる現象はサンプリングノイズである。
スイッチドキャパシタ回路に小さなキャパシタまたは容量を使用することは該ス
イッチドキャパシタ回路の電力効率および高周波性能を改善する。しかしながら
、サンプリングノイズの大きさは温度に実質的に比例しかつスイッチドキャパシ
タ回路におけるサンプリング容量の容量値に反比例する。したがって、小さな容
量は大きなサンプリングノイズを生じさせる。

【０００３】 サンプリングノイズは入力信号を該入力信号の周波数よりも高い周波数でサン
プリングする、すなわち入力信号を時間領域でオーバサンプリングすることによ
り低減できる。例えば、入力信号は該入力信号のナイキスト周波数よりも２，３
，４，５その他の倍数または係数（ｆａｃｔｏｒ）でより高い周波数でサンプル
することができる。入力信号のナイキスト周波数に対するサンプリング周波数の
比率は伝統的にサンプリングレート（Ｘ）と称される。サンプリングレートが１
より大きい場合、サンプリングはオーバサンプリングと称される。帯域幅が制限
された信号に対しては、サンプリングノイズは実質的にサンプリングレートに反
比例する。したがって、入力信号を４の比率またはレートでサンプリングするこ
とは、すなわち、４Ｘオーバサンプリングは、サンプリングノイズを１のレート
で入力信号をサンプリングすること、すなわち、１Ｘサンプリング、と比較して
ほぼ４の係数で低減する。しかしながら、時間領域におけるオーバサンプリング
は回路の電力消費を増大させる。さらに、サンプリングレートは回路における装
置またはデバイスの高周波特性により決定される上限を有する。

【０００４】 したがって、サンプリングノイズを低減するためのスイッチドキャパシタ回路
および方法を持つことが有利であろう。その回路は簡単であることが望ましい。
また、その回路および方法は電力効率が良いことが望ましい。さらに、その回路
および方法は高周波の用途に使用するのに適していると好都合であろう。

【０００５】 ［図面の簡単な説明］ 一般に、本発明はサンプリングノイズを低減するスイッチドキャパシタ回路お
よび方法を提供する。本発明によれば、サンプリングノイズの低減は空間領域（
ｓｐａｃｅ ｄｏｍａｉｎ）において信号をオーバサンプリングすることにより
達成される。

【０００６】 図１は、本発明の第１の実施形態に係わるスイッチドキャパシタ回路１０の回
路図である。スイッチドキャパシタ回路１０は入力端子１２において入力信号を
受けるよう結合されかつ出力端子１４において出力信号を伝送するよう結合され
ている。基準電圧Ｖ_ＲＥＦ、例えば、グランド電圧、が電源導体１５を介してス
イッチドキャパシタ回路１０に供給される。内部には、スイッチドキャパシタ回
路１０はサンプラ（ｓａｍｐｌｅｒ）２０および積分器（ｉｎｔｅｇｒａｔｏｒ
）４０を含む。

【０００７】 サンプラ２０はサンプリング容量またはキャパシタ２３，２５および２７を含
む。好ましくは、容量２３，２５および２７の容量値またはキャパシタンス値は
お互いに実質的に等しい。サンプラ２０はまたはスイッチ２２，２４，２６，２
８，３３，３４，３５，３６，３７および３８を含み、各スイッチは制御電極お
よび２つの電流導通電極を有する。サンプラ２０においてスイッチ２２，２４，
２６，２８，３３，３４，３５，３６，３７および３８として使用できる装置は
絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴｓ）、金属半導体電界効果トラン
ジスタ（ＭＥＳＦＥＴｓ）、バイポーラトランジスタ、絶縁ゲートバイポーラト
ランジスタ、その他を含む。スイッチ２２，２４，２６，２８，３３，３４，３
５，３６，３７および３８は単一の種類の装置、例えば、ｎチャネルＩＧＦＥＴ
ｓ、あるいはいくつかの種類の装置の組み合わせから構成できる。電界効果トラ
ンジスタ（ＦＥＴ）をスイッチとして使用する場合は、当業者は該ＦＥＴのゲー
ト電極は該スイッチの制御電極として機能し、かつ該ＦＥＴのソースおよびドレ
イン電極は該スイッチの電流導通電極として機能することを理解するであろう。
バイポーラトランジスタをスイッチとして使用する場合は、当業者は該バイポー
ラトランジスタのベース電極は該スイッチの制御電極として機能し、かつ該バイ
ポーラトランジスタのエミッタおよびコレクタ電極は該スイッチの電流導通電極
として機能することを理解するであろう。

【０００８】 容量２３の第１の電極はスイッチ２２を介して導体１５にかつスイッチ３３を
介して入力端子１２に接続されている。容量２３の第２の電極はスイッチ２４を
介して容量２５の第１の電極にかつスイッチ３４を介して導体１５に接続されて
いる。容量２５の第１の電極はまたスイッチ３５を介して入力端子１２に接続さ
れている。容量２５の第２の電極はスイッチ２６を介して容量２７の第１の電極
にかつスイッチ３６を介して導体１５に接続されている。容量２７の第１の電極
はまたスイッチ３７を介して入力端子１２に接続されている。容量２７の第２の
電極はスイッチ２８を介してサンプラ２０のサンプルされた信号を伝送するよう
結合されかつスイッチ３８を介して導体１５に接続されている。スイッチ３３，
３４，３５，３６，３７および３８の制御電極は第１のクロック信号Φ１を受け
るよう結合されている。スイッチ２２，２４，２６および２８の制御電極は第２
のクロック信号Φ２を受けるよう結合されている。

【０００９】 後に説明するように、スイッチ３３，３４，３５，３６，３７および３８はサ
ンプリングフェーズの間に導通する。したがって、それらの制御電極に印加され
る第１のクロック信号Φ１はまたサンプリング信号と称される。これに対し、ス
イッチ２２，２４，２６および２８は積分フェーズの間に導通する。したがって
、それらの制御電極に印加される第２のクロック信号Φ２はまた積分信号と称さ
れる。サンプリング信号Φ１はスイッチ３３，３４，３５，３６，３７および３
８がどのような種類の装置であるかに依存して、電圧信号、電流信号、その他と
することができる。同様に、積分信号Φ２はスイッチ２２，２４，２６および２
８がどのような種類の装置であるかに依存して、電圧信号、電流信号、その他と
することができる。

【００１０】 積分器４０は演算増幅器４２および積分容量４４を含む。演算増幅器４２は基
準電圧Ｖ_ＲＥＦ１を受けるために導体４５に接続された非反転入力、およびサン
プラ２０のサンプルされた信号を受けるためにスイッチ２８を介して容量２７の
第２の電極に接続された反転入力を有する。導体４５における基準電圧Ｖ_{ＲＥＦ １} は導体１５における基準電圧Ｖ_ＲＥＦと同じであってもまたは異なってもよい
。演算増幅器４２の出力はスイッチドキャパシタ回路１０の出力端子１４に接続
されている。容量４４は演算増幅器４２の反転入力と出力との間に接続されてい
る。

【００１１】 動作においては、スイッチドキャパシタ回路１０は入力端子１２における入力
信号をサンプルし、該入力信号を積分し、かつ積分された信号を出力端子１４に
伝送する。クロックサイクルにおいては、サンプリング容量２３，２５および２
７の各々はサンプリングフェーズの間に入力信号をサンプルする。サンプルされ
た信号はサンプリングフェーズに続く積分フェーズの間に積分器４０に転送され
る。サンプリングフェーズの間に、スイッチドキャパシタ回路１０の容量２３，
２５および２７の各々は入力信号を１回サンプリングする。したがって、スイッ
チドキャパシタ回路１０は３Ｘオーバサンプリングを行ないかつ信号対雑音比を
実質的に３の係数で改善する。スイッチ３３，３４，３５，３６，３７および３
８はサンプリングフェーズの間に導通しかつ積分フェーズの間に非導通となる。
したがって、それらはまたサンプリングスイッチとも称される。これに対し、ス
イッチ２２，２４，２６および２８はサンプリングフェーズの間に非導通になり
、かつ積分フェーズの間に導通する。したがって、それらはまた積分スイッチと
称される。スイッチ２２，２４，２６および２８は容量２３，２５および２７と
直列に接続されて交互の積分スイッチおよびサンプリング容量の構成またはパタ
ーンを形成する。スイッチ２２および２８はこの構成の２つのエンドポイントま
たは端点に位置し、かつしたがってエンドポイントスイッチ（ｅｎｄｐｏｉｎｔ
ｓｗｉｔｃｈｅｓ）とも称される。

【００１２】 スイッチドキャパシタ回路１０の構造は図１に示されるものに限られないこと
が理解されるべきである。例えば、別の実施形態では、スイッチドキャパシタ回
路１０は差動入力信号を受けるよう結合される。そのような実施形態では、導体
１５に接続する代わりに、容量２３，２５および２７の第２の電極は、それぞれ
、スイッチ３４，３６および３８を介して差動入力信号の一方の成分または要素
を受けるよう接続される。該差動入力信号の他方の成分または要素は入力端子１
２に印加される。さらに別の実施形態では、容量２３，２５および２７の第２の
電極は、それぞれ、スイッチ３４，３６および３８を介して積分器４０の出力に
結合されたフィードバック回路（図示せず）によって発生されるフィードバック
信号を受けるよう結合される。さらに、スイッチドキャパシタ回路１０は３つの
サンプリング容量、すなわち、容量２３，２５および２７、を有するものに限定
されない。本発明によれば、スイッチドキャパシタ回路１０はスイッチを介して
互いに接続された任意の複数の、例えば、２，４，５，６その他の、サンプリン
グ容量を持つことができる。一般に、スイッチドキャパシタ回路１０のサンプリ
ングレートはその中のサンプリング容量の数に等しくされる。

【００１３】 図２は、本発明に係わるオーバサンプリングプロセスにおいて図１のスイッチ
ドキャパシタ回路１０に印加されるサンプリング信号Φ１および積分信号Φ２の
タイミング図５０を示す。図２は１つのサンプリングフェーズおよび１つの積分
フェーズを含むオーバサンプリングプロセスにおける１クロックサイクルを示し
ている。図２はサンプリングスイッチ３３，３４，３５，３６，３７および３８
と積分スイッチ２２，２４，２６および２８の状態のタイミング関係を示すこと
を意図していることに注目すべきである。例えば、時間ｔ０および時間ｔ１の間
でサンプリング信号Φ１を高レベルまたはハイレベルにかつ積分信号Φ２を低レ
ベルまたはローレベルに描くことにより、図２は時間ｔ０と時間ｔ１の間の時間
インターバルでサンプリングスイッチ３３，３４，３５，３６，３７および３８
が導通しかつ積分スイッチ２２，２４，２６および２８が非導通であることを示
すことを意図している。ここで使用される、クロック信号Φ１およびΦ２は電圧
信号、電流信号、その他とすることができる。サンプリングスイッチの制御電極
に印加される信号はお互いに同じであるものに限定されないことに注目すべきで
ある。例えば、もしスイッチ３３，３４および３５が、それぞれ、ＮＰＮバイポ
ーラトランジスタ、ｐチャネルＦＥＴ、およびｎチャネルＦＥＴであれば、スイ
ッチ３３，３４および３５の制御電極に印加される信号は、時間ｔ０および時間
ｔ１の間で、それぞれ、電流信号、低電圧信号、および高電圧信号となる。さら
に、もしあるサンプリングスイッチ、例えば、スイッチ３６がｐチャネルＦＥＴ
とｎチャネルＦＥＴからなる２トランジスタパスゲートまたは転送ゲートを含ん
でおれば、該サンプリングスイッチに印加される信号は該サンプリングスイッチ
をオンに切り換えるためにｐチャネルＦＥＴのゲートに印加される低電圧信号と
ｎチャネルＦＥＴのゲートに印加される高電圧信号を含むべきである。同様に、
積分スイッチの制御電極に印加される信号もお互いに同じであることに限定され
ない。

【００１４】 サンプリングフェーズは時刻ｔ０においてサンプリング信号Φ１が高レベルに
切り換わりかつ積分信号Φ２が低レベルにある場合にスタートする。スイッチ２
２，２４，２６および２８は非導通でありかつ容量２３，２５および２７はお互
いから電気的に分離されている。スイッチ３３，３４，３５，３６，３７および
３８はオンに切り換えられかつ導通している。容量２３は、それぞれ、スイッチ
３３および３４を介して入力端子１２と導体１２との間に結合される。入力信号
Ｖ_ｉｎが容量２３の両端に印加される。同様に、容量２５は、それぞれ、スイッ
チ３５および３６を介して入力端子１２と導体１５との間に結合され、かつ入力
信号Ｖ_ｉｎが容量２５にわたり印加される。さらに、容量２７が、それぞれ、ス
イッチ３７および３８を介して入力端子１２と導体１５との間に結合され、かつ
入力信号Ｖ_ｉｎが容量２７にわたり印加される。入力信号Ｖ_ｉｎはサンプリング
容量２３，２５および２７を充電する。したがって、サンプリング容量２３，２
５および２７の各々は入力信号をサンプルする。容量２３，２５および２７の各
々に蓄積された電荷は入力信号電圧Ｖ_ｉｎと各々の容量２３，２５および２７の
容量すなわちキャパシタンスを乗算したものに実質的に等しくなる。

【００１５】 時間ｔ１において、サンプリング信号Φ１は低レベルに切り換わりかつ積分信
号Φ２は低レベルに留まっている。スイッチ２２，２４，２６および２８は非導
通に留まっている。スイッチ３３，３４，３５，３６，３７および３８はオフに
切り換わり、容量２３，２５および２７を入力端子１２および導体１５から切り
離し、それによってサンプリングフェーズを終了させる。容量２３，２５および
２７はお互いからおよび印加された電圧信号から電気的に分離または隔離される
。

【００１６】 積分フェーズは時間ｔ２でスタートし、該時間ｔ２においてはサンプリング信
号Φ１は低レベルに留まっておりかつ積分信号Φ２は高レベルに切り換わる。ス
イッチ３３，３４，３５，３６，３７および３８は非導通に留まっている。スイ
ッチ２２，２４，２６および２８はオンに切り換わり、かつ導通する。容量２３
，２５および２７は導体１５と演算増幅器４２の反転入力との間に直列に接続さ
れる。時間ｔ２の直後に、もしＶ_ＲＥＦ１が実質的にＶ_ＲＥＦに等しければ、一
時的にサンプルされた入力信号電圧Ｖ_ｉｎの３倍の負の値に実質的に等しくなる
（−３Ｖ_ｉｎ）。そうでない場合は、演算増幅器４２の反転入力における電圧に
直流（ＤＣ）電圧のオフセットが存在する。その後、演算増幅器４２はその反転
入力の電圧を導体４５における基準電圧Ｖ_ＲＥＦ１へとドライブし、サンプリン
グ容量２３，２５および２７に蓄積された電荷が積分容量４４に転送されるよう
にする。容量４４に転送された電荷は時間ｔ２の前に既に容量４４に存在する電
荷に加えられることに注目すべきである。

【００１７】 時間ｔ２において、サンプリング信号Φ１は低レベルに留まっておりかつ積分
信号Φ２は低レベルへと切り換わる。スイッチ３３，３４，３５，３６，３７お
よび３８は非導通に留まっている。スイッチ２２，２４，２６および２８はオフ
に切り換わり、積分フェーズおよび電流クロックサイクルを終了する。容量２３
，２５および２７はお互いからおよび印加された電圧信号から電気的に分離され
る。スイッチドキャパシタ回路１０は次のクロックサイクルにおいて入力端子１
２の入力信号をサンプルする用意ができる。

【００１８】 容量２３，２５および２７は積分フェーズにおいて導体１５と演算増幅器４２
の反転入力との間に直列に接続されるから、積分容量４４に転送される電荷の量
は実質的に時間ｔ２の前に容量２３，２５および２７に蓄積された電荷の平均に
等しい。したがって、積分容量４４に転送された電荷は容量２３，２５および２
７によってサンプルされた入力信号の３つのサンプルの平均値を表わす。したが
って、スイッチドキャパシタ回路１０は入力端子１２における入力信号の３Ｘオ
ーバサンプリングを達成する。この３Ｘオーバサンプリングは３の係数でスイッ
チドキャパシタ回路１０のサンプリングノイズを効果的に低減する。サンプリン
グ容量２３，２５および２７に換えて１つのサンプリング回路のみを有する従来
技術のスイッチドキャパシタ回路においては、サンプリングノイズの低減は入力
信号をより高い周波数でサンプリングすることにより達成される。スイッチドキ
ャパシタ回路１０は３つのサンプリング容量２３，２５および２７を使用してサ
ンプリング周波数を増大することなく入力信号をオーバサンプルする。このオー
バサンプリング機構は空間領域（ｓｐａｃｅ ｄｏｍａｉｎ）におけるオーバサ
ンプリングと称される。

【００１９】 図３は、本発明の第２の実施形態に係わるスイッチドキャパシタ回路６０の回
路図である。スイッチドキャパシタ回路６０は１対の入力端子６１および６２を
介して差動入力信号を受けるよう結合され、かつ１対の出力端子６３および６４
を介して差動出力信号を伝送するよう結合されている。例えばグランド電圧のよ
うな基準信号が電源導体６５を介してスイッチドキャパシタ回路６０に供給され
る。内部的には、スイッチドキャパシタ回路６０はサンプラ７０および積分器９
０を含む。

【００２０】 サンプラ７０はサンプリング容量７２，７４，７６および７８を含む。好まし
くは、容量７２，７４，７６および７８の容量値またはキャパシタンス値はお互
いに実質的に等しくされる。サンプラ７０はまた、各々制御電極および２つの電
流導通電極を有する、スイッチ７１，７３，７５，７７，７９，８１，８２，８
４，８５，８６，８７および８８を含む。図１に示されるスイッチドキャパシタ
回路１０のスイッチ２２，２４，２６および２８のように、スイッチ７１，７３
，７５，７７および７９もまた積分スイッチと称される。スイッチ７１，７３，
７５，７７および７９は容量７２，７４，７６および７８と直列に接続されて交
互の積分スイッチおよびサンプリング容量の構成またはパターンを形成している
。図１のスイッチドキャパシタ回路１０のスイッチ３３，３４，３５，３６，３
７および３８と同様に、スイッチ８１，８２，８３，８４，８５，８６，８７お
よび８８もまたサンプリングスイッチと称される。サンプラ７０にスイッチ７１
，７３，７５，７７，７９，８１，８２，８３，８４，８５，８６，８７および
８８として使用できる装置またはデバイスはＩＧＦＥＴｓ、ＭＥＳＦＥＴｓ、バ
イポーラトランジスタ、絶縁ゲートバイポーラトランジスタ、その他を含む。

【００２１】 容量７２の第１の電極はスイッチ８１を介して導体６５に接続されている。容
量７２の第２の電極はスイッチ７３を介して容量７４の第１の電極にかつスイッ
チ８２を介して入力端子６１に接続されている。容量７４の第１の電極もまたス
イッチ８３を介して入力端子６２に接続されている。容量７４の第２の電極はス
イッチ７５を介して容量７６の第１の電極にかつスイッチ８４を介して入力端子
６１に接続されている。容量７６の第１の電極はまたスイッチ８５を介して入力
端子６２に接続されている。容量７６の第２の電極はスイッチ７７を介して容量
７８の第１の電極にかつスイッチ８６を介して入力端子６１に接続されている。
容量７８の第１の電極はまたスイッチ８７を介して入力端子６２に接続されてい
る。容量７８の第２の電極はスイッチ８８を介して導体６５に接続されている。
スイッチ８１，８２，８３，８４，８５，８６，８７および８８の制御電極はサ
ンプリング信号Φ１を受けるよう結合されている。スイッチ７１，７３，７５，
７７および７９の制御電極は積分信号Φ２を受けるよう結合されている。

【００２２】 積分器９０は演算増幅器９２および積分容量９３および９４を含む。好ましく
は、積分容量９３および９４の静電容量値またはキャパシタンス値は実質的に互
いに等しくされる。演算増幅器９２はスイッチ７１を介して容量７２の第１の電
極に接続された非反転入力、スイッチ７９を介して容量７８の第２の電極に接続
された反転入力、出力端子６３に接続された非反転出力、および出力端子６４に
接続された反転出力を有する。容量９３は演算増幅器９２の非反転入力に接続さ
れた１つの電極、および演算増幅器９２の反転出力に接続された他の電極を有す
る。容量９４は演算増幅器９２の反転入力に接続された１つの電極および演算増
幅器９２の非反転出力に接続された他の電極を有する。

【００２３】 スイッチドキャパシタ回路６０の構造は図３に示されたものに限定されないこ
とを理解すべきである。例えば、別の実施形態では、スイッチドキャパシタ回路
６０は、それぞれ、スイッチ８２，８４および８６を介して容量７２，７４およ
び７６の第２の電極に印加されるシングルエンデッド入力信号を受けるよう結合
され、かつ容量７４，７６および７８の第１の電極は、それぞれ、スイッチ８３
，８５および８７を介して積分器９０の出力に接続されたフィードバック回路（
図示せず）によって発生されるフィードバック信号を受けるよう結合される。さ
らに、スイッチドキャパシタ回路６０は４つのサンプリング容量、すなわち、容
量７２，７４，７６および７８を有することに限定されない。本発明によれば、
スイッチドキャパシタ回路６０のサンプリング容量の数は任意の複数の数、例え
ば、２，３，５，６，７その他、とすることができる。

【００２４】 動作においては、スイッチドキャパシタ回路６０は入力端子６１および６２に
おける差動入力信号をサンプルし、該差動入力信号を積分し、かつ積分された信
号を出力端子６３および６４に伝送する。スイッチドキャパシタ回路６０は図２
のタイミング図５０に示されるサンプリング信号Φ１および積分信号Φ２によっ
て動作することができる。前に述べたように、図２はサンプリングフェーズと積
分フェーズを含む１クロックサイクルを示している。

【００２５】 サンプリングフェーズは時間ｔ０で開始し、該時間ｔ０においてサンプリング
信号Φ１が高レベルに切り換わりかつ積分信号Φ２は低レベルになっている。ス
イッチ７１，７３，７５，７７および７９は非導通でありかつ容量７２，７４，
７６および７８はお互いから電気的に分離されている。スイッチ８１，８２，８
３，８４，８５，８６，８７および８８はオンに切り換えられかつ導通する。容
量７２は、それぞれ、スイッチ８２および８１を介して入力端子６１および導体
６５の間に接続されている。容量７２の両端の電圧は実質的に入力信号の第１の
成分または要素の電圧レベル、例えば、Ｖ_ｉｎ１と基準電圧レベル、例えば、グ
ランド電圧との間の差に等しい。容量７４は、それぞれ、スイッチ８４および８
３を介して入力端子６１および６２の間に接続されている。容量７４の両端の電
圧は実質的に前記Ｖ_ｉｎ１と入力信号の第２の成分または要素の電圧レベル、例
えば、Ｖ_ｉｎ２との間の差に等しい。容量７６は、それぞれ、スイッチ８６およ
び８５を介して入力端子６１および６２の間に接続されている。容量７６の両端
の電圧は実質的に前記Ｖ_ｉｎ１と前記Ｖ_ｉｎ２との間の差に等しい。容量７８は
、それぞれ、スイッチ８８および８７を介して導体６５と入力端子６２との間に
接続されている。容量７８の両端の電圧は実質的にグランド電圧とＶ_ｉｎ２との
間の差に等しい。したがって、サンプリング容量７２は入力信号の第１の成分を
サンプルし、サンプリング容量７４および７６の各々は入力信号の第１および第
２の成分の双方をサンプルし、かつサンプリング容量７６は入力信号の第２の成
分をサンプルする。

【００２６】 時間ｔ１において、サンプリング信号Φ１は低レベルに切り換わりかつ積分信
号Φ２は低レベルに留まっている。スイッチ７１，７３，７５，７７および７９
は非導通に留まっている。スイッチ８１，８２，８３，８４，８５，８６，８７
および８８はオフに切り換わり、容量７２，７４，７６および７８をそれぞれ印
加された電圧信号から切り離し、それによってサンプリングフェーズを終了する
。容量７２，７４，７６および７８はお互いからかつ印加された電圧信号から電
気的に分離されまたは隔離される。

【００２７】 積分フェーズは時間ｔ２で開始し、該時間ｔ２においてはサンプリング信号Φ
１が低レベルに留まっておりかつ積分信号Φ２が高レベルに切り換わる。スイッ
チ８１，８２，８３，８４，８５，８６，８７および８８は非導通に留まってい
る。スイッチ７１，７３，７５，７７および７９はオンに切り換えられる。容量
７２，７４，７６および７８は演算増幅器９２の反転および非反転入力の間に直
列に接続されている。時間ｔ２の直後に、演算増幅器９２の反転および非反転入
力の間の電圧差は一時的に前記サンプルされた入力信号の第１および第２の成分
の間の電圧差の３倍、すなわち、３（Ｖ_ｉｎ１−Ｖ_ｉｎ２）、に等しくなる。演
算増幅器９２はその非反転および反転入力の間の電圧差を実質的にゼロへと駆動
し、サンプリング容量７２，７４，７６および７８に蓄積された電荷が積分容量
９３および９４に転送されるようにする。

【００２８】 もし電圧（Ｖ_ｉｎ１−Ｖ_ｉｎ２）が正であれば、非反転入力は始めは反転入力
よりも低い電圧レベルにある。負の電荷がスイッチ７１を介して積分容量９３に
転送されかつ正の電荷がスイッチ７９を介して積分容量９４に転送される。この
電荷の転送プロセスは出力端子６３における電圧レベルを上昇させかつ出力端子
６４における電圧レベルを低下させる。もし電圧（Ｖ_ｉｎ１−Ｖ_ｉｎ２）が負で
あれば、非反転入力は始めは反転入力よりも高い電圧レベルにある。正の電荷が
スイッチ７１を介して積分容量９３に転送されかつ負の電荷がスイッチ７９を介
して積分容量９４に転送される。この電荷転送プロセスは出力端子６３における
電圧レベルを低下させかつ出力端子６４における電圧レベルを上昇させる。した
がって、差動出力信号が出力端子６３および６４に伝送される。容量９３および
９４に転送された電荷は時間ｔ２の前に、それぞれ、容量９３および９４に既に
存在しているかもしれない電荷に加えられることに注目すべきである。

【００２９】 時間ｔ３において、サンプリング信号Φ１は低レベルに留まっておりかつ積分
信号Φ２は低レベルへと切り換わる。スイッチ８１，８２，８３，８４，８５，
８６，８７および８８は非導通に留まっている。スイッチ７１，７３，７５，７
７および７９はオフに切り換えられ、積分フェーズおよび現在のクロックサイク
ルを終了する。容量７２，７４，７６および７８はお互いからかつ印加された電
圧信号から電気的に分離される。スイッチドキャパシタ回路６０は次のクロック
サイクルにおいて入力端子６１および６２における入力信号をサンプルする用意
ができている。

【００３０】 スイッチドキャパシタ回路６０はサンプリング周波数を増大することなく空間
領域において４Ｘオーバサンプリングを行なうために４つのサンプリング容量７
２，７４，７６および７８を使用する。積分フェーズの間は、容量７２，７４，
７６および７８にわたる初期電圧は３（Ｖ_ｉｎ１−Ｖ_ｉｎ２）である。したがっ
て、入力電圧信号は３／４の係数でスケーリングされる（ｓｃａｌｅｄ）。伝統
的なスイッチドキャパシタ回路と比較して、スイッチドキャパシタ回路６０の信
号対雑音比は４Ｘ（３／４）^２、すなわち、９／４、の係数で改善される。スイ
ッチドキャパシタ回路６０のものと同様の構造を有するがＮのサンプリング容量
を有するスイッチドキャパシタ回路は一般にサンプリングノイズを（Ｎ−１）^２ ／Ｎの係数で低減することになる。

【００３１】 図４は、本発明の第３の実施形態に係わるスイッチドキャパシタ回路１１０の
回路図である。スイッチドキャパシタ回路１１０は１対の入力端子１１１および
１１２を介して差動入力信号を受けるよう結合され、かつ１対の出力端子１１３
および１１４を介して差動出力信号を伝送するよう結合されている。基準信号Ｖ _ＲＥＦ ，Ｖ_ＲＥＦ１およびＶ_ＲＥＦ２は、それぞれ、電圧供給導体１１５，１１
８および１１９を介してスイッチドキャパシタ回路１１０に供給される。基準電
圧信号Ｖ_ＲＥＦ，Ｖ_ＲＥＦ１およびＶ_ＲＥＦ２はお互いに異なってもよく、ある
いは実質的に互いに等しくてもよい。内部的には、スイッチドキャパシタ回路１
１０はサンプラ１２０および積分器１６０を含む。

【００３２】 サンプラ１２０はサンプリング容量１２２，１２４，１２６および１２８、そ
してスイッチ１２１，１２３，１２５，１２７，１２９，１３１，１３２，１３
３，１３４，１３５，１３６，１３７および１３８を含む。好ましくは、容量１
２２，１２４，１２６および１２８の静電容量値またはキャパシタンス値はお互
いに実質的に等しくされる。容量１２２の第１の電極はスイッチ１２１を介して
導体１１５に接続されかつスイッチ１３１を介して入力端子１１１に接続されて
いる。容量１２２の第２の電極はスイッチ１２３を介して容量１２４の第１の電
極にかつスイッチ１３２を介して導体１１８に接続されている。容量１２４の第
１の電極はまたスイッチ１３３を介して入力端子１１１に接続されている。容量
１２４の第２の電極はスイッチ１２５を介して容量１２６の第１の電極に、かつ
スイッチ１３４を介して導体１１８に接続されている。容量１２６の第１の電極
もまたスイッチ１３５を介して入力端子１１１に接続されている。容量１２６の
第２の電極はスイッチ１２７を介して容量１２８の第１の電極に、かつスイッチ
１３６を介して導体１１８に接続されている。容量１２８の第１の電極もまたス
イッチ１３７を介して入力端子１１１に接続されている。容量１２８の第２の電
極はスイッチ１２９を介してサンプラ１２０の第１のサンプルされた信号を伝送
するよう結合され、かつスイッチ１３８を介して導体１１８に接続されている。
スイッチ１３１，１３２，１３３，１３４，１３５，１３６，１３７および１３
８の制御電極はサンプリング信号Φ１を受けるよう接続されている。スイッチ１
２１，１２３，１２５，１２７および１２９の制御電極は積分信号Φ２を受ける
よう接続されている。

【００３３】 サンプラ１２０はまたサンプリング容量１４２，１４４，１４６および１４８
、およびスイッチ１４１，１４３，１４５，１４７，１４９，１５１，１５２，
１５３，１５４，１５５，１５６，１５７および１５８を含む。好ましくは、容
量１４２，１４４，１４６および１４８の容量値は実質的にお互いに等しくかつ
容量１２２，１２４，１２６および１２８の容量値に等しくされる。容量１４２
の第１の電極はスイッチ１４１を介して導体１１５に、かつスイッチ１５１を介
して入力端子１１２に接続されている。容量１４２の第２の電極はスイッチ１４
３を介して容量１４４の第１の電極に、かつスイッチ１５２を介して導体１１９
に接続されている。容量１４４の第１の電極はまたスイッチ１５３を介して入力
端子１１２に接続されている。容量１４４の第２の電極はスイッチ１４５を介し
て容量１４６の第１の電極に、かつスイッチ１５４を介して導体１１９に接続さ
れている。容量１４６の第１の電極はまたスイッチ１５５を介して入力端子１１
２に接続されている。容量１４６の第２の電極はスイッチ１４７を介して容量１
４８の第１の電極に、かつスイッチ１５６を介して導体１１９に接続されている
。容量１４８の第１の電極はまたスイッチ１５７を介して入力端子１１２に接続
されている。容量１４８の第２の電極はスイッチ１４９を介してサンプラ１２０
の第２のサンプルされた信号を伝送するよう結合され、かつスイッチ１５８を介
して導体１１９に接続されている。スイッチ１５１，１５２，１５３，１５４，
１５５，１５６，１５７および１５８の制御電極はサンプリング信号Φ１を受け
るよう接続されている。スイッチ１４１，１４３，１４５，１４７および１４９
の制御電極は積分信号Φ２を受けるよう接続されている。

【００３４】 スイッチ１２１，１２３，１２５，１２７，１２９，１３１，１３２，１３３
，１３４，１３５，１３６，１３７，１３８，１４１，１４３，１４５，１４７
，１４９，１５１，１５２，１５３，１５４，１５５，１５６，１５７および１
５８として使用することができる装置またはデバイスはＩＧＦＥＴｓ、ＭＥＳＦ
ＥＴｓ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタその他を
含む。図１に示されるスイッチドキャパシタ回路１０のスイッチ２２，２４，２
６および２８と同様に、スイッチ１２１，１２３，１２５，１２７，１２９，１
４１，１４３，１４５，１４７および１４９もまた積分スイッチと称される。ス
イッチ１２１，１２３，１２５，１２７および１２９は容量１２２，１２４，１
２６および１２８と直列に接続されて交互の積分スイッチおよびサンプリング容
量の第１の構成または配列を形成する。スイッチ１４１，１４３，１４５，１４
７および１４９は容量１４２，１４４，１４６および１４８と直列に接続されて
交互の積分スイッチおよびサンプリング容量の第２の構成または配列を形成する
。図１に示されるスイッチドキャパシタ回路１０のスイッチ３３，３４，３５，
３６，３７および３８と同様に、スイッチ１３１，１３２，１３３，１３４，１
３５，１３６，１３７，１３８，１５１，１５２，１５３，１５４，１５５，１
５６，１５７および１５８もまたサンプリングスイッチと称される。

【００３５】 積分器１６０は演算増幅器１６２、および積分容量１６３および１６４を含む
。好ましくは、積分容量１６３および１６４の静電容量値またはキャパシタンス
値は実質的に互いに等しくされる。演算増幅器１６２はスイッチ１２９を介して
容量１２８の第２の電極に接続された非反転入力、およびスイッチ１４９を介し
て容量１４８の第２の電極に接続された反転入力を有する。演算増幅器１６２は
また、それぞれ、出力端子１１３および１１４に接続された非反転出力および反
転出力を有する。容量１６３は演算増幅器１６２の非反転入力に接続された１つ
の電極および演算増幅器１６２の反転出力に接続された他の電極を有する。容量
１６４は演算増幅器１６２の反転入力に接続された１つの電極および演算増幅器
１６２の非反転出力に接続された他の電極を有する。

【００３６】 スイッチドキャパシタ回路１１０の構造は図４に示されたものに限定されない
ことが理解されるべきである。例えば、別の実施形態では、容量１２２，１２４
，１２６，１２８，１４２，１４４，１４６および１４８の第２の電極が、それ
ぞれ、スイッチ１３２，１３４，１３６，１３８，１５２，１５４，１５６およ
び１５８を介して、積分器１６０の出力に接続されたフィードバック回路（図示
せず）によって発生されるフィードバック信号を受けるよう結合される。さらに
、スイッチドキャパシタ回路１１０は８個のサンプリング容量、すなわち、容量
１２２，１２４，１２６，１２８，１４２，１４４，１４６および１４８、を有
することに限定されない。本発明によれば、スイッチドキャパシタ回路１１０に
おけるサンプリング容量の数は２より大きな任意の偶数、例えば、４，６，１０
，１２，１４その他、とすることができる。一般に、スイッチドキャパシタ回路
１１０のサンプリングレートはその中のサンプリング容量の数を２で割ったもの
に等しい。

【００３７】 動作においては、スイッチドキャパシタ回路１１０は入力端子１１１および１
１２における差動入力信号をサンプルし、該差動入力信号を積分し、かつ積分さ
れた信号を出力端子１１３および１１４に伝送する。スイッチドキャパシタ回路
１１０は図２のタイミング図５０に示されるサンプリング信号Φ１および積分信
号Φ２によって動作することができる。上に述べたように、図２は１つのサンプ
リングフェーズおよび１つの積分フェーズを含む１クロックサイクルを示してい
る。

【００３８】 サンプリングフェーズは時間ｔ０で開始し、該時間ｔ０においてサンプリング
信号Φ１が高レベルに切り換わりかつ積分信号Φ２は低レベルになっている。ス
イッチ１２１，１２３，１２５，１２７および１２９は非導通でありかつ容量１
２２，１２４，１２６および１２８はお互いに電気的に分離されている。スイッ
チ１３１，１３２，１３３，１３４，１３５，１３６，１３７および１３８はオ
ンに切り換えられかつ導通する。容量１２２，１２４，１２６および１２８の各
々はそれぞれのスイッチを介して入力端子１１１と導体１１８の間に接続されて
いる。容量１２２，１２４，１２６および１２８の各々にわたる電圧は実質的に
入力信号の第１の成分の電圧レベル、例えば、Ｖ_ｉｎ１、と基準電圧Ｖ_ＲＥＦ１ との間の差に等しい。したがって、サンプリング容量１２２，１２４，１２６お
よび１２８の各々はサンプリングフェーズの間に入力信号を１回サンプルする。
同様に、スイッチ１４１，１４３，１４５，１４７および１４９は非導通であり
かつ容量１４２，１４４，１４６および１４８はお互いに電気的に分離されてい
る。スイッチ１５１，１５２，１５３，１５４，１５５，１５６，１５７および
１５８はオンに切り換わりかつ導通する。容量１４２，１４４，１４６および１
４８の各々はそれぞれのスイッチを介して入力端子１１２と導体１１９の間に接
続されている。容量１４２，１４４，１４６および１４８の各々にわたる電圧は
入力信号の第２の成分の電圧レベル、例えば、Ｖ_ｉｎ２、と基準電圧Ｖ_ＲＥＦ２ との間の差に実質的に等しくなる。したがって、サンプリング容量１４２，１４
４，１４６および１４８の各々はサンプリングフェーズの間に入力信号の第２の
成分を１回サンプルする。

【００３９】 時間ｔ１において、サンプリング信号Φ１は低レベルに切り換わりかつ積分信
号Φ２は低レベルに留まっている。スイッチ１２１，１２３，１２５，１２７，
１２９，１４１，１４３，１４５，１４７および１４９は非導通に留まっている
。スイッチ１３１，１３２，１３３，１３４，１３５，１３６，１３７，１３８
，１５１，１５２，１５３，１５４，１５５，１５６，１５７および１５８はオ
フに切り換わり、容量１２２，１２４，１２６，１２８，１４２，１４４，１４
６および１４８をそれぞれの印加された電圧信号から切り離し、それによってサ
ンプリングフェーズを終了する。容量１２２，１２４，１２６，１２８，１４２
，１４４，１４６および１４８はお互いからかつ印加された電圧信号から電気的
に分離される。

【００４０】 積分フェーズは時間ｔ２で開始し、該時間ｔ２においてサンプリング信号Φ１
は低レベルに留まっておりかつ積分信号Φ２は高レベルに切り換わる。スイッチ
１３１，１３２，１３３，１３４，１３５，１３６，１３７，１３８，１５１，
１５２，１５３，１５４，１５５，１５６，１５７および１５８は非導通に留ま
っている。スイッチ１２１，１２３，１２５，１２７，１２９，１４１，１４３
，１４５，１４７および１４９はオンに切り換わりかつ導通する。容量１２２，
１２４，１２６および１２８は導体１１５と演算増幅器１６２の非反転入力との
間に直列に接続されている。時間ｔ２の直後に、演算増幅器１６２の非反転入力
の電圧レベルは、もしＶ_ＲＥＦ１が実質的にＶ_ＲＥＦに等しければ、一時的に前
記サンプルされた入力信号の第１の成分と導体１１８における第１の基準信号と
の電圧差の４倍の負の値、すなわち、−４（Ｖ_ｉｎ１−Ｖ_ＲＥＦ１）に実質的に
等しくなる。そうでない場合は、演算増幅器１６２の非反転入力における電圧に
ＤＣ電圧オフセットが存在する。演算増幅器１６２はその非反転入力の電圧レベ
ルをグランド電圧に駆動し、サンプリング容量１２２，１２４，１２６および１
２８に蓄積された電荷が積分容量１６３に転送されるようにする。積分容量１６
３に転送される電荷の量は時間ｔ２の前に容量１２２，１２４，１２６および１
２８に蓄積された電荷の平均に実質的に等しくなる。したがって、積分容量１６
３に転送される電荷は入力信号の第１の成分の４つのサンプルの平均値を表わす
。同様に、容量１４２，１４４，１４６および１４８は導体１１５と演算増幅器
１６２の反転入力との間に直列に接続され、演算増幅器１６２の反転入力の電圧
レベルは、もしＶ_ＲＥＦ２が実質的にＶ_ＲＥＦに等しければ、一時的にサンプル
された入力信号の第２の成分と導体１１９における第２の基準信号との電圧差の
４倍の負の値、すなわち、−４（Ｖ_ｉｎ２−Ｖ_ＲＥＦ２）に実質的に等しくなる
。そうでない場合は、演算増幅器１６２の反転入力における電圧にＤＣ電圧オフ
セットが生じる。演算増幅器１６２はその反転入力の電圧レベルをグランド電圧
に駆動し、サンプリング容量１４２，１４４，１４６および１４８に蓄積された
電荷が積分容量１６４に転送されるようにする。積分容量１６４に転送される電
荷の量は時間ｔ２の前に容量１４２，１４４，１４６および１４８に蓄積された
電荷の平均値に実質的に等しくなる。したがって、積分容量１６４に転送される
電荷は入力信号の第２の成分の４つのサンプルの平均値を表わす。したがって、
スイッチドキャパシタ回路１１０は入力信号の４Ｘオーバサンプリングを達成す
る。容量１６３および１６４に転送される電荷は、それぞれ、時間ｔ２の前に既
に容量１６３および１６４に存在する電荷に加えられることに注目すべきである
。

【００４１】 時間ｔ３において、サンプリング信号Φ１は低レベルに留まっておりかつ積分
信号Φ２は低レベルに切り換わる。スイッチ１３１，１３２，１３３，１３４，
１３５，１３６，１３７，１３８，１５１，１５２，１５３，１５４，１５５，
１５６，１５７および１５８は非導通に留まっている。スイッチ１２１，１２３
，１２５，１２７，１２９，１４１，１４３，１４５，１４７および１４９はオ
フに切り換わり、積分フェーズおよび現在のクロックサイクルを終了する。容量
１２２，１２４，１２６，１２８，１４２，１４４，１４６および１４８はお互
いからかつ印加された電圧信号から電気的に分離される。スイッチドキャパシタ
回路１１０は引き続くクロックサイクルにおいて入力端子１１１および１１２の
入力信号をサンプルする用意ができている。上で述べたように、スイッチドキャ
パシタ回路１１０は入力端子１１１および１１２における入力信号の４Ｘオーバ
サンプリングを行なう。スイッチドキャパシタ回路１１０は８個のサンプリング
容量１２２，１２４，１２６，１２８，１４２，１４４，１４６および１４８を
使用してサンプリング周波数を増大することなく空間領域において入力信号をオ
ーバサンプルする。４Ｘオーバサンプリングはスイッチドキャパシタ回路１１０
のサンプリングノイズを４の係数で効果的に低減する。

【００４２】 図５は、本発明の第４の実施形態に係るスイッチドキャパシタ回路２１０の回
路図である。スイッチドキャパシタ回路２１０は１対の入力端子２１１および２
１２を介して差動入力信号を受けるよう結合されかつ１対の出力端子２１３およ
び２１４を介して差動出力信号を伝送するよう結合されている。基準信号Ｖ_{ＲＥ Ｆ} ，Ｖ_ＲＥＦ１およびＶ_ＲＥＦ２が、それぞれ、電源供給導体２１５，２１８お
よび２１９を介してスイッチドキャパシタ回路２１０に供給される。基準電圧信
号Ｖ_ＲＥＦ，Ｖ_ＲＥＦ１およびＶ_ＲＥＦ２はお互いと異なっていてもあるいは実
質的に互いに等しくてもよい。内部的には、スイッチドキャパシタ回路２１０は
サンプラ２２０および積分器２６０を含む。

【００４３】 サンプラ２２０はサンプリング容量２２２，２２４，２２６，２２８，２４２
，２４４，２４６および２４８を含む。好ましくは、容量２２２，２２４，２２
６，２２８，２４２，２４４，２４６および２４８の静電容量またはキャパシタ
ンス値は実質的に互いに等しい。サンプラ２２０はまたスイッチ２２１，２２３
，２２５，２２７，２２９，２３１，２３２，２３３，２３４，２３５，２３６
，２３７，２３８，２４１，２４３，２４５，２４７，２４９，２５１，２５２
，２５３，２５４，２５５，２５６，２５７および２５８を含み、各々のスイッ
チは制御電極および２つの電流導通電極を有する。スイッチ２３１，２３２，２
３３，２３４，２３５，２３６，２３７，２３８，２５１，２５２，２５３，２
５４，２５５，２５６，２５７および２５８の制御電極はサンプリング信号Φ１
を受けるよう結合されている。スイッチ２２１，２２３，２２５，２２７，２２
９，２４１，２４３，２４５，２４７および２４９の制御電極は積分信号Φ２を
受けるよう結合されている。

【００４４】 容量２２２の第１の電極は並列に接続されたスイッチ２２１および２３１を介
して導体２１５に接続されている。容量２２２の第２の電極はスイッチ２２３を
介して容量２２４の第１の電極に、かつスイッチ２３２を介して導体２１８に接
続されている。容量２２４の第１の電極はまたスイッチ２３３を介して入力端子
２１１に接続されている。容量２２４の第２の電極はスイッチ２２５を介して容
量２２６の第１の電極に、かつスイッチ２３４を介して導体２１８に接続されて
いる。容量２２６の第１の電極はまたスイッチ２３５を介して入力端子２１１に
接続されている。容量２２６の第２の電極はスイッチ２２７を介して容量２２８
の第１の電極にかつスイッチ２３６を介して導体２１８に接続されている。容量
２２８の第１の電極はまたスイッチ２３７を介して入力端子２１１に接続されて
いる。容量２２８の第２の電極はスイッチ２２９を介してサンプラ２２０の第１
のサンプルされた信号を伝送するよう結合されかつスイッチ２３８を介して導体
２１８に接続されている。

【００４５】 容量２４２の第１の電極は並列に接続されたスイッチ２４１および２５１を介
して導体２１５に接続されている。容量２４２の第２の電極はスイッチ２４３を
介して容量２４４の第１の電極にかつスイッチ２５２を介して導体２１９に接続
されている。容量２４４の第１の電極はまたスイッチ２５３を介して第１の入力
端子２１２に接続されている。容量２４４の第２の電極はスイッチ２４５を介し
て容量２４６の第１の電極にかつスイッチ２５４を介して導体２１９に接続され
ている。容量２４６の第１の電極はまたスイッチ２５５を介して入力端子２１２
に接続されている。容量２４６の第２の電極はスイッチ２４７を介して容量２４
８の第１の電極に接続され、かつスイッチ２５６を介して導体２１９に接続され
ている。容量２４８の第１の電極はまたスイッチ２５７を介して入力端子２１２
に接続されている。容量２４８の第２の電極はスイッチ２４９を介してサンプラ
２２０の第２のサンプルされた信号を伝送するよう結合され、かつスイッチ２５
８を介して導体２１９に接続されている。

【００４６】 スイッチ２２１，２２３，２２５，２２７，２２９，２３１，２３２，２３３
，２３４，２３５，２３６，２３７，２３８，２４１，２４３，２４５，２４７
，２４９，２５１，２５２，２５３，２５４，２５５，２５６，２５７および２
５８として使用できる装置またはデバイスはＩＧＦＥＴｓ、ＭＥＳＦＥＴｓ、バ
イポーラトランジスタ、絶縁ゲートバイポーラトランジスタ、その他を含む。図
１に示されるスイッチドキャパシタ回路１０のスイッチ２２，２４，２６および
２８と同様に、スイッチ２２１，２２３，２２５，２２７，２２９，２４１，２
４３，２４５，２４７および２４９はまた積分スイッチと称される。スイッチ２
２１，２２３，２２５，２２７および２２９は容量２２２，２２４，２２６およ
び２２８と直列に接続されて積分スイッチとサンプリング容量の交互の第１の構
成または配列を形成している。スイッチ２４１，２４３，２４５，２４７および
２４９は容量２４２，２４４，２４６および２４８と直列に接続されて積分スイ
ッチおよびサンプリング容量の交互の第２の構成または配列を形成している。図
１に示されるスイッチドキャパシタ回路１０のスイッチ３３，３４，３５，３６
，３７および３８と同様に、スイッチ２３１，２３２，２３３，２３４，２３５
，２３６，２３７，２３８，２５１，２５２，２５３，２５４，２５５，２５６
，２５７，および２５８もまたサンプリングスイッチと称される。

【００４７】 積分器２６０は演算増幅器２６２、および積分容量２６３および２６４を含む
。好ましくは、積分容量２６３および２６４の静電容量値は実質的にお互いに等
しくされる。演算増幅器２６２はスイッチ２２９を介して容量２２８の第２の電
極に接続された非反転入力、およびスイッチ２４９を介して容量２４８の第２の
電極に接続された反転入力を有する。演算増幅器２６２はまた、それぞれ、出力
端子２１３および２１４に接続された非反転出力および反転出力を有する。容量
２６３は演算増幅器２６２の非反転入力に接続された１つの電極および演算増幅
器２６２の反転出力に接続された他の電極を有する。容量２６４は演算増幅器２
６２の反転入力に接続された１つの電極、および演算増幅器２６２の非反転出力
に接続された他の電極を有する。

【００４８】 スイッチドキャパシタ回路２１０の構造は図５に示されるものに限定されない
ことが理解されるべきである。例えば、別の実施形態では、容量２２２，２２４
，２２６，２４２，２４４および２４６の第２の電極は、それぞれ、スイッチ２
３２，２３４，２３６，２５２，２５４および２５６を介して積分器２６０の出
力に接続されたフィードバック回路（図示せず）によって発生されるフィードバ
ック信号を受けるよう接続されている。さらに、スイッチドキャパシタ回路２１
０は８つのサンプリング容量、すなわち、容量２２２，２２４，２２６，２２８
，２４２，２４４，２４６および２４８、を有するものに限定されない。本発明
によれば、スイッチドキャパシタ回路のサンプリング容量の数は２より大きな任
意の偶数とすることができ、例えば、４，６，１０，１２，１４，１６、その他
とすることができる。

【００４９】 動作においては、スイッチドキャパシタ回路２１０は入力端子２１１および２
１２における差動入力信号をサンプルし、該差動入力信号を積分し、かつ積分さ
れた信号を出力端子２１３および２１４に伝送する。スイッチドキャパシタ回路
２１０は図２のタイミング図５０に示されるサンプリング信号Φ１および積分信
号Φ２によって動作することができる。前に述べたように、図２はサンプリング
フェーズおよび積分フェーズを含む１クロックサイクルを示している。

【００５０】 サンプリングフェーズは時間ｔ０で開始し、該時間ｔ０においてサンプリング
信号Φ１が高レベルに切り変わりかつ積分信号Φ２は低レベルになっている。ス
イッチ２２１，２２３，２２５，２２７および２２９は非導通であり、かつ容量
２２２，２２４，２２６および２２８はお互いから電気的に分離されている。ス
イッチ２３１，２３２，２３３，２３４，２３５，２３６，２３７および２３８
はオンに切り変わりかつ導通する。容量２２２は、それぞれ、スイッチ２３１お
よび２３２を介して導体２１５および導体２１８の間に結合されている。容量２
２２にわたるまたは容量２２２の両端の電圧は基準電圧Ｖ_ＲＥＦおよびＶ_{ＲＥＦ １} の間の差に実質的に等しい。容量２２４は、それぞれ、スイッチ２３３および
２３４を介して入力端子２１１と導体２１８との間に接続されている。容量２２
４にわたる電圧は実質的に入力信号の第１の成分の電圧レベル、例えば、Ｖ_{ｉｎ １} 、と電圧Ｖ_ＲＥＦ１との間の差に等しい。容量２２６は入力端子２１１と容量
２１８との間に、それぞれ、スイッチ２３５および２３６を介して接続されてい
る。容量２２６にわたる電圧は実質的にＶ_ｉｎ１とＶ_ＲＥＦ１との間の差に等し
い。容量２２８は、それぞれ、スイッチ２３７および２３８を介して入力端子２
１１と導体２１５との間に接続されている。容量２２８にわたる電圧は実質的に
Ｖ_ｉｎ１とＶ_ＲＥＦの間の差に等しい。同様に、スイッチ２４１，２４３，２４
５，２４７および２４９は非導通であり、かつ容量２４２，２４４，２４６およ
び２４８はお互いから電気的に切り離されている。スイッチ２５１，２５２，２
５３，２５４，２５５，２５６，２５７および２５８はオンに切り換えられかつ
導通する。容量２４２は、それぞれ、スイッチ２５１および２５２を介して導体
２１５と導体２１９の間に接続されている。容量２４２の両端の電圧は実質的に
基準電圧Ｖ_ＲＥＦおよびＶ_ＲＥＦ２の間の差に等しい。容量２４４は、それぞれ
、スイッチ２５３および２５４を介して入力端子２１２と導体２１９との間に接
続されている。容量２４４にわたる電圧は実質的に入力信号の第２の成分の電圧
レベル、例えば、Ｖ_ｉｎ２、と電圧Ｖ_ＲＥＦ２との間の差に等しい。容量２４６
は、それぞれ、スイッチ２５５および２５６を介して入力端子２１２と導体２１
９との間に接続されている。容量２４６にわたる電圧は実質的にＶ_ｉｎ２および
Ｖ_ＲＥＦ２の差に等しい。容量２４８は、それぞれ、スイッチ２５７および２５
８を介して入力端子２１２と導体２１５との間に接続されている。容量２４８に
わたる電圧は実質的にＶ_ｉｎ２とＶ_ＲＥＦとの間の差に等しい。

【００５１】 時間ｔ１において、サンプリング信号Φ１は低レベルに切り変わりかつ積分信
号Φ２は低レベルに留まっている。スイッチ２２１，２２３，２２５，２２７，
２２９，２４１，２４３，２４５，２４７および２４９は非導通に留まっている
。スイッチ２３１，２３２，２３３，２３４，２３５，２３６，２３７，２３８
，２５１，２５２，２５３，２５４，２５５，２５６，２５７および２５８はオ
フに切り換えられ、容量２２２，２２４，２２６，２２８，２４２，２４４，２
４６および２４８をそれぞれの印加電圧から切り離し、それによってサンプリン
グフェーズを終了する。容量２２２，２２４，２２６，２２８，２４２，２４４
，２４６および２４８はお互いからかつ印加された電圧信号から電気的に切り離
される。

【００５２】 積分フェーズは時間ｔ２で開始し、該時間ｔ２においてはサンプリング信号Φ
１は低レベルに留まっておりかつ積分信号Φ２は高レベルに切り変わる。スイッ
チ２３１，２３２，２３３，２３４，２３５，２３６，２３７，２３８，２５１
，２５２，２５３，２５４，２５５，２５６，２５７および２５８は非導通に留
まっている。スイッチ２２１，２２３，２２５，２２７，２２９，２４１，２４
３，２４５，２４７および２４９はオンに切り換えられかつ導通する。容量２２
２，２２４，２２６および２２８は導体２１５と演算増幅器２６２の非反転入力
との間に直列に接続される。時間ｔ２の直後に、もしＶ_ＲＥＦ１が実質的にＶ_{Ｒ ＥＦ} に等しければ、演算増幅器２６２の非反転入力の電圧レベルは一時的に前記
サンプルされた入力信号の第１の成分と導体２１８における基準信号との間の電
圧差の３倍の負の値、すなわち、−３（Ｖ_ｉｎ１−Ｖ_ＲＥＦ１）、に実質的に等
しくなる。そうでない場合は、演算増幅器２６２の非反転入力に電圧のＤＣ電圧
オフセットがある。演算増幅器２６２はその非反転入力における電圧レベルをグ
ランド電圧に駆動し、サンプリング容量２２２，２２４，２２６および２２８に
蓄積された電荷が積分容量２６３に転送されるようにする。同様に、容量２４２
，２４４，２４６および２４８は導体２１５と演算増幅器２６２の反転入力との
間に直列に接続され、かつ演算増幅器２６２の反転入力の電圧レベルは、もしＶ _ＲＥＦ２ が実質的にＶ_ＲＥＦに等しければ、サンプルされた入力信号の第２の成
分と導体２１９における基準信号との電圧差の３倍の負の値、すなわち、−３（
Ｖ_ｉｎ２−Ｖ_ＲＥＦ２）に実質的に等しくなる。そうでない場合は、演算増幅器
２６２の反転入力における電圧にＤＣ電圧オフセットが存在する。演算増幅器２
６２はその反転入力における電圧レベルをグランド電圧に駆動し、サンプリング
容量２４２，２４４，２４６および２４８に蓄積された電荷が積分容量２６４に
転送されるようにする。容量２６３および２６４に転送される電荷は時間ｔ２の
前に、それぞれ、容量２６３および２６４に既に存在する可能性のある電荷に加
えられることに注目すべきである。

【００５３】 時間ｔ３において、サンプリング信号Φ１は低レベルに留まっており、かつ積
分信号Φ２は低レベルに切り変わる。スイッチ２３１，２３２，２３３，２３４
，２３５，２３６，２３７，２３８，２５１，２５２，２５３，２５４，２５５
，２５６，２５７および２５８は非導通に留まっている。スイッチ２２１，２２
３，２２５，２２７，２２９，２４１，２４３，２４５，２４７および２４９は
オフに切り変わり、積分フェーズおよび現在のクロックサイクルを終了する。容
量２２２，２２４，２２６，２２８，２４２，２４４，２４６および２４８はお
互いからおよび印加された電圧信号から電気的に切り離されている。スイッチド
キャパシタ回路２１０は次のクロックサイクルにおける入力信号をサンプルする
用意ができている。

【００５４】 スイッチドキャパシタ回路２１０は８個のサンプリング容量２２２，２２４，
２２６，２２８，２４２，２４４，２４６および２４８を使用してサンプリング
周波数を増大すること無く空間領域（ｓｐａｃｅ ｄｏｍａｉｎ）において４Ｘ
オーバサンプリングを達成する。積分フェーズの間に、サンプリング容量２２２
，２２４，２２６および２２８にわたる初期電圧は３（Ｖ_ｉｎ１−Ｖ_ＲＥＦ１）
であり、かつサンプリング容量２４２，２４４，２４６および２４８にわたる初
期電圧は３（Ｖ_ｉｎ２−Ｖ_ＲＥＦ２）である。図３のサンプラ７０と同様に、サ
ンプラ２２０は差動入力電圧信号を３／４の係数でスケーリングする。伝統的な
スイッチドキャパシタ回路と比較して、スイッチドキャパシタ回路２１０の信号
対雑音比は４Ｘ（３／４）^２、すなわち、９／４の係数で改善される。一般に、
スイッチドキャパシタ回路２１０と同様の構造を有するが２Ｎのサンプリング容
量を有するスイッチドキャパシタ回路はサンプリングノイズを（Ｎ−１）^２／Ｎ
の係数で低減する。

【００５５】 図６は、本発明の第５の実施形態に係るスイッチドキャパシタ回路３１０の回
路図である。スイッチドキャパシタ回路３１０は入力端子３１２を介して入力信
号を受けるよう接続され、かつ出力端子３１４を介して出力信号を伝送するよう
接続されている。基準信号Ｖ_ＲＥＦおよびＶ_ＲＥＦ１は、それぞれ、電源導体３
１５および３８５を介してスイッチドキャパシタ回路３１０に供給される。基準
電圧信号Ｖ_ＲＥＦおよびＶ_ＲＥＦ１はお互いから異なってもよく、あるいは実質
的に互いに等しくてもよいことに注目すべきである。内部的には、スイッチドキ
ャパシタ回路３１０はサンプラ３２０および積分器３８０を含む。

【００５６】 サンプラ３２０はサンプリング容量３２２，３２４，３２６および３２８、お
よびスイッチ３２１，３２３，３２５，３２７，３２９，３３１，３３２，３３
３，３３４，３３５，３３６，３３７および３３８を含む。好ましくは、容量３
２２，３２４，３２６および３２８の容量値は実質的に互いに等しくされる。容
量３２２の第１の電極はスイッチ３２１を介して導体３１５に接続され、かつス
イッチ３３１を介して入力端子３１２に接続されている。容量３２２の第２の電
極はスイッチ３２３を介して容量３２４の第１の電極に、かつスイッチ３３２を
介して導体３１５に接続されている。容量３２４の第１の電極はまたスイッチ３
３３を介して入力端子３１２に接続されている。容量３２４の第２の電極はスイ
ッチ３２５を介して容量３２６の第１の電極に、かつスイッチ３３４を介して導
体３１５に接続されている。容量３２６の第１の電極はまたスイッチ３３５を介
して入力端子３１２に接続されている。容量３２６の第２の電極はスイッチ３２
７を介して容量３２８の第１の電極に、かつスイッチ３３６を介して導体３１５
に接続されている。容量３２８の第１の電極はまたスイッチ３３７を介して入力
端子３１２に接続されている。容量３２８の第２の電極はスイッチ３２９を介し
てサンプラ３２０のサンプルされた信号を伝送するよう接続され、かつスイッチ
３３８を介して導体３１５に接続されている。スイッチ３３１，３３２，３３３
，３３４，３３５，３３６，３３７および３３８の制御電極はサンプリング信号
Φ１を受けるよう接続されている。スイッチ３２１，３２３，３２５，３２７お
よび３２９の制御電極は積分信号Φ２を受けるよう接続されている。

【００５７】 サンプラ３２０はまたフィードバック容量３４２，３４４，３４６および３４
８、およびスイッチ３４１，３４３，３４５，３４７，３５１，３５２，３５３
，３５４，３５５，３５６および３５７を含む。好ましくは、容量３４２，３４
４，３４６および３４８の静電容量値またはキャパシタンス値は実質的にお互い
に等しくかつ容量３２２，３２４，３２６および３２８の静電容量値に等しくさ
れる。サンプラ３２０はさらにフィードバックコントローラまたは制御部３６０
を含み、該フィードバックコントローラ３６０はスイッチ３６１，３６２，３６
３，３６４，３６５，３６６，３６７および３６８、および動的回転要素または
ダイナミックローティションエレメント（ｄｙｎａｍｉｃ ｒｏｔａｔｉｏｎ
ｅｌｅｍｅｎｔ）３７０を含む。動作においては、フィードバックコントローラ
３６０は容量３４２，３４４，３４６および３４８と協働して多レベルまたはマ
ルチレベルのフィードバック信号を提供する。

【００５８】 容量３４２の第１の電極はスイッチ３４１を介して導体３１５に、かつスイッ
チ３５１を介してスイッチ３６１および３６２の第１の電流導通電極に接続され
ている。容量３４２の第２の電極はスイッチ３４３を介して容量３４４の第１の
電極に、かつスイッチ３５２を介して導体３１５に接続されている。容量３４４
の第１の電極はまたスイッチ３５３を介してスイッチ３６３および３６４の第１
の電流導通電極に接続されている。容量３４４の第２の電極はスイッチ３４５を
介して容量３４６の第１の電極に、かつスイッチ３５４を介して導体３１５に接
続されている。容量３４６の第１の電極はまたスイッチ３５５を介してスイッチ
３６５および３６６の第１の電流導通電極に接続されている。容量３４６の第２
の電極はスイッチ３４７を介して容量３４８の第１の電極に、かつスイッチ３５
６を介して導体３１５に接続されている。容量３４８の第１の電極はまたスイッ
チ３５７を介してスイッチ３６７および３６８の第１の電流導通電極に接続され
ている。容量３４８の第２の電極は容量３２８の第２の電極に接続されている。
スイッチ３５１，３５２，３５３，３５４，３５５，３５６および３５７の制御
電極はサンプリング信号Φ１を受けるよう接続されている。スイッチ３４１，３
４３，３４５および３４７の制御電極は積分信号Φ２を受けるよう接続されてい
る。

【００５９】 スイッチ３６１，３６２，３６３，３６４，３６５，３６６，３６７および３
６８の制御電極はデータバス３７３を介してダイナミックローティションエレメ
ント３７０の出力ポート３７２に接続されている。ダイナミックローティション
エレメント３７０の入力は制御信号を受けるためにフィードバックコントローラ
３６０の制御端子３７４に接続されている。スイッチ３６１，３６３，３６５お
よび３６７の第２の電流導通電極は導体３１５に接続されている。スイッチ３６
２，３６４，３６６および３６８の第２の電流導通電極はフィードバック信号Ｖ _ｆｂ を受けるためにフィードバックコントローラ３６０の端子３７６に接続され
ている。

【００６０】 スイッチ３２１，３２３，３２５，３２７，３２９，３３１，３３２，３３３
，３３４，３３５，３３６，３３７，３３８，３４１，３４３，３４５，３４７
，３５１，３５２，３５３，３５４，３５５，３５６，３５７，３６１，３６２
，３６３，３６４，３６５，３６６，３６７および３６８として使用可能な装置
またはデバイスはＩＧＦＥＴｓ、ＭＥＳＦＥＴｓ、バイポーラトランジスタ、絶
縁ゲートバイポーラトランジスタ、その他を含む。図１のスイッチドキャパシタ
回路１０におけるスイッチ２２，２４，２６および２８と同様に、スイッチ３２
１，３２３，３２５，３２７，３２９，３４１，３４３，３４５および３４７も
また積分スイッチ（ｉｎｔｅｇｒａｔｉｎｇ ｓｗｉｔｃｈｅｓ）と称される。
スイッチ３２１，３２３，３２５，３２７および３２９は容量３２２，３２４，
３２６および３２８と直列に接続されて積分スイッチおよびサンプリング容量の
交互の構成または配列を形成する。スイッチ３４１，３４３，３４５および３４
７は容量３４２，３４４，３４６および３４８と直列に接続されて積分スイッチ
およびフィードバック容量の交互の構成または配列を形成する。図１に示される
スイッチドキャパシタ回路１０のスイッチ３３，３４，３５，３６，３７および
３８と同様に、スイッチ３３１，３３２，３３３，３３４，３３５，３３６，３
３７，３３８，３５１，３５２，３５３，３５４，３５５，３５６および３５７
はまたサンプリングスイッチと称される。フィードバックコントローラ３６０に
おいては、スイッチ３６１，３６３，３６５および３６７の各々はその電流導通
電極の１つが導体３１５における基準電圧Ｖ_ＲＥＦに接続されかつシャントスイ
ッチ（ｓｈｕｎｔ ｓｗｉｔｃｈ）と称される。スイッチ３６２，３６４，３６
６および３６８の各々はその電流導通電極の１つが端子３７６におけるフィード
バック信号Ｖ_ｆｂに接続されかつフィードバックスイッチと称される。

【００６１】 積分器３８０は演算増幅器３８２、および積分容量３８４を含む。演算増幅器
３８２は導体３８５に接続された非反転入力、およびスイッチ３２９を介して容
量３２８および３４８の第２の電極に接続された反転入力を有する。演算増幅器
３８２はまた出力端子３１４に接続された出力を有する。容量３８４は演算増幅
器３８２の反転入力に接続された１つの電極および演算増幅器３８２の出力に接
続された他の電極を有する。

【００６２】 スイッチドキャパシタ回路３１０はまたフィードバック回路３９０を含む。フ
ィードバック回路３９０の入力は演算増幅器３８２の出力に接続されている。フ
ィードバック回路３９０の出力はフィードバックコントローラ３６０の端子３７
６に接続されている。フィードバック回路３９０はまたフィードバックコントロ
ーラ３６０の制御端子３７４に接続された制御出力を有する。好ましい実施形態
では、フィードバック回路３９０はフィードバック信号Ｖ_ｆｂを発生する比較器
（図示せず）を含む。フィードバック回路３９０はまた、好ましくは、その制御
出力にデジタル制御信号を発生するためのデジタル−アナログ変換器（図示せず
）を含む。したがって、フィードバック回路３９０の制御出力はまたデジタル制
御信号ポートと称される。

【００６３】 スイッチドキャパシタ回路３１０の構造は図６に示されたものに限定されない
ことを理解すべきである。例えば、スイッチドキャパシタ回路３１０は４つのサ
ンプリング容量、すなわち、容量３２２，３２４，３２６および３２８、を有す
るものに限定されない。本発明によれば、スイッチドキャパシタ回路３１０にお
けるサンプリング容量の数は１より大きな任意の数、例えば、２，３，５，６そ
の他、とすることができる。一般に、スイッチドキャパシタ回路３１０のサンプ
リングレートはその中のサンプリング容量の数に等しい。前に述べたように、ダ
イナミックローティションエレメント３７０はサンプリングノイズおよびフィー
ドバック容量３４２，３４４，３４６および３４８の間の不整合の影響を最小に
するよう作用する。好ましいものではあるが、ダイナミックローティションエレ
メント３７０はフィードバックコントローラ３６０において任意選択的なもので
ある。

【００６４】 動作においては、スイッチドキャパシタ回路は入力端子３１２における入力信
号をサンプルし、該入力信号を積分し、かつ積分された信号を出力端子３１４に
伝送する。スイッチドキャパシタ回路３１０は図２のタイミング図５０に示され
るサンプリング信号Φ１および積分信号Φ２によって動作することができる。前
に述べたように、図２は１つのサンプリングフェーズおよび１つの積分フェーズ
を含む１クロックサイクルを示している。

【００６５】 サンプリングフェーズは時間ｔ０に開始し、該時間ｔ０においてサンプリング
信号Φ１は高レベルに切り換わりかつ積分信号Φ２は低レベルになっている。ス
イッチ３２１，３２３，３２５，３２７および３２９は非導通であり、かつ容量
３２２，３２４，３２６および３２８はお互いから電気的に切り離されている。
スイッチ３３１，３３２，３３３，３３４，３３５，３３６，３３７および３３
８はオンに切り換わりかつ導通する。容量３２２，３２４，３２６および３２８
はそれぞれのスイッチを介して入力端子３１２と導体３１５との間に接続されて
いる。容量３２２，３２４，３２６および３２８の各々にわたる電圧は入力信号
の電圧レベル、例えば、Ｖ_ｉｎ、と基準電圧Ｖ_ＲＥＦとの間の差に実質的に等し
い。したがって、サンプリング容量３２２，３２４，３２６および３２８の各々
はサンプリングフェーズの間に入力信号を１回サンプルする。

【００６６】 同様に、スイッチ３４１，３４３，３４５および３４７は非導通でありかつ容
量３４２，３４４，３４６および３４８はお互いから電気的に切り離されている
。スイッチ３５１，３５２，３５３，３５４，３５５，３５６および３５７はオ
ンに切り換わりかつ導通する。容量３４２，３４４，３４６および３４８の各々
はフィードバックコントローラ３６０と導体３１５の間にそれぞれのスイッチを
介して接続されている。フィードバック回路３９０はデジタル制御信号およびフ
ィードバック信号Ｖ_ｆｂをフィードバックコントローラ３６０の、それぞれ、端
子３７４および３７６に送る。好ましくは、制御信号およびフィードバック信号
Ｖ_ｆｂは演算増幅器３８２の出力にしたがって発生される。好ましい実施形態で
は、制御端子３７４におけるデジタル制御信号は５つの異なるデジタル値を有す
る。したがって、前記制御信号は３ビットの２進数で符号化できる。

【００６７】 フィードバックコントローラ３６０はフィードバック回路３９０により発生さ
れるデジタル制御信号にしたがってフィードバック容量３４２，３４４，３４６
および３４８を選択的に充電する。一例として、前記制御信号が０００の２進値
を有する場合、スイッチ３６１，３６３，３６５および３６７が導通しかつスイ
ッチ３６２，３６４，３６６および３６８が非導通になる。したがって、フィー
ドバック容量３４２，３４４，３４６および３４８の第１の電極は導体３１５に
接続される。容量３４２，３４４，３４６および３４８の各々にわたる電圧は実
質的にゼロである。前記制御信号が００１の２進値を有する場合、シャントスイ
ッチ３６１，３６３，３６５および３６７の１つが非導通になり、他の３つが導
通する。さらに、フィードバックスイッチ３６２，３６４，３６６および３６８
の内前記非導通のシャントスイッチに対応する１つが導通し、かつ他の３つは非
導通になる。したがって、前記フィードバック容量３４２，３４４，３４６およ
び３４８の１つにわたる電圧は実質的に（Ｖ_ｆｂ−Ｖ_ＲＥＦ）に等しく、かつ他
の３つのフィードバック容量にわたる電圧は実質的にゼロである。前記制御信号
が０１０の２進値を有する場合、シャントスイッチ３６１，３６３，３６５およ
び３６７の内の２つが非導通になり、他の２つが導通する。さらに、フィードバ
ックスイッチ３６２，３６４，３６６および３６８の内前記２つの非導通のシャ
ントスイッチに対応する２つが導通し、他の２つは非導通になる。したがって、
フィードバック容量３４２，３４４，３４６および３４８の内の２つにわたる電
圧は実質的に（Ｖ_ｆｂ−Ｖ_ＲＥＦ）であり、他の２つのフィードバック容量にわ
たる電圧は実質的にゼロである。前記制御信号が０１１の２進値を有する場合、
シャントスイッチ３６１，３６３，３６５および３６７の内の３つが非導通にな
り、他の１つは導通する。さらに、前記３つの非導通のシャントスイッチに対応
するフィードバックスイッチ３６２，３６４，３６６および３６８の内の３つが
導通し、かつ他の１つが非導通になる。したがって、フィードバック容量３４２
，３４４，３４６および３４８の内の３つにわたる電圧は実質的に（Ｖ_ｆｂ−Ｖ _ＲＥＦ ）に等しく、かつ他の１つのフィードバック容量にわたる電圧は実質的に
ゼロである。前記制御信号が１００の２進値を有する場合、スイッチ３６１，３
６３，３６５および３６７は非導通になりかつスイッチ３６２，３６４，３６６
および３６８は導通する。したがって、フィードバック容量３４２，３４４，３
４６および３４８の第１の電極は端子３７６に接続される。容量３４２，３４４
，３４６および３４８の各々にわたる電圧は実質的に（Ｖ_ｆｂ−Ｖ_ＲＥＦ）に等
しい。

【００６８】 ダイナミックローテイションエレメント３７０はフィードバック回路３９０か
らデジタル制御信号を受けかつそこに格納されたアルゴリズムにしたがって構成
または形成信号（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｓｉｇｎａｌ）を発生する。該
構成信号はスイッチ３６１，３６２，３６３，３６４，３６５，３６６，３６７
および３６８の制御電極に伝送されかつそれらの構成（ｃｏｎｆｉｇｕｒａｔｉ
ｏｎ）を決定する。前記デジタル制御信号が００１の２進値を有する場合、どの
フィードバック容量が端子３７６におけるフィードバック信号Ｖ_ｆｂと導体３１
５における基準電圧Ｖ_ＲＥＦの間に結合されるかに関して４つの可能な選択肢が
ある。前記デジタル制御信号が０１０の２進値を有する場合、どの対のフィード
バック容量が前記フィードバック信号Ｖ_ｆｂと前記基準電圧Ｖ_ＲＥＦとの間に接
続されるかに関して６つの可能な選択肢がある。前記デジタル制御信号が０１１
の２進値を有する場合、フィードバック容量のどの３つ組（ｔｒｉｏ）が前記フ
ィードバック信号Ｖ_ｆｂと前記基準電圧Ｖ_ＲＥＦの間に接続されるかに関して４
つの可能な選択肢がある。好ましくは、ダイナミックローテイションエレメント
３７０に格納されるアルゴリズムは前記デジタル制御信号が００１，０１０また
は０１１の２進値を有する度ごとに、端子３７６と導体３１５との間に接続され
るフィードバック容量の組み合わせが前記デジタル制御信号が同じ２進値を有す
る最後の時から異なるようにされるものである。したがって、各々のフィードバ
ック容量は他のフィードバック容量のものと実質的に同じであるＶ_ｆｂとＶ_{ＲＥ Ｆ} との間に接続される確率を有する。その結果、サンプリングノイズが最小にな
る。さらに、フィードバック容量３４２，３４４，３４６および３４８の間の何
らかの可能な不整合の影響が時間領域におけるオーバサンプリングを含むオーバ
サンプリング処理の間において信号帯域幅内で最小にされる。

【００６９】 時間ｔ１において、サンプリング信号Φ１は低レベルに切り換わりかつ積分信
号Φ２は低レベルに留まっている。スイッチ３２１，３２３，３２５，３２７，
３２９，３４１，３４３，３４５および３４７は非導通に留まっている。スイッ
チ３３１，３３２，３３３，３３４，３３５，３３６，３３７，３３８，３５１
，３５２，３５３，３５４，３５５，３５６および３５７はオフに切り換えられ
、容量３２２，３２４，３２６，３２８，３４２，３４４，３４６および３４８
をそれぞれの印加された電圧信号から切り離し、それによってサンプリングフェ
ーズを終了する。容量３２２，３２４，３２６，３２８，３４２，３４４，３４
６および３４８はお互いからかつ印加された電圧信号から電気的に切り離される
。

【００７０】 積分フェーズは時間ｔ２で開始し、該時間ｔ２においてサンプリング信号Φ１
は低レベルに留まっておりかつ積分信号Φ２は高レベルに切り換わる。スイッチ
３３１，３３２，３３３，３３４，３３５，３３６，３３７，３３８，３５１，
３５２，３５３，３５４，３５５，３５６および３５７は非導通に留まっている
。スイッチ３２１，３２３，３２５，３２７，３２９，３４１，３４３，３４５
および３４７はオンに切り換わりかつ導通する。サンプリング容量３２２，３２
４，３２６および３２８は導体３１５と演算増幅器３８２の反転入力との間に直
列に接続される。同様に、フィードバック容量３４２，３４４，３４６および３
４８は導体３１５と演算増幅器３８２の反転入力の間に直列に接続される。時間
ｔ２の直後に、演算増幅器３８２の非反転入力の電圧レベルは直列に接続された
サンプリング容量３２２，３２４，３２６および３２８にわたる電圧および直列
に接続されたフィードバック容量３４２，３４４，３４６および３４８にわたる
電圧によって決定される。直列に接続されたサンプリング容量３２２，３２４，
３２６および３２８にわたる電圧はサンプルされた入力信号と導体３１５におけ
る基準電圧との電圧差の４倍、すなわち、４（Ｖ_ｉｎ−Ｖ_ＲＥＦ）に実質的に等
しい。直列に接続されたフィードバック容量３４２，３４４，３４６および３４
８にわたる電圧は、制御端子３７４におけるデジタル制御信号の２進値に応じて
、実質的にゼロ、（Ｖ_ｆｂ−Ｖ_ＲＥＦ）、２（Ｖ_ｆｂ−Ｖ_ＲＥＦ）、３（Ｖ_ｆｂ −Ｖ_ＲＥＦ）または４（Ｖ_ｆｂ−Ｖ_ＲＥＦ）に等しくなる。演算増幅器３８２は
その反転入力の電圧レベルを基準電圧レベルＶ_ＲＥＦ１へと駆動し、サンプリン
グ容量３２２，３２４，３２６および３２８およびフィードバック容量３４２，
３４４，３４６および３４８に蓄積された電荷が積分容量３８４に転送されるよ
うにする。積分容量３８４に転送される電荷の量は実質的にサンプリング容量３
２２，３２４，３２６，３２８に蓄積された電荷の平均値と時間ｔ２の前にフィ
ードバック容量３４２，３４４，３４６および３４８に蓄積された電荷の平均値
とを加えたものに等しくなる。したがって、積分容量３８４に転送される電荷は
フィードバック信号Ｖ_ｆｂにより変調された入力信号の４つのサンプルの平均値
を表わす。したがって、スイッチドキャパシタ回路３１０は入力信号の４Ｘオー
バサンプリングを達成する。容量３８４に転送される電荷は時間ｔ２の前に容量
３８４に既に存在しているかもしれない電荷に加えられることに注目すべきであ
る。

【００７１】 時間ｔ３において、サンプリング信号Φ１は低レベルに留まっておりかつ積分
信号Φ２は低レベルに切り換わる。スイッチ３３１，３３２，３３３，３３４，
３３５，３３６，３３７，３３８，３５１，３５２，３５３，３５４，３５５，
３５６および３５７は非導通に留まっている。スイッチ３２１，３２３，３２５
，３２７，３２９，３４１，３４３，３４５および３４７はオフに切り換わり、
積分フェーズおよび現在のクロックサイクルを終了する。容量３２２，３２４，
３２６，３２８，３４２，３４４，３４６および３４８はお互いからかつ電荷さ
れた電圧信号から電気的に切り離される。スイッチドキャパシタ回路３１０は次
のクロックサイクルに対して入力端子３１２における入力信号をサンプルする用
意ができている。

【００７２】 前に述べたように、スイッチドキャパシタ回路３１０は入力端子３１２におけ
る入力信号を４Ｘオーバサンプリングを行なう。スイッチドキャパシタ回路３１
０は４つのサンプリング容量３２２，３２４，３２６および３２８、および４つ
のフィードバック容量３４２，３４４，３４６および３４８を使用してサンプリ
ング周波数を増大することなく空間領域において入力信号のオーバサンプルを行
なう。４Ｘオーバサンプリングは４の係数でスイッチドキャパシタ回路３１０の
サンプリングノイズを効率的に低減する。

【００７３】 時間ｔ０およびｔ１の間のサンプリングフェーズの間に、シャントスイッチ３
６１，３６３，３６５および３６７およびフィードバックスイッチ３６２，３６
４，３６６および３６８の状態は制御端子３７４におけるデジタル制御信号およ
びダイナミックローテイションエレメント３７０によって前に述べたように決定
される。時間ｔ０およびｔ１の間の時間インターバル以外では、スイッチ３５１
，３５３，３５５および３５７は非導通である。したがって、スイッチ３６１，
３６２，３６３，３６４，３６５，３６６，３６７および３６８の状態はスイッ
チドキャパシタ回路３１０の動作に影響を与えることなくいくつかの構成（ｃｏ
ｎｆｉｇｕｒａｔｉｏｎｓ）を持つことができる。例えば、好ましい実施形態に
おいては、フィードバックコントローラ３６０はまたサンプリング信号Φ１によ
って制御され、したがってスイッチ３６１，３６２，３６３，３６４，３６５，
３６６，３６７および３６８は全て、図２に示されるように、サンプリング信号
Φ１が低レベルである時間ｔ０およびｔ１の間以外の時間インターバルでは非導
通である。別の実施形態では、スイッチ３６１，３６２，３６３，３６４，３６
５，３６６，３６７および３６８の状態は時間ｔ２およびｔ３の間の積分フェー
ズの間に構成または構築される。該構成された状態は引き続くクロックサイクル
における積分フェーズの開始まで不変に留まっている。スイッチ３６１，３６２
，３６３，３６４，３６５，３６６，３６７および３６８の状態は異なる構成と
なることが可能であるが、それらの第１の電流導通電極が互いに接続された、シ
ャントスイッチ、例えば、スイッチ３６１、およびフィードバックスイッチ、例
えば、スイッチ３６２、は同時に導通することができないことに注目すべきであ
る。

【００７４】 図７は、本発明の第６の実施形態に係わるスイッチドキャパシタ回路４１０の
回路図である。スイッチドキャパシタ回路４１０は１対の入力端子４１１および
４１２を介して差動入力信号を受けるよう接続され、かつ１対の出力端子４１３
および４１４を介して差動出力信号を伝送するよう接続されている。例えば、グ
ランド電圧のような基準信号が電源導体４１５を介してスイッチドキャパシタ回
路４１０に供給される。内部的には、スイッチドキャパシタ回路４１０はサンプ
ラ４２０および積分器４８０を含む。

【００７５】 サンプラ４２０はサンプリング容量４２２，４２４，４２６および４２８、お
よびスイッチ４２１，４２３，４２５，４２７，４２９，４３１，４３２，４３
３，４３４，４３５，４３６，４３７および４３８を含む。好ましくは、容量４
２２，４２４，４２６および４２８の静電容量値はお互いに実質的に等しくされ
る。容量４２２の第１の電極はスイッチ４２１を介して積分器４８０の第１の入
力端子４８５に接続され、かつスイッチ４３１を介して導体４１５に接続されて
いる。容量４２２の第２の電極はスイッチ４２３を介して容量４２４の第１の電
極に接続され、かつスイッチ４３２を介して入力端子４１１に接続されている。
容量４２４の第１の電極はまたスイッチ４３３を介して入力端子４１２に接続さ
れている。容量４２４の第２の電極はスイッチ４２５を介して容量４２６の第１
の電極に、かつスイッチ４３４を介して入力端子４１１に接続されている。容量
４２６の第１の電極はまたスイッチ４３５を介して入力端子４１２に接続されて
いる。容量４２６の第２の電極はスイッチ４２７を介して容量４２８の第１の電
極に、かつスイッチ４３６を介して入力端子４１１に接続されている。容量４２
８の第１の電極はまたスイッチ４３７を介して入力端子４１２に接続されている
。容量４２８の第２の電極はスイッチ４２９を介して積分器４８０の第２の入力
端子４８６に、かつスイッチ４３８を介して導体４１５に接続されている。スイ
ッチ４３１，４３２，４３３，４３４，４３５，４３６，４３７および４３８は
サンプリング信号Φ１を受けるよう接続されいる。スイッチ４２１，４２３，４
２５，４２７および４２９の制御電極は積分信号Φ２を受けるよう接続されてい
る。

【００７６】 サンプラ４２０はまたフィードバック容量４４２，４４４，４４６および４４
８、およびスイッチ４４１，４４３，４４５，４４７，４５１，４５２，４５３
，４５４，４５５，４５６および４５７を含む。好ましくは、容量４４２，４４
４，４４６および４４８の静電容量値は実質的にお互いに等しくかつ容量４２２
，４２４，４２６および４２８の静電容量値に等しくされる。サンプラ４２０は
さらにフィードバックコントローラ４６０を含み、該フィードバックコントロー
ラ４６０はスイッチ４６１，４６２，４６３，４６４，４６５，４６６，４６７
，４６８，４６９，４７２，４７３および４７４、およびダイナミックローテイ
ションエレメント４７０を含む。スイッチ４６１，４６２，４６３，４６４，４
６５，４６６，４６７，４６８，４６９，４７２，４７３および４７４の各々は
制御電極および２つの電流導通電極を有する。動作においては、フィードバック
コントローラ４６０および容量４４２，４４４，４４６および４４８は多レベル
またはマルチレベルフィードバック信号を提供する。

【００７７】 容量４４２の第１の電極はスイッチ４４１を介して入力端子４８５に、および
スイッチ４５１を介して導体４１５に接続されている。容量４４２の第２の電極
はスイッチ４４３を介して容量４４４の第１の電極に、かつスイッチ４５２を介
してスイッチ４６１および４６２の第１の電流導通電極に接続されている。容量
４４４の第１の電極はまたスイッチ４５３を介してスイッチ４６３および４６４
の第１の電流導通電極に接続されている。容量４４４の第２の電極はスイッチ４
４５を介して容量４４６の第１の電極に、かつスイッチ４５４を介してスイッチ
４６５および４６６の第１の電流導通電極に接続されている。容量４４６の第１
の電極はまたスイッチ４５５を介してスイッチ４６７および４６８の第１の電流
導通電極に接続されている。容量４４６の第２の電極はスイッチ４４７を介して
容量４４８の第１の電極に、かつスイッチ４５６を介してスイッチ４６９および
４７２の第１の電流導通電極に接続されている。容量４４８の第１の電極はまた
スイッチ４５７を介してスイッチ４７３および４７４の第１の電流導通電極に接
続されている。容量４４８の第２の電極は容量４２８の第２の電極に接続されて
いる。スイッチ４５１，４５２，４５３，４５４，４５５，４５６および４５７
の制御電極はサンプリング信号Φ１を受けるよう接続されている。スイッチ４４
１，４４３，４４５および４４７の制御電極は積分信号Φ２を受けるよう接続さ
れている。

【００７８】 スイッチ４６１，４６２，４６３，４６４，４６５，４６６，４６７，４６８
，４６９，４７２，４７３および４７４の制御電極はデータバス４７６を介して
ダイナミックローテイションエレメント４７０の出力ポート４７５に接続されて
いる。ダイナミックローテイションエレメント４７０の入力は制御信号を受ける
ためにフィードバックコントローラ４６０の制御端子４７７に接続されている。
スイッチ４６１，４６３，４６５，４６７，４６９および４７３の第２の電流導
通電極は導体４１５に接続されている。スイッチ４６２，４６６および４７２の
第２の電流導通電極は第１のフィードバック信号Ｖ_ｆｂ１を受けるためにフィー
ドバックコントローラ４６０の端子４７８に接続されている。スイッチ４６６，
４６８および４７４の第２の電流導通電極は第２のフィードバック信号Ｖ_ｆｂ２ を受けるためにフィードバックコントローラ４６０の端子４７９に接続されてい
る。スイッチ４２１，４２３，４２５，４２７，４２９，４３１，４３２，４３
３，４３４，４３５，４３６，４３７，４３８，４４１，４４３，４４５，４４
７，４５１，４５２，４５３，４５４，４５５，４５６，４５７，４６１，４６
２，４６３，４６４，４６５，４６６，４６７，４６８，４６９，４７２，４７
３および４７４として使用可能な装置またはデバイスはＩＧＦＥＴｓ、ＭＥＳＦ
ＥＴｓ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ、その他
を含む。図１に示されるスイッチドキャパシタ回路１０のスイッチ２２，２４，
２６および２８と同様に、スイッチ４２１，４２３，４２５，４２７，４２９，
４４１，４４３，４４５および４４７もまた積分スイッチと称される。スイッチ
４２１，４２３，４２５，４２７および４２９は容量４２２，４２４，４２６お
よび４２８と直列に接続されて交互の積分スイッチおよびサンプリング容量の構
成または配列を形成する。スイッチ４４１，４４３，４４５および４４７は容量
４４２，４４４，４４６および４４８と直列に接続されて交互の積分スイッチお
よびフィードバック容量の構成または配列を形成する。図１に示されるスイッチ
ドキャパシタ回路１０のスイッチ３３，３４，３５，３６，３７および３８と同
様に、スイッチ４３１，４３２，４３３，４３４，４３５，４３６，４３７，４
３８，４５１，４５２，４５３，４５４，４５５，４５６および４５７もまたサ
ンプリングスイッチと称される。フィードバックコントローラ４６０において、
スイッチ４６１，４６３，４６５，４６７，４６９および４７３の各々はその第
２の電流導通電極が導体４１５に接続されかつまたシャントスイッチと称される
。スイッチ４６２，４６６および４７２の各々はその第２の電流導通電極が端子
４７８におけるフィードバック信号Ｖ_ｆｂ１に接続されている。スイッチ４６４
，４６８および４７４の各々はその第２の電流導通電極が端子４７９におけるフ
ィードバック信号Ｖ_ｆｂ２に接続されている。スイッチ４６２，４６４，４６６
，４６８，４７２および４７４もまたフィードバックスイッチと称される。

【００７９】 積分器４８０は演算増幅器４８２、および積分容量４８３および４８４を含む
。演算増幅器４８２は積分器４８０の入力端子４８５に接続された非反転入力、
および積分器４８０の入力端子４８６に接続された反転入力を有する。演算増幅
器４８２はまた出力端子４１３に接続された非反転出力、および出力端子４１４
に接続された反転出力を有する。容量４８３は演算増幅器４８２の非反転入力に
接続された１つの電極、および演算増幅器４８２の反転出力に接続された他の電
極を有する。容量４８４は演算増幅器４８２の反転入力に接続された１つの電極
、および演算増幅器４８２の非反転出力に接続された他の電極を有する。

【００８０】 スイッチドキャパシタ回路４１０はまたフィードバック回路４９０を含む。フ
ィードバック回路４９０の２つの入力は演算増幅器４８２の２つの出力に接続さ
れている。フィードバック回路４９０の第１の出力はフィードバックコントロー
ラ４６０の端子４７８に接続されている。フィードバック回路４９０の第２の出
力はフィードバックコントローラ４６０の端子４７９に接続されている。フィー
ドバック回路４９０はまたフィードバックコントローラ４６０の制御端子４７７
に接続された制御出力を有する。好ましい実施形態においては、フィードバック
回路４９０は、それぞれ、端子４７８および４７９においてフィードバック信号
Ｖ_ｆｂ１およびＶ_ｆｂ２を発生する比較器（図示せず）を含む。フィードバック
回路４９０はまた好ましくは制御端子４７７に接続されたその制御出力において
デジタル制御信号を発生するためにデジタル−アナログ変換器（図示せず）を含
む。したがって、フィードバック回路４９０の制御出力はまたデジタル制御信号
ポートと称される。

【００８１】 スイッチドキャパシタ回路４１０の構造は図７に示されるものに限定されない
ことが理解されるべきである。例えば、スイッチドキャパシタ回路４１０は４つ
のサンプリング容量、すなわち、容量４２２，４２４，４２６および４２８、を
有することに限定されない。本発明によれば、スイッチドキャパシタ回路４１０
のサンプリング容量の数は１より大きな任意の数、例えば、２，３，５，６その
他とすることができる。図６に示されるダイナミックローテイションエレメント
３７０と同様に、ダイナミックローテイションエレメント４７０はサンプリング
ノイズおよびフィードバック容量４４２，４４４，４４６および４４８の間の不
整合の影響を最小にするよう作用しかつフィードバックコントローラ４６０にお
いて任意選択的な特徴機能部である。

【００８２】 動作においては、スイッチドキャパシタ回路４１０は入力端子４１１および４
１２における差動入力信号をサンプルし、該差動入力信号を積分し、かつ積分さ
れた信号を出力端子４１３および４１４に伝送する。スイッチドキャパシタ回路
４１０は図２のタイミング図５０に示されるサンプリング信号Φ１および積分信
号Φ２によって動作することができる。前に述べたように、図２は１つのサンプ
リングフェーズおよび１つの積分フェーズを含む１クロックサイクルを示してい
る。

【００８３】 サンプリングフェーズは時間ｔ０で開始し、該時間ｔ０においてサンプリング
信号Φ１は高レベルに切り換わりかつ積分信号Φ２は低レベルに留まっている。
スイッチ４２１，４２３，４２５，４２７および４２９は非導通でありかつ容量
４２２，４２４，４２６および４２８はお互いから電気的に切り離されている。
スイッチ４３１，４３２，４３３，４３４，４３５，４３６，４３７および４３
８はオンに切り換わりかつ導通している。容量４２２は入力端子４１１と導体４
１５との間に、それぞれ、スイッチ４３２および４３１を介して接続されている
。容量４２２にわたるまたは容量４２２の両端の電圧は入力信号の第１の成分の
電圧レベル、例えば、Ｖ_ｉｎ１、と基準電圧レベル、例えば、グランド電圧、と
の間の差に実質的に等しい。容量４２４は入力端子４１１と４１２の間に、それ
ぞれ、スイッチ４３４および４３３を介して接続されている。容量４２４にわた
る電圧は電圧Ｖ_ｉｎ１と入力信号の第２の成分の電圧レベル、例えば、Ｖ_ｉｎ２ 、との間の差に実質的に等しい。容量４２６は入力端子４１１と４１２の間に、
それぞれ、スイッチ４３６および４３５を介して接続されている。容量４２６に
わたる電圧は電圧Ｖ_ｉｎ１と電圧Ｖ_ｉｎ２との間の差に実質的に等しい。容量４
２８は導体４１５と入力端子４１２との間に、それぞれ、スイッチ４３８および
４３７を介して接続されている。容量４２８にわたる電圧はグランド電圧と電圧
Ｖ_ｉｎ２との間の差に実質的に等しい。したがって、サンプリング容量４２２は
入力信号の第１の成分をサンプルし、サンプリング容量４２４および４２６の各
々は入力信号の第１および第２の成分の双方をサンプルし、かつサンプリング容
量４２８は入力信号の第２の成分をサンプルする。

【００８４】 同様に、スイッチ４４１，４４３，４４５および４４７は非導通でありかつ容
量４４２，４４４，４４６および４４８はお互いから電気的に切り離されている
。スイッチ４５１，４５２，４５３，４５４，４５５，４５６および４５７はオ
ンに切り換わりかつ導通している。フィードバックコントローラ４６０の動作は
図６に示されるフィードバックコントローラ３６０の動作と同様である。容量４
４２，４４４，４４６および４４８の各々に印加される電圧は制御端子４７７に
おけるデジタル制御信号およびダイナミックローテイションエレメント４７０に
記憶されたアルゴリズムにしたがって決定される。好ましい実施形態では、容量
４４２にわたる電圧はゼロまたは−Ｖ_ｆｂ１であり、容量４４４にわたる電圧は
ゼロまたはＶ_ｆｂ２−Ｖ_ｆｂ１であり、容量４４６にわたる電圧はゼロまたはＶ _ｆｂ２ −Ｖ_ｆｂ１であり、そして容量４４８にわたる電圧はゼロまたはＶ_ｆｂ２ である。

【００８５】 時間ｔ１においては、サンプリング信号Φ１は低レベルに切り換わり、かつ積
分信号Φ２は低レベルに留まっている。スイッチ４２１，４２３，４２５，４２
７，４２９，４４１，４４３，４４５および４４７は非導通に留まっている。ス
イッチ４３１，４３２，４３３，４３４，４３５，４３６，４３７，４３８，４
５１，４５２，４５３，４５４，４５５，４５６および４５７はオフに切り換わ
り、容量４２２，４２４，４２６，４２８，４４２，４４４，４４６および４４
８をそれぞれの印加電圧信号から切り離し、それによってサンプリングフェーズ
を終了させる。容量４２２，４２４，４２６，４２８，４４２，４４４，４４６
および４４８はお互いからかつ印加された電圧信号から電気的に切り離される。

【００８６】 積分フェーズはサンプリング信号Φ１が低レベルに留まっておりかつ積分信号
Φ２が高レベルに切り換わる時間ｔ２において開始する。スイッチ４３１，４３
２，４３３，４３４，４３５，４３６，４３７，４３８，４５１，４５２，４５
３，４５４，４５５，４５６および４５７は非導通に留まっている。スイッチ４
２１，４２３，４２５，４２７，４２９，４４１，４４３，４４５および４４７
はオンに切り換わりかつ導通している。サンプリング容量４２２，４２４，４２
６および４２８は積分器４８０の入力端子４８５および４８６の間に直列に接続
されている。同様に、フィードバック容量４４２，４４４，４４６および４４８
は入力端子４８５および４８６の間に直列に接続されている。時間ｔ２の直後に
、演算増幅器の非反転および反転入力の間の電圧差は直列に接続されたサンプリ
ング容量４２２，４２４，４２６および４２８にわたる合計電圧および直列に接
続されたフィードバック容量４４２，４４４，４４６および４４８にわたる合計
電圧によって決定される。直列に接続されたサンプリング容量４２２，４２４，
４２６および４２８にわたる電圧は実質的に前記サンプルされた入力信号の第１
および第２の成分の間の電圧の３倍、すなわち、３（Ｖ_ｉｎ１−Ｖ_ｉｎ２）に等
しい。直列に接続されたフィードバック容量４４２，４４４，４４６および４４
８にわたる電圧は、例えば、−Ｖ_ｆｂ１，Ｖ_ｆｂ２，Ｖ_ｆｂ２−Ｖ_ｆｂ１，Ｖ_{ｆ ｂ２} −２Ｖ_ｆｂ１，２Ｖ_ｆｂ２−Ｖ_ｆｂ１，２（Ｖ_ｆｂ２−Ｖ_ｆｂ１），２Ｖ_{ｆ ｂ２} −３Ｖ_ｆｂ１，３Ｖ_ｆｂ２−２Ｖ_ｆｂ１または３（Ｖ_ｆｂ２−Ｖ_ｆｂ１）の
ような、制御端子４７７におけるデジタル制御信号の２進値に依存して、実質的
にゼロに等しいかあるいは端子４７８および４７９の２つのフィードバック信号
のリニアな組み合わせに等しくなる。

【００８７】 演算増幅器４８２はその非反転入力と反転入力との間の電圧差を実質的にゼロ
になるよう駆動し、サンプリング容量４２２，４２４，４２６および４２８およ
びフィードバック容量４４２，４４４，４４６および４４８に蓄積された電荷が
積分容量４８３および４８４に転送されるようにする。積分フェーズにおける積
分器４８０の動作は図３に示される積分器９０と同様である。その結果、出力端
子４１３および４１４に差動出力信号が発生される。積分容量４８３および４８
４に転送される電荷は時間ｔ２の前に、それぞれ、既に容量４８３および４８４
に存在し得る電荷に加えられることに注目すべきである。

【００８８】 時間ｔ３において、サンプリング信号Φ１は低レベルに留まっておりかつ積分
信号Φ２は低レベルに切り換わる。スイッチ４３１，４３２，４３３，４３４，
４３５，４３６，４３７，４３８，４５１，４５２，４５３，４５４，４５５，
４５６および４５７は非導通に留まっている。スイッチ４２１，４２３，４２５
，４２７，４２９，４４１，４４３，４４５および４４７はオフに切り換えられ
、積分フェーズおよび現在のクロックサイクルを終了する。容量４２２，４２４
，４２６，４２８，４４２，４４４，４４６および４４８はお互いからかつ印加
された電圧信号から電気的に切り離される。スイッチドキャパシタ回路４１０は
引き続くクロックサイクルにおいて入力端子４１１および４１２における入力信
号をサンプルする用意ができている。

【００８９】 スイッチドキャパシタ回路４１０は４つのサンプリング容量４２２，４２４，
４２６および４２８および４つのフィードバック容量４４２，４４４，４４６お
よび４４８を使用してサンプリング周波数を増大することなく空間領域において
入力信号をオーバサンプルする。積分フェーズの間に、容量４２２，４２４，４
２６および４２８にわたる初期電圧は３（Ｖ_ｉｎ１−Ｖ_ｉｎ２）である。言い換
えれば、入力電圧信号は３／４の係数でスケーリングされる。伝統的なスイッチ
ドキャパシタ回路と比較して、スイッチドキャパシタ回路４１０の信号対雑音比
は４Ｘ（３／４）^２、すなわち、９／４の係数で改善される。一般に、スイッチ
ドキャパシタ回路４１０と同様の構造を有するがＮのサンプリング容量を有する
スイッチドキャパシタ回路は一般にサンプリングノイズを（Ｎ−１）^２／Ｎの係
数で低減する。

【００９０】 時間ｔ０およびｔ１の間のサンプリングフェーズの間に、シャントスイッチ４
６１，４６３，４６５，４６７，４６９および４７３およびフィードバックスイ
ッチ４６２，４６４，４６６，４６８，４７２および４７４の状態は、前に述べ
たように、制御端子４７７におけるデジタル制御信号およびダイナミックローテ
イションエレメント４７０によって決定される。時間ｔ０およびｔ１の間の時間
インターバル以外では、スイッチ４５１，４５３，４５５および４５７は非導通
である。したがって、スイッチ４６１，４６２，４６３，４６４，４６５，４６
６，４６７，４６８，４６９，４７２，４７３および４７４の状態はスイッチド
キャパシタ回路４１０の動作に影響を与えることなくいくつかの構成（ｃｏｎｆ
ｉｇｕｒａｔｉｏｎｓ）を持つことができる。例えば、好ましい実施形態におい
ては、フィードバックコントローラ４６０はまたサンプリング信号Φ１によって
制御され、したがってスイッチ４６１，４６２，４６３，４６４，４６５，４６
６，４６７，４６８，４６９，４７２，４７３および４７４は、図２に示される
ように、サンプリング信号Φ１が低レベルである、時間ｔ０およびｔ１の間の時
間インターバル以外の時間インターバルでは全て非導通である。スイッチ４６１
，４６２，４６３，４６４，４６５，４６６，４６７，４６８，４６９，４７２
，４７３および４７４の状態は異なる構成とすることができるが、それらの第１
の電流導通電極がお互いに接続された、シャントスイッチ、例えば、スイッチ４
６１、およびフィードバックスイッチ、例えば、スイッチ４６２、は同時に導通
することはできないことに注目すべきである。

【００９１】 本発明の範囲は図１および図３〜図７を参照して上に説明した実施形態に限定
されないことを理解すべきである。異なる回路構成および機能を達成するために
当業者により上で説明した実施形態に種々の変更を加えることができる。例えば
、図６に示されるスイッチドキャパシタ回路３１０におけるフィードバック回路
３９０およびフィードバックコントローラ３６０は変更されかつ図４に示される
スイッチドキャパシタ回路１１０と組み合わせることができる。同様に、図７に
示されるスイッチドキャパシタ回路４１０におけるフィードバック回路４９０お
よびフィードバックコントローラ４６０は変更されかつ図５に示されるスイッチ
ドキャパシタ回路２１０と組み合わせることができる。さらに、本発明の空間領
域におけるオーバサンプリングは時間領域におけるオーバサンプリングと組み合
わせて使用して空間領域のオーバサンプリングまたは時間領域のオーバサンプリ
ングのものより高いサンプリングレートを達成することができる。さらに、本発
明のスイッチドキャパシタ回路は積分回路において使用されることに限定されな
い。それはまた、例えば、シグマ−デルタ（Ｓｉｇｍａ−Ｄｅｌｔａ）変調器、
デジタル−アナログ変換器、その他のような、他の信号処理回路において使用す
ることができる。

【００９２】 上においてはスイッチドキャパシタ回路およびその中でサンプリングノイズを
低減する方法が提供されたことが理解されるべきである。本発明によれば、サン
プリングノイズの低減は空間領域において信号をオーバサンプリングすることに
より達成される。時間領域におけるオーバサンプリングのように、空間領域にお
けるオーバサンプリングはサンプリングノイズを低減する。しかしながら、空間
領域におけるオーバサンプリングはサンプリング周波数を増大させない。したが
って、本発明のスイッチドキャパシタ回路およびオーバサンプリング機構は電力
効率がよくかつ低周波および高周波の双方の用途に使用するのに適している。例
えば、本発明のスイッチドキャパシタ回路は無線通信の用途に使用できる。無線
通信装置、例えば、デジタルセルラ電話、ページャその他、においては、エネル
ギ消費が主な関心事である。本発明の空間領域のオーバサンプリング機構を使用
することにより、セルラ電話のバッテリ寿命を効率よく延長することが可能にな
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係わるスイッチドキャパシタ回路を示す電気回路図
である。

【図２】 本発明に係わるオーバサンプリングプロセスの間にスイッチドキャパシタ回路
に印加される信号のタイミング図である。

【図３】 本発明の別の実施形態に係わるスイッチドキャパシタ回路の電気回路図である
。

【図４】 本発明の別の実施形態に係わるスイッチドキャパシタ回路の電気回路図である
。

【図５】 本発明の別の実施形態に係わるスイッチドキャパシタ回路の電気回路図である
。

【図６】 本発明の別の実施形態に係わるスイッチドキャパシタ回路の電気回路図である
。

【図７】 本発明の別の実施形態に係わるスイッチドキャパシタ回路の電気回路図であ
る。

【符号の説明】

１０ スイッチドキャパシタ回路 １２ 入力端子 １４ 出力端子 １５ 電源導体 ２０ サンプラ ４０ 積分器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 サンプリングノイズを低減するための方法であって、 第１の入力信号を使用して第１の複数の容量を充電する段階、 前記第１の複数の容量を一緒に直列に接続する段階、そして 前記第１の複数の容量に蓄積された電荷を積分器に転送する段階、 を具備することを特徴とするサンプリングノイズを低減するための方法。
2. 【請求項２】 前記第１の複数の容量を充電する段階は前記第１の入力信号
   および基準電圧を前記第１の複数の容量における各々の容量にわたり印加する段
   階を含み、そして 前記第１の複数の容量に蓄積された電荷を積分器に転送する段階は前記複数の
   第１の容量を前記積分器の第１の入力と前記基準電圧との間に直列に接続する段
   階を含む、 請求項１に記載の方法。
3. 【請求項３】 前記第１の複数の容量を充電する段階は基準電圧および前記
   第１の入力信号を前記第１の複数の容量における第１の容量にわたり印加し、前
   記第１の入力信号および第２の入力信号を前記第１の複数の容量における第２の
   容量にわたり印加し、そして前記第２の入力信号および前記基準信号を前記第１
   の複数の容量における第３の容量にわたり印加する段階を含み、そして 前記第１の複数の容量に蓄積された電荷を積分器に転送する段階は前記第１の
   複数の容量を前記積分器の第１の入力および第２の入力の間に直列に接続する段
   階を含む、 請求項１に記載の方法。
4. 【請求項４】 さらに、 前記積分器の第１の出力信号から第１のフィードバック信号を発生する段階、 前記第１のフィードバック信号を使用して第２の複数の容量における容量を選
   択的に充電する段階、そして 前記第１の複数の容量に蓄積された電荷を積分器に転送する一方で前記第２の
   複数の容量に蓄積された電荷を前記積分器に転送する段階、 を具備する請求項１に記載の方法。
5. 【請求項５】 回路であって、該回路は、 第１の複数の積分スイッチであって、前記第１の複数の積分スイッチにおける
   各々の積分スイッチは第１のクロック信号を受けるよう接続された制御電極、第
   １の電流導通電極、および第２の電流導通電極を有するもの、 前記第１の複数の積分スイッチと直列に接続されて積分スイッチとサンプリン
   グ容量の交互の第１の配列を形成する第１の複数のサンプリング容量であって、
   前記第１の配列における各サンプリング容量は前の積分スイッチの前記第２の電
   流導通電極に接続された第１の電極、および引き続く積分スイッチの第１の電流
   導通電極に接続された第２の電極を有し、前記第１の配列における第１の積分ス
   イッチの前記第１の電流導通電極は第１の基準電圧を受けるよう接続されている
   もの、 第１の複数のサンプリングスイッチであって、該第１の複数のサンプリングス
   イッチにおける各々のサンプリングスイッチは第１のクロック信号を受けるよう
   接続された制御電極、前記第１の配列における対応するサンプリング容量の前記
   第１の電極に接続された第１の電流導通電極、および第１の入力信号を受けるよ
   う接続された第２の電流導通電極を有するもの、 第２の複数のサンプリングスイッチであって、該第２の複数のサンプリングス
   イッチにおける各々のサンプリングスイッチは前記第２のクロック信号を受ける
   よう接続された制御電極、前記第１の配列における対応するサンプリング容量の
   前記第２の電極に接続された第１の電流導通電極、および第１の基準信号を受け
   るよう接続された第２の電流導通電極を有するもの、そして 積分器であって、該積分器は前記第１の配列における最後の積分スイッチの第
   ２の電流導通電極に接続された第１の入力、および第１の出力信号を伝送するよ
   う接続された第１の出力を有するもの、 を具備することを特徴とする回路。
6. 【請求項６】 さらに、 前記積分器の第１の出力に接続された入力、出力、およびデジタル制御信号ポ
   ートを有するフィードバック回路、 第２の複数の積分スイッチであって、該第２の複数の積分スイッチにおける各
   々の積分スイッチは前記第１のクロック信号を受けるよう接続された制御電極、
   第１の電流導通電極、および第２の電流導通電極を有するもの、 前記第２の複数の積分スイッチと直列に接続されて積分スイッチとフィードバ
   ック容量の交互の配列を形成する複数のフィードバック容量であって、前記配列
   における各々のフィードバック容量は前の積分スイッチの前記第２の電流導通電
   極に接続された第１の電極、引き続く積分スイッチの前記第１の電流導通電極に
   接続された第２の電極を有し、前記配列における第１の積分スイッチの前記第１
   の電流導通電極は前記第１の基準電圧を受けるよう接続されているもの、 第３の複数のサンプリングスイッチであって、該第３の複数のサンプリングス
   イッチにおける各々のサンプリングスイッチは前記第２のクロック信号を受ける
   よう接続された制御電極、前記配列における対応するフィードバック容量の前記
   第１の電極に接続された第１の電流導通電極、および第２の電流導通電極を有す
   るもの、 第４の複数のサンプリングスイッチであって、該第４の複数のサンプリングス
   イッチにおける各々のサンプリングスイッチは前記第２のクロック信号を受ける
   よう接続された制御電極、前記配列における対応するフィードバック容量の前記
   第２の電極に接続された第１の電流導通電極、および前記第１の基準電圧を受け
   るよう接続された第２の電流導通電極、 複数のシャントスイッチであって、該複数のシャントスイッチにおける各々の
   シャントスイッチは前記フィードバック回路の前記デジタル制御信号ポートに接
   続された制御電極、前記第３の複数のサンプリングスイッチにおける対応するサ
   ンプリングスイッチの第２の電流導通電極に接続された第１の電流導通電極、お
   よび前記第１の基準電圧を受けるよう接続された第２の電流導通電極を有するも
   の、そして 複数のフィードバックスイッチであって、該複数のフィードバックスイッチに
   おける各々のフィードバックスイッチは前記フィードバック回路の前記デジタル
   制御信号ポートに接続された制御電極、対応するシャントスイッチの前記第１の
   電流導通電極に接続された第１の電流導通電極、および前記フィードバック回路
   の出力に接続された第２の電流導通電極を有するもの、 を具備する請求項５に記載の回路。
7. 【請求項７】 前記複数のシャントスイッチの制御電極および前記複数のフ
   ィードバックスイッチの制御電極はダイナミックローテイションエレメントを介
   して前記フィードバック回路の前記デジタル制御信号ポートに接続され、前記ダ
   イナミックローテイションエレメントは前記フィードバック回路の前記デジタル
   制御信号に接続された入力、および前記複数のシャントスイッチの制御電極にか
   つ前記複数のフィードバックスイッチの制御電極に接続された出力ポートを有す
   る請求項６に記載の回路。
8. 【請求項８】 回路であって、該回路は、 第１の電極および第２の電極を有する第１のサンプリング容量、 第１の電極および第２の電極を有する第２のサンプリング容量、 第１の電極および第２の電極を有する第３のサンプリング容量、 第１のクロック信号を受けるよう接続された制御電極、前記第１のサンプリン
   グ容量の前記第１の電極に接続された第１の電流導通電極、および第２の電流導
   通電極を有する第１のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第１のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および第２の電
   流導通電極を有する第２のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第２のサンプ
   リング容量の前記第１の電極に接続された第１の電流導通電極、および第２の電
   流導通電極、および第２の電流導通電極を有する第３のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第２のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および前記第２
   のサンプリングスイッチの前記第２の電流導通電極に接続された第２の電流導通
   電極を有する第４のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第３のサンプ
   リング容量の前記第１の電極に接続された第１の電流導通電極、および前記第３
   のサンプリングスイッチの前記第２の電流導通電極に接続された第２の電流導通
   電極を有する第５のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第３のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および前記第１
   のサンプリングスイッチの前記第２の電流導通電極に接続された第２の電流導通
   電極を有する第６のサンプリングスイッチ、 第２のクロック信号を受けるよう接続された制御電極、第１の電流導通電極、
   および前記第１のサンプリング容量の前記第１の電極に接続された第２の電流導
   通電極を有する第１の積分スイッチ、 前記第２のクロック信号を受けるよう接続された制御電極、前記第１のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および前記第２
   のサンプリング容量の前記第１の電極に接続された第２の電流導通電極を有する
   第２の積分スイッチ、 前記第２のクロック信号を受けるよう接続された制御電極、前記第２のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および前記第３
   のサンプリング容量の前記第１の電極に接続された第２の電流導通電極を有する
   第３の積分スイッチ、そして 前記第１の積分スイッチの前記第１の電流導通電極に接続された第１の入力、
   第１の出力、および第２の出力を有する積分器、 を具備することを特徴とする回路。
9. 【請求項９】 さらに、 前記第２のクロック信号を受けるよう接続された制御電極、前記第３のサンプ
   リング容量の前記第２の電極に接続された第１の電流導通電極、および第２の電
   流導通電極を有する第４の積分スイッチを具備し、前記積分器はさらに前記第４
   の積分スイッチの前記第２の電流導通電極に接続された第２の入力を有する請求
   項８に記載の回路。
10. 【請求項１０】 さらに、 前記積分器の第１の出力に接続された第１の入力、前記積分器の第２の出力に
    接続された第２の入力、第１の出力、第２の出力、およびデジタル制御信号ポー
    トを有するフィードバック回路、 前記第１のサンプリング容量の前記第１の電極に接続された第１の電極、およ
    び第２の電極を有する第１のフィードバック容量、 第１の電極および第２の電極を有する第２のフィードバック容量、 第１の電極および第２の電極を有する第３のフィードバック容量、 前記第１のクロック信号を受けるよう接続された制御電極、前記第１のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および第２の
    電流導通電極を有する第７のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第２のフィー
    ドバック容量の前記第１の電極に接続された第１の電流導通電極、および第２の
    電流導通電極を有する第８のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第２のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および第２の
    電流導通電極を有する第９のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第３のフィー
    ドバック容量の前記第１の電極に接続された第１の電流導通電極、および第２の
    電流導通電極を有する第１０のサンプリングスイッチ、 前記第１のクロック信号を受けるよう接続された制御電極、前記第３のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および前記第
    ６のサンプリングスイッチの前記第２の電流導通電極に接続された第２の電流導
    通電極を有する第１１のサンプリングスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第７のサンプリングスイッチの前記第２の電流導通電極に接続された第１
    の電流導通電極、および基準電圧を受けるよう接続された第２の電流導通電極を
    有する第１のシャントスイッチ、 前記フィードバック回路の前記デジタル制御信号に接続された制御電極、前記
    第８のサンプリングスイッチの前記第２の電流導通電極に接続された第１の電流
    導通電極、および前記基準電圧を受けるよう接続された第２の電流導通電極を有
    する第２のシャントスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第９のサンプリングスイッチの前記第２の電流導通電極に接続された第１
    の電流導通電極、および前記基準電圧を受けるよう接続された第２の電流導通電
    極を有する第３のシャントスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第１０のサンプリングスイッチの前記第２の電流導通電極に接続された第
    １の電流導通電極、および前記基準電圧を受けるよう接続された第２の電流導通
    電極を有する第４のシャントスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第１のシャントスイッチの前記第１の電流導通電極に接続された第１の電
    流導通電極、および前記フィードバック回路の前記第１の出力に接続された第２
    の電流導通電極を有する第１のフィードバックスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第２のシャントスイッチの前記第１の電流導通電極に接続された第１の電
    流導通電極、および前記フィードバック回路の前記第２の出力に接続された第２
    の電流導通電極を有する第２のフィードバックスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第３のシャントスイッチの前記第１の電流導通電極に接続された第１の電
    流導通電極、および前記フィードバック回路の前記第１の出力に接続された第２
    の電流導通電極を有する第３のフィードバックスイッチ、 前記フィードバック回路の前記デジタル制御信号ポートに接続された制御電極
    、前記第４のシャントスイッチの前記第１の電流導通電極に接続された第１の電
    流導通電極、および前記フィードバック回路の前記第２の出力に接続された第２
    の電流導通電極を有する第４のフィードバックスイッチ、 前記第２のクロック信号を受けるよう接続された制御電極、前記第１のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および前記第
    ２のフィードバック容量の前記第１の電極に接続された第２の電流導通電極を有
    する第５の積分スイッチ、 前記第２のクロック信号を受けるよう接続された制御電極、前記第２のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および前記第
    ３のフィードバック容量の前記第１の電極に接続された第２の電流導通電極を有
    する第６の積分スイッチ、そして 前記第２のクロック信号を受けるよう接続された制御電極、前記第３のフィー
    ドバック容量の前記第２の電極に接続された第１の電流導通電極、および前記第
    ４の積分スイッチの前記第２の電流導通電極に接続された第２の電流導通電極を
    有する第７の積分スイッチ、 を具備する請求項９に記載の回路。