JPS6089114A - オフセツト電圧補償回路 - Google Patents
オフセツト電圧補償回路Info
- Publication number
- JPS6089114A JPS6089114A JP59195647A JP19564784A JPS6089114A JP S6089114 A JPS6089114 A JP S6089114A JP 59195647 A JP59195647 A JP 59195647A JP 19564784 A JP19564784 A JP 19564784A JP S6089114 A JPS6089114 A JP S6089114A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- electrode
- output
- offset voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、一般的には補償回路に関するものであシ、詳
細には演算増幅器のオフセット電圧を補償する回路に関
する。
細には演算増幅器のオフセット電圧を補償する回路に関
する。
技術背景
切替えられるコンデンサ（ｓｗｉｔｃｈｅｄ ｃａｐａ
ｃｉｔｏｒ）技術を利用する演算増幅器のオフセット電
圧補償回路は、代弄的に２個またそれ以上のコンデンサ
を使用する。第１コンデンサは、典型的には入力電圧を
演算増幅器の所定入力に交流結合させ、第２コンデンサ
は、代弐的にはオフセット電圧の充電取消しに利用され
る。オフセット電圧を周期的にかつ自動的に零にするそ
の様な回路は、ｋｅｌｌｅｙ等によシ発明され、その譲
受人に譲渡された米国特許４，３５５，２８５号により
教示されている。代衣的なオフセット電圧補償回路は、
また、多数の又は複雑な制御信号を利用している。
ｃｉｔｏｒ）技術を利用する演算増幅器のオフセット電
圧補償回路は、代弄的に２個またそれ以上のコンデンサ
を使用する。第１コンデンサは、典型的には入力電圧を
演算増幅器の所定入力に交流結合させ、第２コンデンサ
は、代弐的にはオフセット電圧の充電取消しに利用され
る。オフセット電圧を周期的にかつ自動的に零にするそ
の様な回路は、ｋｅｌｌｅｙ等によシ発明され、その譲
受人に譲渡された米国特許４，３５５，２８５号により
教示されている。代衣的なオフセット電圧補償回路は、
また、多数の又は複雑な制御信号を利用している。
発明の要約
本発明の目的は、改良されたオフセット電圧補償回路を
提供することである。
提供することである。
本発明の他の目的は、入力回路と直流結合されない演算
増幅器のオフセット電圧を自動的に零にする改良された
回路を提供することである。
増幅器のオフセット電圧を自動的に零にする改良された
回路を提供することである。
本発明のさらに他の目的は、単一のコンデンサ及び−組
の重複しない（ｎｏｎ−ｏｖｅｒｌａｐｐｉｎｇ）クロ
ック信号な利用する改良されたオフセット電圧補償回路
を提供することである。
の重複しない（ｎｏｎ−ｏｖｅｒｌａｐｐｉｎｇ）クロ
ック信号な利用する改良されたオフセット電圧補償回路
を提供することである。
上記の目的及び他の目的を実行する場合、１つの形式と
して正及び負入力及び出力端子を有する演算増幅器を具
えるオフセット電圧補償回路が提供される。オフセット
電圧コンデンサは、演算増幅器の負入力と第１オフセツ
ト・スイッチの第１端子の両方に接続された第１電極を
具えている。
して正及び負入力及び出力端子を有する演算増幅器を具
えるオフセット電圧補償回路が提供される。オフセット
電圧コンデンサは、演算増幅器の負入力と第１オフセツ
ト・スイッチの第１端子の両方に接続された第１電極を
具えている。
第２及び第３オフセツト・スイッチの第１端子は、オフ
セット・コンデンサの第２電極に接続される。
セット・コンデンサの第２電極に接続される。
第２スイツチの第２端子は、演算増幅器の正入力に接続
され、演算増幅器は、またアナログ接地の如き基準電圧
端子にも接続される。第１及び第３スイツチは、共に第
２端子を演算増幅器の出力に接続させる。直流結合でな
い（ｎｏｎ−Ｄ、Ｃ，ｃｏｕｐｌｅｄ）入力信号を与え
る入力回路は、演算増幅器の負入力に直結される。自動
零調整（ａｎｔｏｚｅｒｏ ）補償時間フレームの間、
演算増幅器は、利得１構造（ｕｎｉｔｙ ｇａｌｎ ｃ
ｏｎｆｉｇｕｒａｔｉｏｎ）に構成され、オフセット電
圧コンデンサは、負入力に関し演算増幅器の負オフセッ
ト電圧に充電されるように構成される。有効出力時間フ
レームの間、オフセット・キャパシタンス手段の第２￥
Ｌ極は、演算増幅器の出力に結合され、第１電極は、演
算増幅器の負入力にのみ接続される。
され、演算増幅器は、またアナログ接地の如き基準電圧
端子にも接続される。第１及び第３スイツチは、共に第
２端子を演算増幅器の出力に接続させる。直流結合でな
い（ｎｏｎ−Ｄ、Ｃ，ｃｏｕｐｌｅｄ）入力信号を与え
る入力回路は、演算増幅器の負入力に直結される。自動
零調整（ａｎｔｏｚｅｒｏ ）補償時間フレームの間、
演算増幅器は、利得１構造（ｕｎｉｔｙ ｇａｌｎ ｃ
ｏｎｆｉｇｕｒａｔｉｏｎ）に構成され、オフセット電
圧コンデンサは、負入力に関し演算増幅器の負オフセッ
ト電圧に充電されるように構成される。有効出力時間フ
レームの間、オフセット・キャパシタンス手段の第２￥
Ｌ極は、演算増幅器の出力に結合され、第１電極は、演
算増幅器の負入力にのみ接続される。
上記の目的及び他の目的、本発明の特徴及び利点は、以
下の図面に関連し行なわれる次の詳細説明からよシ明確
に理ｍされるであろう。
下の図面に関連し行なわれる次の詳細説明からよシ明確
に理ｍされるであろう。
本発明の詳細な説明
第１図に図示するのは、オフセット電圧補償回路１０で
あフ、それは積分回路として機能し、演算増幅器１１
、 ｉＪ分コンデンサとして機能するオフセット電圧補
償コンデンサ１２．およびオフセット電圧スイッチ１３
、１４ 、１５を具える。
あフ、それは積分回路として機能し、演算増幅器１１
、 ｉＪ分コンデンサとして機能するオフセット電圧補
償コンデンサ１２．およびオフセット電圧スイッチ１３
、１４ 、１５を具える。
積分コンデンサ１２の第１電極は、演算増幅器１１の負
入力に接続される。スイッチ１３は、第１端子を、演算
増幅器１１の正入力端子と基準電圧即ちアナログ接地Ｖ
ＡＧに接続される電圧端との両方に接続させる。スイッ
チ１３の第２端子は、積分コンデンサの第２電極とスイ
ッチ１４の第１端子の両方に接続される。スイッチ１５
の第１端子は、積分コンデンサルの第１電極と演算増幅
器１１の負入力の両方に接続される。スイッチ１５の第
２端子は、スイッチ１４の第２端子と演算増幅器１１の
出力の両方に接続される。入力回路１６は、出力を演算
増幅器１１の負入力に直結させる。好ましい実施例にお
いて、スイッチ１３ 、１４及び１５は、第２図におい
て図示される重複しない（ｎｏｎ−ｏｖｅｒｌａｐｐｉ
ｎｇ）クロック信号φ１及びφ２を供給するクロック回
路１７によシ、普通の方法でクロックされる０ＭＯ８伝
送ゲートである。スイッチ１５は、その制御入力に加え
られるクロック信号φ１が、高（ｈｉｇｈ）状態の時に
導通し、クロック信号φ１が、低（ｌｏｗ）状態の時に
非導通となるように構成される。同様に、スイッチ１４
は、クロック信号φ２が高状態にある時導通し、クロッ
ク信号φ２が低状態の時非導通となるように構成される
。対照的に、スイッチ１３は、クロック信号φ２が低状
態の時に導通し、クロック信号φ２が高状態の時に非導
通となるように構成される。
入力に接続される。スイッチ１３は、第１端子を、演算
増幅器１１の正入力端子と基準電圧即ちアナログ接地Ｖ
ＡＧに接続される電圧端との両方に接続させる。スイッ
チ１３の第２端子は、積分コンデンサの第２電極とスイ
ッチ１４の第１端子の両方に接続される。スイッチ１５
の第１端子は、積分コンデンサルの第１電極と演算増幅
器１１の負入力の両方に接続される。スイッチ１５の第
２端子は、スイッチ１４の第２端子と演算増幅器１１の
出力の両方に接続される。入力回路１６は、出力を演算
増幅器１１の負入力に直結させる。好ましい実施例にお
いて、スイッチ１３ 、１４及び１５は、第２図におい
て図示される重複しない（ｎｏｎ−ｏｖｅｒｌａｐｐｉ
ｎｇ）クロック信号φ１及びφ２を供給するクロック回
路１７によシ、普通の方法でクロックされる０ＭＯ８伝
送ゲートである。スイッチ１５は、その制御入力に加え
られるクロック信号φ１が、高（ｈｉｇｈ）状態の時に
導通し、クロック信号φ１が、低（ｌｏｗ）状態の時に
非導通となるように構成される。同様に、スイッチ１４
は、クロック信号φ２が高状態にある時導通し、クロッ
ク信号φ２が低状態の時非導通となるように構成される
。対照的に、スイッチ１３は、クロック信号φ２が低状
態の時に導通し、クロック信号φ２が高状態の時に非導
通となるように構成される。
この構成において、スイッチ１５は出来るだけ小さく製
作され、その結果関連した寄生電流（ｐａｒａ−Ｂｌｔ
ｌｃａ）は最小にされる。これは、演算増幅器１１の負
入力ノードが、オフセット電圧補償に関し最も重要なノ
ードであるからである。それ故、好ましい形式では、ス
イッチ１５は、いくつかの普通の方法中の１つの寄生電
流を補償される伝送ゲートである。しかし、スイッチ１
３及び１４は、演算増幅器１１の負入力に接続されない
から、重複しない制御信号が利用される場合、非補償ス
イッチでよい。
作され、その結果関連した寄生電流（ｐａｒａ−Ｂｌｔ
ｌｃａ）は最小にされる。これは、演算増幅器１１の負
入力ノードが、オフセット電圧補償に関し最も重要なノ
ードであるからである。それ故、好ましい形式では、ス
イッチ１５は、いくつかの普通の方法中の１つの寄生電
流を補償される伝送ゲートである。しかし、スイッチ１
３及び１４は、演算増幅器１１の負入力に接続されない
から、重複しない制御信号が利用される場合、非補償ス
イッチでよい。
スイッチ１４は、積分器出力の有効期間の間、積分コン
デンサ１２と直列に接続されるから、スイッチ１４０寸
法は、部分的にオフセット電圧補償回路１゜の最大動作
周波数を決定する。
デンサ１２と直列に接続されるから、スイッチ１４０寸
法は、部分的にオフセット電圧補償回路１゜の最大動作
周波数を決定する。
動作において、オフセット電圧補償回路１０は、自動零
調整期間の間、オフセット電圧を補正する自動零調整（
ａｕｔｏ−ｚｅｒｏｅｄ）演算増幅器として機能し、ま
た第２図に図示する有効出方期間中は積分器として機能
する。自動零期間中、演算増幅器１１は、導通するスイ
ッチ１３ 、１５及び非導通となるスイッチ１４を有す
る非反転の利得１の増幅器として構成される。オフセッ
ト電圧は、正入力端子電圧がＶＡＧで、負入力端子電圧
が、 Ｖｏｆｆｓｅｔである演算増幅器１１の正及び負
の入力端子間に存在する。
調整期間の間、オフセット電圧を補正する自動零調整（
ａｕｔｏ−ｚｅｒｏｅｄ）演算増幅器として機能し、ま
た第２図に図示する有効出方期間中は積分器として機能
する。自動零期間中、演算増幅器１１は、導通するスイ
ッチ１３ 、１５及び非導通となるスイッチ１４を有す
る非反転の利得１の増幅器として構成される。オフセッ
ト電圧は、正入力端子電圧がＶＡＧで、負入力端子電圧
が、 Ｖｏｆｆｓｅｔである演算増幅器１１の正及び負
の入力端子間に存在する。
自動零期間中、積分コンデンサ１２は、演算増幅器１１
の正及び負入力端子間に有効に接続され％ Ｖｏｆｆｓ
ｅｔ電位に充電される。スイッチ１５は、低論理レベル
に遷移するクロック信号φ１により、非導通にされる。
の正及び負入力端子間に有効に接続され％ Ｖｏｆｆｓ
ｅｔ電位に充電される。スイッチ１５は、低論理レベル
に遷移するクロック信号φ１により、非導通にされる。
演算増幅器１１の出力における電圧は、今や変化可能で
あるが、しかしコンデンサ１２の第１電極は、直流（Ｄ
、Ｃ，）電源に接続されていないため、積分コンデンサ
校へ電荷は転送され外いであろう。
あるが、しかしコンデンサ１２の第１電極は、直流（Ｄ
、Ｃ，）電源に接続されていないため、積分コンデンサ
校へ電荷は転送され外いであろう。
従って、入力回路は、自動零期間の間、コンデンサ１２
へ電荷を転送しない。短時間後、スイッチ１３は非導通
にされ、スイッチ１４は導通にされ、それによシ積分コ
ンデンサ枝の第２電極をＶＡＧよシ切離し、第２電極を
演算増幅器ｉｉの出力に接続する。
へ電荷を転送しない。短時間後、スイッチ１３は非導通
にされ、スイッチ１４は導通にされ、それによシ積分コ
ンデンサ枝の第２電極をＶＡＧよシ切離し、第２電極を
演算増幅器ｉｉの出力に接続する。
この時点において、自動零期間は終了し、積分器有効期
間が開始する。スイッチングは、演算増幅器１１の出力
が新しい電圧に転回出来る前に完了される故に、スイッ
チ１３及び１４のスイッチング動作は、電圧誤差を起こ
さない。それ故、積分コンデンサｎは−Ｖｏｆｆｓｅｔ
に充電され、その第２電極がスイッチ１４を介して演算
増幅器１１の出力に接続される時、その出力電圧が積分
有効出力期間の初めにＶＡＧであれば、出力は単に安定
である。積分有効出力期間中、電荷は、非直流入力回路
１６を経由して積分コンデンサに結合され、積分動作を
実行する。
間が開始する。スイッチングは、演算増幅器１１の出力
が新しい電圧に転回出来る前に完了される故に、スイッ
チ１３及び１４のスイッチング動作は、電圧誤差を起こ
さない。それ故、積分コンデンサｎは−Ｖｏｆｆｓｅｔ
に充電され、その第２電極がスイッチ１４を介して演算
増幅器１１の出力に接続される時、その出力電圧が積分
有効出力期間の初めにＶＡＧであれば、出力は単に安定
である。積分有効出力期間中、電荷は、非直流入力回路
１６を経由して積分コンデンサに結合され、積分動作を
実行する。
非直流結合入力回路１６が電流源回路として機能すれば
、演算増幅器１１の出力は、関数発生器に有用であるラ
ンプ（ｒ ａｍｐ ）信号となる。非直流結合入力回路
１６がコンデンサ回路網であれば、演算増幅器１１の出
力は、標本（サンプル）データ・システム、または他の
システムに使用される電圧基準を作るのに有用な精密利
得段として使用されうる。
、演算増幅器１１の出力は、関数発生器に有用であるラ
ンプ（ｒ ａｍｐ ）信号となる。非直流結合入力回路
１６がコンデンサ回路網であれば、演算増幅器１１の出
力は、標本（サンプル）データ・システム、または他の
システムに使用される電圧基準を作るのに有用な精密利
得段として使用されうる。
オフセット電圧補償回路１ｏは、その機能が積分コンデ
ンサ１２が周期的にリセットされるのを許す限シ、他の
スイッチ・コンデンサ機能としてもまた使用されうる。
ンサ１２が周期的にリセットされるのを許す限シ、他の
スイッチ・コンデンサ機能としてもまた使用されうる。
今までに、単一のコンデンサ及び単一組の制御信号（φ
ｌ及びφｌＩ）のみを使用するオフセット電圧補償回路
が提供されたことは、明らかである。本発明において、
スイッチに関連する電圧誤差は、１個のスイッチ（スイ
ッチ１５）にのみ限定される。
ｌ及びφｌＩ）のみを使用するオフセット電圧補償回路
が提供されたことは、明らかである。本発明において、
スイッチに関連する電圧誤差は、１個のスイッチ（スイ
ッチ１５）にのみ限定される。
単一組の制御信号に関連する設定期間は存在しない。演
算増幅器の入力オフセット電圧を直接に積分コンデンサ
に記憶することにより、クロッキング論理は簡単化され
る。本発明の構造は、大きさく５ｉｚｅ）の効率的配置
によシ製作されうる回路を供給する。さらに本発明は、
入力において切替えのない直流通路（ｐａｔｈ）を具え
ないいかなる積分器段にも利用されることが出来る。
算増幅器の入力オフセット電圧を直接に積分コンデンサ
に記憶することにより、クロッキング論理は簡単化され
る。本発明の構造は、大きさく５ｉｚｅ）の効率的配置
によシ製作されうる回路を供給する。さらに本発明は、
入力において切替えのない直流通路（ｐａｔｈ）を具え
ないいかなる積分器段にも利用されることが出来る。
本発明は、好ましい実施例との関連で説明されているが
、本発明は、種々の方法にて変更され、特定して詳述し
、前述した実施例以外の多くの実施例が想定できること
は、当業技術者にとって明らかである。従って、本発明
の真の精神と範囲内に包含されるすべての変形を含むこ
とは、添付の特許請求の範囲によル意図されている。
、本発明は、種々の方法にて変更され、特定して詳述し
、前述した実施例以外の多くの実施例が想定できること
は、当業技術者にとって明らかである。従って、本発明
の真の精神と範囲内に包含されるすべての変形を含むこ
とは、添付の特許請求の範囲によル意図されている。
次に、本発明の実施の態様を列記する
１、 正入力を基準電圧端子に接続させ、負入力をオフ
セット補償コンデンサの第１電極に接続さ七４せ、かつ
出力を有する演算増幅器のオフセット電圧を補償する方
法にして、利得１構成の演算増幅器を結合するステップ
、 オフセット電圧コンデンサの第１電極を演算増幅器の負
入力に結合させ、オフセット電圧がオフセット電圧コン
デンサに記憶されている補償時間フレームの間、オフセ
ット電圧コンデンサの第２電極を演算増幅器の正入力端
子に結合させるステップ、 オフセット電圧コンデンサの第２′Ｎ、極を演算増幅器
の正入力から減結合させるステップ、オフセット電圧コ
ンデンサの第２を極を、有効出力時間フレームの間、演
算増幅器の出力に結合させ、それにより演算増幅器のオ
フセット電圧を自動的に零にするステップ、 を具えるオフセット電圧補償方法。
セット補償コンデンサの第１電極に接続さ七４せ、かつ
出力を有する演算増幅器のオフセット電圧を補償する方
法にして、利得１構成の演算増幅器を結合するステップ
、 オフセット電圧コンデンサの第１電極を演算増幅器の負
入力に結合させ、オフセット電圧がオフセット電圧コン
デンサに記憶されている補償時間フレームの間、オフセ
ット電圧コンデンサの第２電極を演算増幅器の正入力端
子に結合させるステップ、 オフセット電圧コンデンサの第２′Ｎ、極を演算増幅器
の正入力から減結合させるステップ、オフセット電圧コ
ンデンサの第２を極を、有効出力時間フレームの間、演
算増幅器の出力に結合させ、それにより演算増幅器のオ
フセット電圧を自動的に零にするステップ、 を具えるオフセット電圧補償方法。
第１図は、本発明の好ましい実施例を部分的概略形式に
て図示している。 第２図は、第１図に図示された概略的実施例に対する図
式タイミング線図である。 第１図において、 １０はオフセット電圧補償回路、１１は演算増幅器、１
２はオフセット電圧補償コンデンサ（積分コンデンサ）
、１３．１４．１５はオフセット電圧スイッチ、１６
は入力回路、１７はクロック。 特許出願人 モトローラ・インコーポレーテツド代理人
弁理士玉蟲久五部
て図示している。 第２図は、第１図に図示された概略的実施例に対する図
式タイミング線図である。 第１図において、 １０はオフセット電圧補償回路、１１は演算増幅器、１
２はオフセット電圧補償コンデンサ（積分コンデンサ）
、１３．１４．１５はオフセット電圧スイッチ、１６
は入力回路、１７はクロック。 特許出願人 モトローラ・インコーポレーテツド代理人
弁理士玉蟲久五部
Claims (1)
- 【特許請求の範囲】 １、 正入力端子を、基準電圧を受信するメートに結合
させ、負入力端子、及び出力端子を有する演算増幅器と
の結合において、 演算増幅器の負入力に結合される第１電極及び第２電極
を具えるオフセットキャパシタンス手段、オフセットキ
ャパシタンス手段の第１電極を演算増幅器の出力に結合
させ、他方、補償時間フレームの間、オフセットキャパ
シタンス手段の第２電極を演算増幅器の正入力端子に結
合させ、有効出力時間フレームの間、オフセットキャパ
シタンス手段の第２電極を演算増幅器の出力に結合させ
るオフセットスイッチング手段、 を具備することを特徴とする演算増幅器に関連したオフ
セット電圧補償回路。 ２ オフセットスイッチング手段は、 第１電極を演算増幅器の負入力に接続させ、第２電極を
演算増幅器の出力に接続させ、補償制御信号を受信する
制御電極を有する第１スイー′ツチ、第１電極をオフセ
ットキャパシタンス手段の第２電極に接続させ、第２電
極を演算増幅器の出力に接続させ、有効出力制御信号を
受信する制御電極を有する第２スイツチ、 第１電極を演算増幅器の正入力に接続させ、第２電極を
オフセットキャパシタンス手段の第２電極に接続させ、
有効出力制御信号を受信する制御電極を有する第３スイ
ツチ、 を具える前記特許請求の範囲第１項記載のオフセット電
圧補償回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53846083A | 1983-10-03 | 1983-10-03 | |
| US538460 | 1983-10-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089114A true JPS6089114A (ja) | 1985-05-20 |
Family
ID=24147036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59195647A Pending JPS6089114A (ja) | 1983-10-03 | 1984-09-18 | オフセツト電圧補償回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6089114A (ja) |
| KR (1) | KR850003084A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS634225A (ja) * | 1986-06-24 | 1988-01-09 | Asahi Optical Co Ltd | 電子シャッターカメラの測光アンプ |
| JP2009531235A (ja) * | 2006-02-20 | 2009-09-03 | フリト−レイ ノース アメリカ インコーポレイテッド | 遮断性を有する分離可能に連結した容器を製造する方法 |
| JP2016522434A (ja) * | 2013-04-25 | 2016-07-28 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 外部補償誘導回路及びその誘導方法、表示装置 |
-
1984
- 1984-09-18 JP JP59195647A patent/JPS6089114A/ja active Pending
- 1984-10-02 KR KR1019840006089A patent/KR850003084A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS634225A (ja) * | 1986-06-24 | 1988-01-09 | Asahi Optical Co Ltd | 電子シャッターカメラの測光アンプ |
| JPH0587812B2 (ja) * | 1986-06-24 | 1993-12-20 | Asahi Optical Co Ltd | |
| JP2009531235A (ja) * | 2006-02-20 | 2009-09-03 | フリト−レイ ノース アメリカ インコーポレイテッド | 遮断性を有する分離可能に連結した容器を製造する方法 |
| JP2016522434A (ja) * | 2013-04-25 | 2016-07-28 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 外部補償誘導回路及びその誘導方法、表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850003084A (ko) | 1985-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582862B1 (en) | Switched capacitor amplifier circuit | |
| US20010011923A1 (en) | Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier | |
| KR100599326B1 (ko) | 샘플링 잡음을 감소시키기 위한 회로와 방법 및 이 회로를 포함하는 무선 통신 디바이스 | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| JP3485895B2 (ja) | オフセットおよびノンリニアリティを補償した増幅器およびその方法 | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| CA1246158A (en) | Sample-and-hold circuit arrangement | |
| US4728811A (en) | Sample-and-hold circuit | |
| WO1982002804A1 (en) | Auto-zeroing operational amplifier circuit | |
| US4647865A (en) | Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier | |
| JPS6089114A (ja) | オフセツト電圧補償回路 | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| EP1250751B1 (en) | Electronic circuit | |
| US5570048A (en) | Sample-and-hold circuit with reduced clock feedthrough | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| EP0594242B1 (en) | Sample-and-hold circuit with reduced clock feedthrough | |
| US6057713A (en) | Method and apparatus for performing voltage sampling | |
| JPH051509B2 (ja) | ||
| AU603691B2 (en) | Isolated analog voltage sense circuit | |
| JPH01147943A (ja) | データ受信回路 | |
| CN113381729A (zh) | 一种开关电容积分器及提高其瞬态性能的控制方法 | |
| KR19980062149U (ko) | 샘플 앤드 홀드회로의 오프셋 보상장치 | |
| JPS62277815A (ja) | Ａ／ｄ変換器 | |
| JPS63245004A (ja) | 低周波増幅回路 |