JP3158414B2 - エコーキャンセラ - Google Patents
エコーキャンセラInfo
- Publication number
- JP3158414B2 JP3158414B2 JP16590990A JP16590990A JP3158414B2 JP 3158414 B2 JP3158414 B2 JP 3158414B2 JP 16590990 A JP16590990 A JP 16590990A JP 16590990 A JP16590990 A JP 16590990A JP 3158414 B2 JP3158414 B2 JP 3158414B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- echo
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/238—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using initial training sequence
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２線式デジタル伝送装置等に用いるエコーキ
ャンセラに関し、特にアダプティブ・デジタル・フィル
タを用いた適応可変型エコーキャンセラに関する。
ャンセラに関し、特にアダプティブ・デジタル・フィル
タを用いた適応可変型エコーキャンセラに関する。
従来のエコーキャンセラは入力信号をA/D変換回路に
よりデジタル信号に変換し、そのデジタル信号とアダプ
ティブ・デジタル・フィルタにより発生したエコーレプ
リカ信号をデジタル的に減算し、エコー信号のキャンセ
ルを行う構成となっていた（例えば、ISSCC'89 DIGEST
pp256−257“An ANSI Standard ISDN Transcever Chi
p Set"、同DIGEST pp258−259“An ISDN Echo Cancell
ing Transcever Chip Set for 2B1Q Coded U−Interfac
e"、同DIGEST pp260−261“2B1Q Transcever for the
ISDN Subscriber Loop"）。
よりデジタル信号に変換し、そのデジタル信号とアダプ
ティブ・デジタル・フィルタにより発生したエコーレプ
リカ信号をデジタル的に減算し、エコー信号のキャンセ
ルを行う構成となっていた（例えば、ISSCC'89 DIGEST
pp256−257“An ANSI Standard ISDN Transcever Chi
p Set"、同DIGEST pp258−259“An ISDN Echo Cancell
ing Transcever Chip Set for 2B1Q Coded U−Interfac
e"、同DIGEST pp260−261“2B1Q Transcever for the
ISDN Subscriber Loop"）。
次に従来のエコーキャンセラの動作について説明す
る。
る。
第９図に従来の２線式デジタル伝送装置に用いるエコ
ーキャンセラの基本的な構成を示す。図９において、参
照数字83は遅延回路、84はD/A変換回路、85はローパス
・フィルタ、86はライン・ドライバ、87はバランシング
・ネットワーク、88は加算回路、89はローパス・フィル
タ、90はA/D変換回路、91はデジタル・ローパス・フィ
ルタ、92は加算回路、93は線路等化回路、94はアダプテ
ィブ・デジタル・フィルタ、95はスイッチ、R3及びR4は
抵抗、Trはトランス、TDは送信信号、RDはエコーキャン
セラ後の受信信号を示し、端子L1及びL2に２線式伝送路
が接続される。送信信号TDは遅延回路、D/A変換回路、
ローパス・フィルタ、ライン・ドライバ、トランスを介
して伝送路に送出される。抵抗R3及びR4とバラシング・
ネットワーク（87）と加算回路（88）はハイブリッド回
路を構成している。今、トランスと伝送路のインピーダ
ンスをZ1、バランシング・ネットワークのインピーダン
スをZbとすると、R4/Zb＝R3/Z1の条件が満足されれば、
ブリッジ回路が平衡状態にあり加算回路の出力には相手
側の送信信号、即ちファー・エンド・シグナルのみが出
力される。この様にバランシング・ネットワークのみで
完全な平衡条件を実現する事ができれば、送信信号の受
信部への回り込み、即ちエコーは発生しない。ところ
が、伝送路が分布定数回路であるのに対して、バランシ
ング・ネットワークは一般的に集中定数回路で構成され
るため、完全な平衡条件を実現する事ができない。従っ
てバランシング・ネットワークによりある程度エコーが
抑圧されるが、完全に零にすることはできない。そこで
受信部にエコーキャンセラが必要となる。今、バランシ
ング・ネットワークのエコー抑圧量を20dB、伝送線路の
最大損失を50dBとし、20dBの信号／エコー信号比を得よ
うとすると、エコーキャンセラーは50dBのエコー抑圧を
実現しなければならないことになる。
ーキャンセラの基本的な構成を示す。図９において、参
照数字83は遅延回路、84はD/A変換回路、85はローパス
・フィルタ、86はライン・ドライバ、87はバランシング
・ネットワーク、88は加算回路、89はローパス・フィル
タ、90はA/D変換回路、91はデジタル・ローパス・フィ
ルタ、92は加算回路、93は線路等化回路、94はアダプテ
ィブ・デジタル・フィルタ、95はスイッチ、R3及びR4は
抵抗、Trはトランス、TDは送信信号、RDはエコーキャン
セラ後の受信信号を示し、端子L1及びL2に２線式伝送路
が接続される。送信信号TDは遅延回路、D/A変換回路、
ローパス・フィルタ、ライン・ドライバ、トランスを介
して伝送路に送出される。抵抗R3及びR4とバラシング・
ネットワーク（87）と加算回路（88）はハイブリッド回
路を構成している。今、トランスと伝送路のインピーダ
ンスをZ1、バランシング・ネットワークのインピーダン
スをZbとすると、R4/Zb＝R3/Z1の条件が満足されれば、
ブリッジ回路が平衡状態にあり加算回路の出力には相手
側の送信信号、即ちファー・エンド・シグナルのみが出
力される。この様にバランシング・ネットワークのみで
完全な平衡条件を実現する事ができれば、送信信号の受
信部への回り込み、即ちエコーは発生しない。ところ
が、伝送路が分布定数回路であるのに対して、バランシ
ング・ネットワークは一般的に集中定数回路で構成され
るため、完全な平衡条件を実現する事ができない。従っ
てバランシング・ネットワークによりある程度エコーが
抑圧されるが、完全に零にすることはできない。そこで
受信部にエコーキャンセラが必要となる。今、バランシ
ング・ネットワークのエコー抑圧量を20dB、伝送線路の
最大損失を50dBとし、20dBの信号／エコー信号比を得よ
うとすると、エコーキャンセラーは50dBのエコー抑圧を
実現しなければならないことになる。
次に受信部の動作について説明する。
前述の様に加算回路（88）の出力にはファーエンド信
号とエコー信号の加算信号が出力される。この信号はロ
ーパス・フィルタ（89）で帯域外雑音を除去した後A/D
変換回路（90）でデジタル信号に変換される。このA/D
変換回路は高い線形性が要求されるため、一般的にはオ
ーバーサンプリング型のA/D変換器が用いられる。本従
来例はこのオーバーサンプリング型A/D変換器を用いた
構成をしめしている。デジタル・ローパス・フィルタ
（91）はオーバーサンプリング型A/D変換器の出力を入
力し、高周波の量子化雑音除去及びオーバーサンプリン
グ周波数からボーレート周波数（送信信号TDの周波数）
へのデシメーションを行う。次にデジタル・ローパス・
フィルタの出力はアダプティブ・デジタル・フィルタ
（94）の出力と加算回路（92）で加算される。アダプテ
ィブ・デジタル・フィルタの動作の詳細は後で説明する
が、ここでボーレートのエコーレプリカが発生され、ア
ダプティブ・デジタル・フィルタが引き込みを完了して
いれば加算回路（92）の出力では完全にエコー信号が除
去される。従って加算回路（92）の出力にはファーエン
ド信号のみが出力される。このファーエンド信号は線路
等化回路（93）で伝送歪を除去し、受信信号（RD）を出
力する。
号とエコー信号の加算信号が出力される。この信号はロ
ーパス・フィルタ（89）で帯域外雑音を除去した後A/D
変換回路（90）でデジタル信号に変換される。このA/D
変換回路は高い線形性が要求されるため、一般的にはオ
ーバーサンプリング型のA/D変換器が用いられる。本従
来例はこのオーバーサンプリング型A/D変換器を用いた
構成をしめしている。デジタル・ローパス・フィルタ
（91）はオーバーサンプリング型A/D変換器の出力を入
力し、高周波の量子化雑音除去及びオーバーサンプリン
グ周波数からボーレート周波数（送信信号TDの周波数）
へのデシメーションを行う。次にデジタル・ローパス・
フィルタの出力はアダプティブ・デジタル・フィルタ
（94）の出力と加算回路（92）で加算される。アダプテ
ィブ・デジタル・フィルタの動作の詳細は後で説明する
が、ここでボーレートのエコーレプリカが発生され、ア
ダプティブ・デジタル・フィルタが引き込みを完了して
いれば加算回路（92）の出力では完全にエコー信号が除
去される。従って加算回路（92）の出力にはファーエン
ド信号のみが出力される。このファーエンド信号は線路
等化回路（93）で伝送歪を除去し、受信信号（RD）を出
力する。
次にエコーレプリカを発生するアダプティブ・デジタ
ル・フィルタについて説明する。第10図は代表的なアダ
プティブ・デジタルフィルタの構成例を示した物であ
る。入力端子（IN1）には送信信号（TD）が入力され、
入力端子（IN2）には加算回路（92）の出力または線路
等化回路（93）の出力が入力される。入力端子（IN2）
に入力される信号の選択はスイッチ（95）により行わ
れ、アダプティブ・デジタル・フィルタが引き込みを完
了するまでは加算回路出力が選択され、引き込み完了後
線路等化回路出力が選択される。今ファーエンド信号が
零の状態を仮定すると入力端子（IN2）に加わる信号は
エコーキャンセラの誤差信号を意味する。図中αは引き
込み速度を決定する定数で、一般的にはα≪１の値が用
いられる。又、図の単位遅延回路（Ｔ）はボーレートの
１周期の遅延を発生する。各タップに接続された積分回
路（98）で送信信号と誤差信号の相関を取って積分を行
なう。この結果として各積分器にはボーレート周期でサ
ンプリングしたエコー波形が蓄積される。またこのエコ
ー波形は送信信号のタイミングに合わせて各タップから
出力され、加算回路（99）で加算され、アダプティブ・
ディジタル・フィルタの出力となる。又、ファーエンド
信号が加わった場合においても、ファーエンド信号と送
信信号とは無相関であるため上記と同様の動作となる。
ル・フィルタについて説明する。第10図は代表的なアダ
プティブ・デジタルフィルタの構成例を示した物であ
る。入力端子（IN1）には送信信号（TD）が入力され、
入力端子（IN2）には加算回路（92）の出力または線路
等化回路（93）の出力が入力される。入力端子（IN2）
に入力される信号の選択はスイッチ（95）により行わ
れ、アダプティブ・デジタル・フィルタが引き込みを完
了するまでは加算回路出力が選択され、引き込み完了後
線路等化回路出力が選択される。今ファーエンド信号が
零の状態を仮定すると入力端子（IN2）に加わる信号は
エコーキャンセラの誤差信号を意味する。図中αは引き
込み速度を決定する定数で、一般的にはα≪１の値が用
いられる。又、図の単位遅延回路（Ｔ）はボーレートの
１周期の遅延を発生する。各タップに接続された積分回
路（98）で送信信号と誤差信号の相関を取って積分を行
なう。この結果として各積分器にはボーレート周期でサ
ンプリングしたエコー波形が蓄積される。またこのエコ
ー波形は送信信号のタイミングに合わせて各タップから
出力され、加算回路（99）で加算され、アダプティブ・
ディジタル・フィルタの出力となる。又、ファーエンド
信号が加わった場合においても、ファーエンド信号と送
信信号とは無相関であるため上記と同様の動作となる。
この従来のエコーキャンセラでは、エコー信号がA/D
変換回路に入力されるためA/D変換回路の非線形性がエ
コーキャンセラの特性を決定してしまう。又、A/D変換
回路にはエコー信号とファーエンド信号の加算信号が入
力されるためA/D変換回路及びエコーレプリカを加算す
る加算回路に広いダイナミックレンジが要求されるた
め、回路規模が大きくなるという欠点があった。
変換回路に入力されるためA/D変換回路の非線形性がエ
コーキャンセラの特性を決定してしまう。又、A/D変換
回路にはエコー信号とファーエンド信号の加算信号が入
力されるためA/D変換回路及びエコーレプリカを加算す
る加算回路に広いダイナミックレンジが要求されるた
め、回路規模が大きくなるという欠点があった。
上記の欠点を解決する手段として、アダプティブ・デ
ジタル・フィルタの出力をD/A変換し、ローパス・フィ
ルタで波形成形したエコーレプリカを作成し、A/D変換
器の前でエコーレプリカ減算する手段が考えられるが、
この方法を実現するためには線形性の非常に高いD/A変
換回路およびローパス・フィルタが必要になり、実現が
困難である。
ジタル・フィルタの出力をD/A変換し、ローパス・フィ
ルタで波形成形したエコーレプリカを作成し、A/D変換
器の前でエコーレプリカ減算する手段が考えられるが、
この方法を実現するためには線形性の非常に高いD/A変
換回路およびローパス・フィルタが必要になり、実現が
困難である。
本発明のエコーキャンセラは、送信信号をエコーキャ
ンセラ後の受信信号の相関を取りタップ係数を適応可変
するアダプティブ・デジタル・フィルタにおいて、該ア
ダプティブ・デジタル・フィルタの出力信号を該アダプ
ティブ・デジタル・フィルタの動作周波数の整数倍でサ
ンプリングしデルタ・シグマ変調を行う変調回路と、該
変調回路出力を入力とするD/A変換回路と、該D/A変換回
路の出力と受信信号を加算する加算回路と、該加算回路
出力を入力とするデルタ・シグマA/D変換回路とを備え
ている。
ンセラ後の受信信号の相関を取りタップ係数を適応可変
するアダプティブ・デジタル・フィルタにおいて、該ア
ダプティブ・デジタル・フィルタの出力信号を該アダプ
ティブ・デジタル・フィルタの動作周波数の整数倍でサ
ンプリングしデルタ・シグマ変調を行う変調回路と、該
変調回路出力を入力とするD/A変換回路と、該D/A変換回
路の出力と受信信号を加算する加算回路と、該加算回路
出力を入力とするデルタ・シグマA/D変換回路とを備え
ている。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例のエコーキャンセラのブロック図で
ある。図中参照数字１は遅延回路、２はD/A変換回路、
３はローパス・フィルタ、４はライン・ドライバ、５は
バランシング・ネットワーク、６はアダプティブ・デジ
タル・フィルタ、７は２次ΔΣ変調回路、８はD/A変換
回路、９は加算回路、10はローパス・フィルタ、11は加
算回路、12は２次ΔΣA/D変換回路、12はデジタル・ロ
ーパス・フィルタ、14は線路等化回路を示す。ここで遅
延回路（１）、D/A変換回路（２）、ローパス・フィル
タ（３）、ライン・ドライバ（４）、バランシング・ネ
ットワーク（５）、アダプティブ・デジタル・フィルタ
（６）、加算回路（９）、ローパス・フィルタ（10）、
デジタル・ローパス・フィルタ（13）、線路等化回路
（14）は従来例と同じであるので説明を省略する。以下
従来例と異なる点についてのみ説明する。アダプティブ
・デジタル・フィルタ（６）は従来例と同様にボーレー
トのエコーレプリカを出力する。アダプティブ・デジタ
ル。フィルタの出力は２次ΔΣ変調回路（７）に入力さ
れ、ボーレートの整数倍のオーバーサンプリングレート
でサンプリングされた後変調され、オーバーサンプリン
グ周波数の1bitの信号を出力する。この1bitのデジタル
信号はD/A変換回路（８）により２値のアナログ信号に
変換される。この２値のアナログ信号はローパス・フィ
ルタ（10）で帯域制限された入力信号と加算回路（11）
で加算される。この加算回路出力は２次ΔΣA/D変換回
路（12）に入力され、1bitのデジタル信号に変換され
る。以下従来例と同様の動作によりエコーキャンセルを
行なう。第２図は本実施例に用いるアダプティブ・デジ
タル・フィルタの例を示したものである。この回路は従
来例のアダプティブ・デジタル・フィルタとほとんど同
じであるが、エコーレプリカの加算点をA/D変換回路の
前に出したことによるループ遅延の増加を補正するため
に、乗算回路に加える送信信号のタイミングをずらして
いる。
は本発明の一実施例のエコーキャンセラのブロック図で
ある。図中参照数字１は遅延回路、２はD/A変換回路、
３はローパス・フィルタ、４はライン・ドライバ、５は
バランシング・ネットワーク、６はアダプティブ・デジ
タル・フィルタ、７は２次ΔΣ変調回路、８はD/A変換
回路、９は加算回路、10はローパス・フィルタ、11は加
算回路、12は２次ΔΣA/D変換回路、12はデジタル・ロ
ーパス・フィルタ、14は線路等化回路を示す。ここで遅
延回路（１）、D/A変換回路（２）、ローパス・フィル
タ（３）、ライン・ドライバ（４）、バランシング・ネ
ットワーク（５）、アダプティブ・デジタル・フィルタ
（６）、加算回路（９）、ローパス・フィルタ（10）、
デジタル・ローパス・フィルタ（13）、線路等化回路
（14）は従来例と同じであるので説明を省略する。以下
従来例と異なる点についてのみ説明する。アダプティブ
・デジタル・フィルタ（６）は従来例と同様にボーレー
トのエコーレプリカを出力する。アダプティブ・デジタ
ル。フィルタの出力は２次ΔΣ変調回路（７）に入力さ
れ、ボーレートの整数倍のオーバーサンプリングレート
でサンプリングされた後変調され、オーバーサンプリン
グ周波数の1bitの信号を出力する。この1bitのデジタル
信号はD/A変換回路（８）により２値のアナログ信号に
変換される。この２値のアナログ信号はローパス・フィ
ルタ（10）で帯域制限された入力信号と加算回路（11）
で加算される。この加算回路出力は２次ΔΣA/D変換回
路（12）に入力され、1bitのデジタル信号に変換され
る。以下従来例と同様の動作によりエコーキャンセルを
行なう。第２図は本実施例に用いるアダプティブ・デジ
タル・フィルタの例を示したものである。この回路は従
来例のアダプティブ・デジタル・フィルタとほとんど同
じであるが、エコーレプリカの加算点をA/D変換回路の
前に出したことによるループ遅延の増加を補正するため
に、乗算回路に加える送信信号のタイミングをずらして
いる。
第３図は本実施例に用いた２次ΔΣ変調回路のブロッ
ク図である。図中参照数字19,20は積分回路、21は量子
化回路、22は単位遅延回路、23,24は加算回路を示し、
すべてオーバーサンプリング周波数で動作する。
ク図である。図中参照数字19,20は積分回路、21は量子
化回路、22は単位遅延回路、23,24は加算回路を示し、
すべてオーバーサンプリング周波数で動作する。
第４図は第１図のD/A変換回路（８）と加算回路（1
1）をスイッチド・キャパシタ・フィルタで構成した実
施例を示したものである。図中参照数字25から37はスイ
ッチ、38から41は容量、42は演算増幅器、43はインバー
タ、44及び45はANDゲートを示す。本実施例を用いるこ
とにより、D/A変換回路と加算回路の演算増幅器を共用
化することができる。
1）をスイッチド・キャパシタ・フィルタで構成した実
施例を示したものである。図中参照数字25から37はスイ
ッチ、38から41は容量、42は演算増幅器、43はインバー
タ、44及び45はANDゲートを示す。本実施例を用いるこ
とにより、D/A変換回路と加算回路の演算増幅器を共用
化することができる。
第５図はD/A変換回路及び加算回路の第二の実施例を
示したものである。図中参照数字46から68はスイッチ、
69から75は容量、76及び77は演算増幅器、78はコンパレ
ータ、79はスイッチ制御回路、80はインバータ、81及び
82はANDゲートをしめす。本実施例は２次ΔΣ変換回路
にD/A変換回路と加算回路の機能を加えたもので、スイ
ッチ64から68および容量75で構成される部分が1bitのD/
A変換回路を構成し、２次ΔΣA/D変換回路の第一積分器
で加算を行なっている。本実施例を用いることにより、
D/A変換回路及び加算回路の演算増幅器が必要なくな
り、回路規模を最少化する事が出来る。
示したものである。図中参照数字46から68はスイッチ、
69から75は容量、76及び77は演算増幅器、78はコンパレ
ータ、79はスイッチ制御回路、80はインバータ、81及び
82はANDゲートをしめす。本実施例は２次ΔΣ変換回路
にD/A変換回路と加算回路の機能を加えたもので、スイ
ッチ64から68および容量75で構成される部分が1bitのD/
A変換回路を構成し、２次ΔΣA/D変換回路の第一積分器
で加算を行なっている。本実施例を用いることにより、
D/A変換回路及び加算回路の演算増幅器が必要なくな
り、回路規模を最少化する事が出来る。
第６図は２次ΔΣ変換回路の第二の実施例を示す。図
中記号Ａはデジタル・ローパス・フィルタ、Ｂは２次Δ
Σ変換回路（第３図と同一回路）をしめす。本実施例は
アダプティブ・デジタル・フィルタの出力であるボーレ
ートのエコーレプリカの補間を行うため、２次ΔΣ変調
回路の前にオーバーサンプリング周波数で動作するデジ
タル・ローパス・フィルタを置いたものである。この構
成を用いることによりボーレートサンプル点間のエコー
抑圧特性が向上する。具体的な効果については後で説明
を行なう。
中記号Ａはデジタル・ローパス・フィルタ、Ｂは２次Δ
Σ変換回路（第３図と同一回路）をしめす。本実施例は
アダプティブ・デジタル・フィルタの出力であるボーレ
ートのエコーレプリカの補間を行うため、２次ΔΣ変調
回路の前にオーバーサンプリング周波数で動作するデジ
タル・ローパス・フィルタを置いたものである。この構
成を用いることによりボーレートサンプル点間のエコー
抑圧特性が向上する。具体的な効果については後で説明
を行なう。
以上説明したように本発明は、送信信号とエコーキャ
ンセラ後の受信信号の相関を取りタップ係数を適応可変
するアダプティブ・デジタル・フィルタを有するエコー
・キャンセラにおいて、該アダプティブ・デジタル・フ
ィルタの出力信号を該アダプティブ・デジタル・フィル
タの動作周波数の整数倍でサンプリングしデルタ・シグ
マ変調を行う変調回路と、該変調回路出力を入力とする
D/A変換回路と、該D/A変換回路の出力と受信信号を加算
する加算回路を用いることにより、線形性の高いエコー
レプリカをA/D変換回路の前で加算することができる。
この事によりA/D変換回路の非線形性の影響を小さくす
ることが出来又、エコー信号がA/D変換回路の前で抑圧
されるため、A/D変換回路以降の回路に要求されるダイ
ナミックレンジを小さくすることが出来、また回路の小
型化も可能となる。
ンセラ後の受信信号の相関を取りタップ係数を適応可変
するアダプティブ・デジタル・フィルタを有するエコー
・キャンセラにおいて、該アダプティブ・デジタル・フ
ィルタの出力信号を該アダプティブ・デジタル・フィル
タの動作周波数の整数倍でサンプリングしデルタ・シグ
マ変調を行う変調回路と、該変調回路出力を入力とする
D/A変換回路と、該D/A変換回路の出力と受信信号を加算
する加算回路を用いることにより、線形性の高いエコー
レプリカをA/D変換回路の前で加算することができる。
この事によりA/D変換回路の非線形性の影響を小さくす
ることが出来又、エコー信号がA/D変換回路の前で抑圧
されるため、A/D変換回路以降の回路に要求されるダイ
ナミックレンジを小さくすることが出来、また回路の小
型化も可能となる。
次にシミュレーション結果により本発明の効果を説明
する。第７図（ａ）及び（ｂ）は非線形性を有するA/D
変換回路を使用した場合の残留エコーを示したものであ
る。A/D変換回路の非線形性はA/D変換回路内のスイッチ
ド・キャパシタ積分器のモデルとして５％の入出力間歪
を与えることによりモデル化した。（ａ）は従来のエコ
ーキャンセラ、（ｂ）は本発明によるエコーキャンセラ
の特性を示したものである。本シミュレーション結果か
ら本発明によるエコーキャンセラの方が約10dBエコー抑
圧量がおおきいことがわかる。従って本発明のエコーキ
ャンセラはA/D変換回路の非線形性の影響を受けにくい
ことが判る。
する。第７図（ａ）及び（ｂ）は非線形性を有するA/D
変換回路を使用した場合の残留エコーを示したものであ
る。A/D変換回路の非線形性はA/D変換回路内のスイッチ
ド・キャパシタ積分器のモデルとして５％の入出力間歪
を与えることによりモデル化した。（ａ）は従来のエコ
ーキャンセラ、（ｂ）は本発明によるエコーキャンセラ
の特性を示したものである。本シミュレーション結果か
ら本発明によるエコーキャンセラの方が約10dBエコー抑
圧量がおおきいことがわかる。従って本発明のエコーキ
ャンセラはA/D変換回路の非線形性の影響を受けにくい
ことが判る。
第８図（ａ）及び（ｂ）は本発明の第一の実施例
（ａ）と第６図に示した第二の実施例（ｂ）の特性を示
したものである。デジタル・ローパス・フィルタは96タ
ップのFIRフィルタを用いた。この図は引き込み完了後
のエコーキャンセラ出力をプロットしたもので、縦の線
はボーレートサンプル点を示す。エコーキャンセラはボ
ーレートサンプル点の在留エコーを零にするように動作
するため、ボーレートサンプル点では両方ともエコーが
十分抑圧されている。但しボーレートサンプル点以外の
エコー抑圧特性はエコーキャンセラループの補間特性で
決まるため、第二の実施例の方がボーレートサンプル点
以外のエコーが小さくなっている。この様にボーレート
サンプル点以外のエコーを小さくすることにより、受信
クロックの位相ズレによる残留エコーの増加を少なくで
きる為、タイミング抽出特性を改善する事が出来る。
（ａ）と第６図に示した第二の実施例（ｂ）の特性を示
したものである。デジタル・ローパス・フィルタは96タ
ップのFIRフィルタを用いた。この図は引き込み完了後
のエコーキャンセラ出力をプロットしたもので、縦の線
はボーレートサンプル点を示す。エコーキャンセラはボ
ーレートサンプル点の在留エコーを零にするように動作
するため、ボーレートサンプル点では両方ともエコーが
十分抑圧されている。但しボーレートサンプル点以外の
エコー抑圧特性はエコーキャンセラループの補間特性で
決まるため、第二の実施例の方がボーレートサンプル点
以外のエコーが小さくなっている。この様にボーレート
サンプル点以外のエコーを小さくすることにより、受信
クロックの位相ズレによる残留エコーの増加を少なくで
きる為、タイミング抽出特性を改善する事が出来る。
以上説明したように、本発明を用いることにより、高
性能で小型のエコーキャンセルを実現することが出来
る。
性能で小型のエコーキャンセルを実現することが出来
る。
第１図は本発明の一実施例のブロック図、第２図は第１
図のアダプティブ・デジタル・フィルタの構成図、第３
図は第１図の２次ΔΣ変調回路の構成図、第４図及び第
５図は第１図のD/A変換機及び加算回路の第一及び第二
の構成図、第６図は第１図の２次ΔΣ変調回路の第二の
構成図、第７図は従来例及び本発明のエコーキャンセラ
の残留エコーのシミューレーション結果、第８図は本発
明の第一及び第二の実施例のボーレートサンプル点外の
残留エコーのシミュレーション結果、第９図は従来のエ
コーキャンセラのブロック図、第10図は第９図のアダプ
ティブ・デジタル・フィルタの構成図である。 １……遅延回路、２……D/A変換回路、３……ローパス
・フィルタ、４……ライン・ドライバ、５……バランシ
ング・ネットワーク、６……アダプティブ・デジタル・
フィルタ、７……２次ΔΣ変調回路、８……D/A変換回
路、９……加算回路、10……ローパス・フィルタ、11…
…加算回路、12……２次ΔΣA/D変調回路、13……デジ
タル・ローパス・フィルタ、14……線路等化回路、15…
…単位遅延回路（記号:T）、16……乗算回路（記号:
X）、17……積分回路（記号:I）、18……加算回路（記
号：＋）、19,20……積分回路、21……量子化回路、22
……単位遅延回路、23,24……加算回路、25,37……スイ
ッチ、38,41……容量、42……演算増幅器、43……イン
バータ、44,45……ANDゲート、46,68……スイッチ、69,
75……容量、76,77……演算増幅器、78……コンパレー
タ、79……スイッチ制御回路、80……インバータ、81,8
2……ANDゲート、Ａ……デジタル・ローパス・フィル
タ、Ｂ……２次ΔΣ変調回路、83……遅延回路、84……
D/A変換回路、85……ローパス・フィルタ、86……ライ
ン・ドライバ、87……バランシング・ネットワーク、88
……加算回路、89……ローパス・フィルタ、90……A/D
変換回路、91……デジタル・ローパス・フィルタ、92…
…加算回路、93……線路等化回路、94……アダプティブ
・デジタル・フィルタ、95……スイッチ、96……単位遅
延回路（記号:T）、97……乗算回路（記号:X）、98……
積分回路（記号:I）、99……加算回路（記号：＋）。
図のアダプティブ・デジタル・フィルタの構成図、第３
図は第１図の２次ΔΣ変調回路の構成図、第４図及び第
５図は第１図のD/A変換機及び加算回路の第一及び第二
の構成図、第６図は第１図の２次ΔΣ変調回路の第二の
構成図、第７図は従来例及び本発明のエコーキャンセラ
の残留エコーのシミューレーション結果、第８図は本発
明の第一及び第二の実施例のボーレートサンプル点外の
残留エコーのシミュレーション結果、第９図は従来のエ
コーキャンセラのブロック図、第10図は第９図のアダプ
ティブ・デジタル・フィルタの構成図である。 １……遅延回路、２……D/A変換回路、３……ローパス
・フィルタ、４……ライン・ドライバ、５……バランシ
ング・ネットワーク、６……アダプティブ・デジタル・
フィルタ、７……２次ΔΣ変調回路、８……D/A変換回
路、９……加算回路、10……ローパス・フィルタ、11…
…加算回路、12……２次ΔΣA/D変調回路、13……デジ
タル・ローパス・フィルタ、14……線路等化回路、15…
…単位遅延回路（記号:T）、16……乗算回路（記号:
X）、17……積分回路（記号:I）、18……加算回路（記
号：＋）、19,20……積分回路、21……量子化回路、22
……単位遅延回路、23,24……加算回路、25,37……スイ
ッチ、38,41……容量、42……演算増幅器、43……イン
バータ、44,45……ANDゲート、46,68……スイッチ、69,
75……容量、76,77……演算増幅器、78……コンパレー
タ、79……スイッチ制御回路、80……インバータ、81,8
2……ANDゲート、Ａ……デジタル・ローパス・フィル
タ、Ｂ……２次ΔΣ変調回路、83……遅延回路、84……
D/A変換回路、85……ローパス・フィルタ、86……ライ
ン・ドライバ、87……バランシング・ネットワーク、88
……加算回路、89……ローパス・フィルタ、90……A/D
変換回路、91……デジタル・ローパス・フィルタ、92…
…加算回路、93……線路等化回路、94……アダプティブ
・デジタル・フィルタ、95……スイッチ、96……単位遅
延回路（記号:T）、97……乗算回路（記号:X）、98……
積分回路（記号:I）、99……加算回路（記号：＋）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−3745（ＪＰ，Ａ) 特開 昭60−180225（ＪＰ，Ａ) 特開 昭61−84128（ＪＰ，Ａ) 三好清司、外５名，”ディジタル加入 者線伝送用ＡＤ変換器の検討”，電子情 報通信学会春季全国大会講演論文集, 1989，Ｎｏ．Ｓｐｒｉｎｇ，Ｂ−565, ｐ．３−271 (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 3/00 - 3/44
Claims (1)
- 【請求項１】送信信号をエコーキャンセラ後の受信信号
の相関を取りその結果を用いてアダプティブ・デジタル
・フィルタのタップ係数を適応可変するエコー・キャン
セラにおいて、該アダプティブ・デジタル・フィルタの
出力信号を該アダプティブ・デジタル・フィルタの動作
周波数の整数倍でサンプリングしデルタ・シグマ変調を
行う変調回路と、該変調回路出力を入力とするD/A変換
回路と、該D/A変換回路の出力と受信信号を加算する加
算回路と、該加算回路出力を入力とするデルタ・シグマ
A/D変換回路とを有する事を特徴とするエコーキャンセ
ラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590990A JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
| EP91110190A EP0464500B1 (en) | 1990-06-25 | 1991-06-20 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
| DE69103977T DE69103977T2 (de) | 1990-06-25 | 1991-06-20 | Echoauslöscher mit einem adaptiven digitalen Filter und zugeordneter Delta-Sigma-Modulationsschaltung. |
| CA002045250A CA2045250C (en) | 1990-06-25 | 1991-06-21 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
| US07/720,321 US5222084A (en) | 1990-06-25 | 1991-06-25 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590990A JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454718A JPH0454718A (ja) | 1992-02-21 |
| JP3158414B2 true JP3158414B2 (ja) | 2001-04-23 |
Family
ID=15821314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16590990A Expired - Fee Related JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5222084A (ja) |
| EP (1) | EP0464500B1 (ja) |
| JP (1) | JP3158414B2 (ja) |
| CA (1) | CA2045250C (ja) |
| DE (1) | DE69103977T2 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353026A (en) * | 1992-12-15 | 1994-10-04 | Analog Devices, Inc. | Fir filter with quantized coefficients and coefficient quantization method |
| US5396517A (en) * | 1993-03-04 | 1995-03-07 | Adtran | Transversal filter useable in echo canceler, decision feedback equalizer applications for minimizing non-linear distortion in signals conveyed over full duplex two-wire communication link |
| US5471527A (en) | 1993-12-02 | 1995-11-28 | Dsc Communications Corporation | Voice enhancement system and method |
| US5500892A (en) * | 1994-02-14 | 1996-03-19 | Brooktree Corporation | Echo canceller |
| EP0691756A1 (de) * | 1994-07-07 | 1996-01-10 | Siemens-Albis Aktiengesellschaft | Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator |
| US5649010A (en) * | 1994-07-20 | 1997-07-15 | Siemens Schweiz Ag | Send filter for an echo canceler |
| JP2947093B2 (ja) * | 1994-11-02 | 1999-09-13 | 日本電気株式会社 | 適応フィルタによるシステム同定の方法および装置 |
| NL9401860A (nl) * | 1994-11-08 | 1996-06-03 | Duran Bv | Luidsprekersysteem met bestuurde richtinggevoeligheid. |
| US5706344A (en) * | 1996-03-29 | 1998-01-06 | Digisonix, Inc. | Acoustic echo cancellation in an integrated audio and telecommunication system |
| US5793754A (en) * | 1996-03-29 | 1998-08-11 | Eurotherm Controls, Inc. | Two-way, two-wire analog/digital communication system |
| US6234658B1 (en) * | 1996-06-07 | 2001-05-22 | Duality Semiconductor, Inc. | Method and apparatus for producing signal processing circuits in the delta sigma domain |
| FI106326B (fi) * | 1996-09-23 | 2001-01-15 | Tellabs Oy | Kytkentä kaiunpoistavan moninopeusmodeemin sovittamiseksi linjalle sekä kytkentämenetelmä |
| FI101436B (fi) | 1996-10-02 | 1998-06-15 | Ericsson Telefon Ab L M | Johdinpiiri ja menetelmä johdinpiiriä varten |
| WO1998032241A2 (de) * | 1997-01-20 | 1998-07-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur zweidraht-vierdraht-umsetzung |
| US6965578B1 (en) * | 1998-09-30 | 2005-11-15 | Conexant Systems, Inc. | Echo canceling method and apparatus for digital data communication system |
| US6480532B1 (en) * | 1999-07-13 | 2002-11-12 | Stmicroelectronics, Inc. | Echo cancellation for an ADSL modem |
| US6590976B1 (en) * | 1999-08-19 | 2003-07-08 | Agere Systems Inc. | Two-step algorithm for training an echo cancellation filter |
| WO2001043490A2 (en) * | 1999-12-09 | 2001-06-14 | Frederick Johannes Bruwer | Speech distribution system |
| US6754187B1 (en) | 2000-04-06 | 2004-06-22 | Inter-Tel, Inc. | Performance enhancement system for digital PBX |
| USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| US7280060B1 (en) | 2000-05-23 | 2007-10-09 | Marvell International Ltd. | Communication driver |
| US6462688B1 (en) | 2000-12-18 | 2002-10-08 | Marvell International, Ltd. | Direct drive programmable high speed power digital-to-analog converter |
| US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US7113121B1 (en) | 2000-05-23 | 2006-09-26 | Marvell International Ltd. | Communication driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| US7095348B1 (en) | 2000-05-23 | 2006-08-22 | Marvell International Ltd. | Communication driver |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| US7248628B2 (en) | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
| US6961373B2 (en) * | 2002-07-01 | 2005-11-01 | Solarflare Communications, Inc. | Method and apparatus for channel equalization |
| US7809021B2 (en) | 2002-07-10 | 2010-10-05 | Solarflare Communications, Inc. | Communication system and encoding method having low overhead |
| US7065167B2 (en) * | 2002-07-10 | 2006-06-20 | Solarflare Communications, Inc. | Method and apparatus for constellation shaping |
| US7133425B2 (en) * | 2002-07-10 | 2006-11-07 | Solarflare Communications, Inc. | Communication system |
| US7154976B2 (en) * | 2002-08-29 | 2006-12-26 | Lsi Logic Corporation | Frequency controller |
| US7164764B2 (en) * | 2002-11-07 | 2007-01-16 | Solarflare Communications, Inc. | Method and apparatus for precode crosstalk mitigation |
| US6912208B2 (en) * | 2002-11-07 | 2005-06-28 | Solarflare Communications, Inc. | Method and apparatus for equalization and crosstalk mitigation |
| US7002897B2 (en) * | 2003-04-28 | 2006-02-21 | Solarflare Communications, Inc. | Multiple channel interference cancellation |
| US20040213354A1 (en) * | 2003-04-28 | 2004-10-28 | Jones William W. | Mixed domain cancellation |
| WO2004098088A2 (en) * | 2003-04-28 | 2004-11-11 | Solarflare Communications, Inc. | Multiple channel interference cancellation |
| US8363535B2 (en) * | 2003-04-28 | 2013-01-29 | Marvell International Ltd. | Frequency domain echo and next cancellation |
| DE10342056B4 (de) * | 2003-09-11 | 2005-11-10 | Infineon Technologies Ag | Additionsschaltung für Sigma-Delta-Modulatorschaltungen |
| US7190194B2 (en) | 2004-02-13 | 2007-03-13 | Nec Electronics Corporation | Active hybrid transformer circuit having a replica driver |
| US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
| US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
| JP2007235502A (ja) * | 2006-03-01 | 2007-09-13 | Sony Corp | オーディオ通信システム |
| US8761387B2 (en) | 2006-05-04 | 2014-06-24 | Mindspeed Technologies, Inc. | Analog transmit crosstalk canceller |
| US7720068B2 (en) | 2006-08-23 | 2010-05-18 | Solarflare Communications, Inc. | Method and system for a multi-rate gigabit media independent interface |
| US7808407B2 (en) | 2007-06-15 | 2010-10-05 | Solarflare Communications, Inc. | Sub-channel distortion mitigation in parallel digital systems |
| US8027279B2 (en) * | 2007-09-17 | 2011-09-27 | Lantiq Deutschland Gmbh | Echo cancellation |
| US7948862B2 (en) * | 2007-09-26 | 2011-05-24 | Solarflare Communications, Inc. | Crosstalk cancellation using sliding filters |
| CN101897152B (zh) * | 2007-11-12 | 2014-01-15 | 马维尔国际有限公司 | 活动空闲通信系统 |
| US7692462B2 (en) * | 2008-01-25 | 2010-04-06 | Himax Technologies Limited | Delay-locked loop and a stabilizing method thereof |
| US8254490B2 (en) * | 2010-07-19 | 2012-08-28 | Plx Technology, Inc. | Reducing transmit signal components of a receive signal of a transceiver using a shared DAC architecture |
| JP6451859B2 (ja) * | 2015-09-01 | 2019-01-16 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2475322A1 (fr) * | 1980-02-01 | 1981-08-07 | Trt Telecom Radio Electr | Annuleur d'echo a circuits de calcul simplifies |
| US4582963A (en) * | 1982-07-29 | 1986-04-15 | Rockwell International Corporation | Echo cancelling using adaptive bulk delay and filter |
| FR2569322B1 (fr) * | 1984-08-17 | 1986-12-05 | Trt Telecom Radio Electr | Annuleur d'echo utilisant la modulation delta |
| GB2164827B (en) * | 1984-09-19 | 1988-04-20 | Nec Corp | Method of cancelling echoes in full-duplex data transmission system |
| NL8600815A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting. |
| US4742510A (en) * | 1986-04-04 | 1988-05-03 | Massachusetts Institute Of Technology | Near and far echo canceller for data communications |
| US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
| US4987569A (en) * | 1989-04-05 | 1991-01-22 | Codex Corporation | Fast training echo canceller |
| US5029167A (en) * | 1989-09-13 | 1991-07-02 | Northern Telecom Limited | Coefficient storage reduction in adaptive filters in echo cancellers or decision feedback equalizers |
-
1990
- 1990-06-25 JP JP16590990A patent/JP3158414B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-20 DE DE69103977T patent/DE69103977T2/de not_active Expired - Fee Related
- 1991-06-20 EP EP91110190A patent/EP0464500B1/en not_active Expired - Lifetime
- 1991-06-21 CA CA002045250A patent/CA2045250C/en not_active Expired - Fee Related
- 1991-06-25 US US07/720,321 patent/US5222084A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 三好清司、外５名，"ディジタル加入者線伝送用ＡＤ変換器の検討"，電子情報通信学会春季全国大会講演論文集，１９８９，Ｎｏ．Ｓｐｒｉｎｇ，Ｂ−５６５，ｐ．３−２７１ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69103977T2 (de) | 1995-04-13 |
| US5222084A (en) | 1993-06-22 |
| EP0464500A2 (en) | 1992-01-08 |
| DE69103977D1 (de) | 1994-10-20 |
| EP0464500B1 (en) | 1994-09-14 |
| CA2045250A1 (en) | 1991-12-26 |
| CA2045250C (en) | 1997-03-18 |
| EP0464500A3 (en) | 1992-02-12 |
| JPH0454718A (ja) | 1992-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158414B2 (ja) | エコーキャンセラ | |
| US4972436A (en) | High performance sigma delta based analog modem front end | |
| US4270027A (en) | Telephone subscriber line unit with sigma-delta digital to analog converter | |
| EP0199745B1 (en) | Analog-to-digital converter | |
| US5014304A (en) | Method of reconstructing an analog signal, particularly in digital telephony applications, and a circuit device implementing the method | |
| Candy et al. | A voiceband codec with digital filtering | |
| US4528551A (en) | Digital to analog converter employing sigma-delta modulation for use in telephone systems | |
| CA2067635A1 (en) | Analogue-to-digital converters, digital-to-analogue converters, and digital modulators | |
| EP0163298B1 (en) | Pcm coder/decoder with two-wire/four-wire conversion | |
| GB2050127A (en) | Echo canceller with high-pass filter | |
| US4016410A (en) | Signal processor with digital filter and integrating network | |
| US6275836B1 (en) | Interpolation filter and method for switching between integer and fractional interpolation rates | |
| US5544081A (en) | Output filter for oversampling digital-to-analog converter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| JPH06244679A (ja) | ディジタルフィルタ回路 | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| Defraeye et al. | A 3-/spl mu/m CMOS Digital Codec with Programmable Echo Cancellation and Gain Setting | |
| EP0054024B1 (en) | Subscriber line audio processing circuit apparatus | |
| US6532441B1 (en) | Parallel oversampled decimator filter | |
| CN113141563A (zh) | Pdm音频信号转换到pcm音频信号的数字电路结构 | |
| JP3592338B2 (ja) | ２線４線変換のための回路装置 | |
| Maulik et al. | An analog/digital interface for cellular telephony | |
| CN214960098U (zh) | Pdm音频信号转换到pcm音频信号的数字电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |