JPH0454718A - エコーキャンセラ - Google Patents
エコーキャンセラInfo
- Publication number
- JPH0454718A JPH0454718A JP2165909A JP16590990A JPH0454718A JP H0454718 A JPH0454718 A JP H0454718A JP 2165909 A JP2165909 A JP 2165909A JP 16590990 A JP16590990 A JP 16590990A JP H0454718 A JPH0454718 A JP H0454718A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- echo
- output
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 230000003044 adaptive effect Effects 0.000 claims abstract description 31
- 238000005070 sampling Methods 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000001629 suppression Effects 0.000 description 5
- 238000002592 echocardiography Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000003976 Ruta Nutrition 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 210000000941 bile Anatomy 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 235000005806 ruta Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/238—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using initial training sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２線式デジタル伝送装置等に用いるエコーキャ
ンセラに関し、特にアダプティブ・デジタル・フィルタ
を用いた適応可変型エコーキャンセラに関する。
ンセラに関し、特にアダプティブ・デジタル・フィルタ
を用いた適応可変型エコーキャンセラに関する。
従来のエコーキャンセラは入力信号をＡ／Ｄ変換回路に
よりデジタル信号に変換し、そのデジタル信号とアダプ
ティブ・デジタル・フィルタにより発生したエコーレプ
リカ信号をデジタル的に減算し、エコー信号のキャンセ
ルを行う構成となっていた（例えば、ｌ５ＳＣＣ’８９
ＤＩＧＥＳＴｐｐ２５６−２５７ ”Ａｎ ＡＮＳ
Ｉ ５ｔａｎｄａｒｄ ｌ５ＤＮ Ｔｒａｎｓ−ｃｅｖ
ｅｒ Ｃｈｉｐ Ｓｅｔ”、同Ｄ Ｉ ＧＥ Ｓ Ｔ
ｐｐ２５８−２５９”Ａｎ ｌ５ＩＩＮ Ｅｃｈｏ
Ｃａｎｃｅｌｌｉｎｇ ＴｒａｎｓｃｅｖｅｒＣｈｉｐ
Ｓｅｔ ｆｏｒ ２ＢＩＱ Ｃｏｄｅｄ Ｕ−１ｎｔ
ｅｒｆａｃｅ同ＤＩＧＥＳＴ ｐｐ２６０−２６１
”２ＢＩＱ Ｔｒａｎｓｃｅｖｅｒｆｏｒ ｔｈｅ ｌ
５ＤＮ ５ｕｂｓｃｒｉｂｅｒ Ｌｏｏｐ”）。
よりデジタル信号に変換し、そのデジタル信号とアダプ
ティブ・デジタル・フィルタにより発生したエコーレプ
リカ信号をデジタル的に減算し、エコー信号のキャンセ
ルを行う構成となっていた（例えば、ｌ５ＳＣＣ’８９
ＤＩＧＥＳＴｐｐ２５６−２５７ ”Ａｎ ＡＮＳ
Ｉ ５ｔａｎｄａｒｄ ｌ５ＤＮ Ｔｒａｎｓ−ｃｅｖ
ｅｒ Ｃｈｉｐ Ｓｅｔ”、同Ｄ Ｉ ＧＥ Ｓ Ｔ
ｐｐ２５８−２５９”Ａｎ ｌ５ＩＩＮ Ｅｃｈｏ
Ｃａｎｃｅｌｌｉｎｇ ＴｒａｎｓｃｅｖｅｒＣｈｉｐ
Ｓｅｔ ｆｏｒ ２ＢＩＱ Ｃｏｄｅｄ Ｕ−１ｎｔ
ｅｒｆａｃｅ同ＤＩＧＥＳＴ ｐｐ２６０−２６１
”２ＢＩＱ Ｔｒａｎｓｃｅｖｅｒｆｏｒ ｔｈｅ ｌ
５ＤＮ ５ｕｂｓｃｒｉｂｅｒ Ｌｏｏｐ”）。
次に従来のエコーキャンセラの動作について説明する。
第９図に従来の２線式デジタル伝送装置に用いるエコー
キャンセラの基本的な構成を示す。図９において、参照
数字８３は遅延回路、８４はＤ／Ａ変換回路、８５はロ
ーパス・フィルタ、８６はライン・ドライバ、８７はバ
ランシング・ネットワーク、８８は加算回路、８９はロ
ーパス・フィルタ、９０はＡ／Ｄ変換回路、９１はデジ
タル・ローパス・フィルタ、９２は加算回路、９３は線
路等化回路、９４はアダプティブ・デジタル・フィルタ
、９５はスイッチ、Ｒ３及びＲ４は抵抗、Ｔｒはトラン
ス、ＴＤは送信信号、ＲＤはエコーキャンセラ後の受信
信号を示し、端子Ｌ１及びＲ２に２線式伝送路が接続さ
れる。送信信号ＴＤは遅延回路、Ｄ／Ａ変換回路、ロー
パス・フィルタ、ライン・ドライバ、トランスを介して
伝送路に送出される。抵抗Ｒ３及びＲ４とバラシング・
ネットワーク（８７）と加算回路（８８）はノ１イブリ
ッド回路を構成している。今、トランスと伝送路のイン
ピーダンスをＺｌ、バランシング・ネットワークのイン
ピーダンスをｚｂとすると、Ｒ４／Ｚｂ＝Ｒ３／Ｚｌの
条件が満足されれば、ブリッジ回路が平衡状態にあり加
算回路の出力には相手側の送信信号、即ちファー・エン
ド′・シフナルのみが圧力される。この様にバランシン
グ・ネットワークのみで完全な平衡条件を実現する事が
できれば、送信信号の受信部への回り込み、即ちエコー
は発生しない。ところが、伝送路が分布定数回路である
のに対して、バランシング・ネットワークは一般的に集
中定数回路で構成されるため、完全な平衡条件を実現す
る事ができない。
キャンセラの基本的な構成を示す。図９において、参照
数字８３は遅延回路、８４はＤ／Ａ変換回路、８５はロ
ーパス・フィルタ、８６はライン・ドライバ、８７はバ
ランシング・ネットワーク、８８は加算回路、８９はロ
ーパス・フィルタ、９０はＡ／Ｄ変換回路、９１はデジ
タル・ローパス・フィルタ、９２は加算回路、９３は線
路等化回路、９４はアダプティブ・デジタル・フィルタ
、９５はスイッチ、Ｒ３及びＲ４は抵抗、Ｔｒはトラン
ス、ＴＤは送信信号、ＲＤはエコーキャンセラ後の受信
信号を示し、端子Ｌ１及びＲ２に２線式伝送路が接続さ
れる。送信信号ＴＤは遅延回路、Ｄ／Ａ変換回路、ロー
パス・フィルタ、ライン・ドライバ、トランスを介して
伝送路に送出される。抵抗Ｒ３及びＲ４とバラシング・
ネットワーク（８７）と加算回路（８８）はノ１イブリ
ッド回路を構成している。今、トランスと伝送路のイン
ピーダンスをＺｌ、バランシング・ネットワークのイン
ピーダンスをｚｂとすると、Ｒ４／Ｚｂ＝Ｒ３／Ｚｌの
条件が満足されれば、ブリッジ回路が平衡状態にあり加
算回路の出力には相手側の送信信号、即ちファー・エン
ド′・シフナルのみが圧力される。この様にバランシン
グ・ネットワークのみで完全な平衡条件を実現する事が
できれば、送信信号の受信部への回り込み、即ちエコー
は発生しない。ところが、伝送路が分布定数回路である
のに対して、バランシング・ネットワークは一般的に集
中定数回路で構成されるため、完全な平衡条件を実現す
る事ができない。
従ってバランシング・ネットワークによりある程度エコ
ーが抑圧されるが、完全に零にすることはできない。そ
こで受信部にエコーキャンセラが必要となる。今、バラ
ンシング・ネットワークのエコー抑圧量を２０ｄＢ、伝
送線路の最大損失を５０ｄＢとし、２０ｄＢの信号／エ
コー信号比を得ようとすると、エコーキャンセラーは５
０ｄＢのエコー抑圧を実現しなければならないことにな
る。
ーが抑圧されるが、完全に零にすることはできない。そ
こで受信部にエコーキャンセラが必要となる。今、バラ
ンシング・ネットワークのエコー抑圧量を２０ｄＢ、伝
送線路の最大損失を５０ｄＢとし、２０ｄＢの信号／エ
コー信号比を得ようとすると、エコーキャンセラーは５
０ｄＢのエコー抑圧を実現しなければならないことにな
る。
次に受信部の動作について説明する。
前述の様に加算回路（８８）の出力にはファーエンド信
号とエコー信号の加算信号が出力される。
号とエコー信号の加算信号が出力される。
この信号はローパス・フィルタ（８９）で帯域外雑音を
除去した後Ａ／Ｄ変換回路（９０）でデジタル信号に変
換される。このＡ／Ｄ変換回路は高い線形性が要求され
るため、一般的にはオーバーサンプリング型のＡ／Ｄ変
換器が用いられる。本従来例はこのオーバーサンプリン
グ型Ａ／Ｄ変換器を用いた構成をしめしている。デジタ
ル・ローパス・フィルタ（９１）はオーバーサンプリン
グ型Ａ／Ｄ変換器の出力を入力し、高周波の量子化雑音
除去及びオーバーサンプリング周波数からボーレート周
波数（送信信号ＴＤの周波数）へのデシメーションを行
う。次にデジタル・ローパス・フィルタの出力はアダプ
ティブ・デジタル・フィルタ（９４）の出力と加算回路
（９２）で加算される。アダプティブ・デジタル・フィ
ルタの動作の詳細は後で説明するが、ここでボーレート
のエコーレプリカが発生され、アダプティブ・デジタル
・フィルタが引き込みを完了していれば加算回路（９２
）の出力では完全にエコー信号が除去される。従って加
算回路（９２）の出力にはファーエンド信号のみが出力
される。このファーエンド信号は線路等化回路（９３）
で伝送歪を除去し、受信信号（ＲＤ）を出力する。
除去した後Ａ／Ｄ変換回路（９０）でデジタル信号に変
換される。このＡ／Ｄ変換回路は高い線形性が要求され
るため、一般的にはオーバーサンプリング型のＡ／Ｄ変
換器が用いられる。本従来例はこのオーバーサンプリン
グ型Ａ／Ｄ変換器を用いた構成をしめしている。デジタ
ル・ローパス・フィルタ（９１）はオーバーサンプリン
グ型Ａ／Ｄ変換器の出力を入力し、高周波の量子化雑音
除去及びオーバーサンプリング周波数からボーレート周
波数（送信信号ＴＤの周波数）へのデシメーションを行
う。次にデジタル・ローパス・フィルタの出力はアダプ
ティブ・デジタル・フィルタ（９４）の出力と加算回路
（９２）で加算される。アダプティブ・デジタル・フィ
ルタの動作の詳細は後で説明するが、ここでボーレート
のエコーレプリカが発生され、アダプティブ・デジタル
・フィルタが引き込みを完了していれば加算回路（９２
）の出力では完全にエコー信号が除去される。従って加
算回路（９２）の出力にはファーエンド信号のみが出力
される。このファーエンド信号は線路等化回路（９３）
で伝送歪を除去し、受信信号（ＲＤ）を出力する。
次にエコーレプリカを発生するアダプティブ・デジタル
・フィルタについて説明する。第１０図は代表的なアダ
プティブ・デジタルフィルタの構成例を示した物である
。入力端子（ＩＮＩ）には送信信号（ＴＤ）が入力され
、入力端子（ＩＮ２）には加算回路（９２）の出力また
は線路等化回路（９３）の出力が入力される。入力端子
（ＩＮ２）に入力される信号の選択はスイッチ（９５）
により行われ、アダプティブ・デジタル・フィルタが引
き込みを完了するまでは加算回路出力が選択され、引き
込み完了後線路等化回路出力が選択される。今ファーエ
ンド信号が零の状態を仮定すると入力端子（ＩＮ２）に
加わる信号はエコキャンセラの誤差信号を意味する。図
中αは引き込み速度を決定する定数で、一般的にはα（
１の値が用いられる。又、図の単位遅延回路（Ｔ）はボ
ーレートの１周期の遅延を発生する。各タックに接続さ
れた積分回路（９８）で送信信号と誤差信号の相関を取
って積分を行なう。この結果として各積分器にはボーレ
ート周期でサンプリングしたエコー波形が蓄積される。
・フィルタについて説明する。第１０図は代表的なアダ
プティブ・デジタルフィルタの構成例を示した物である
。入力端子（ＩＮＩ）には送信信号（ＴＤ）が入力され
、入力端子（ＩＮ２）には加算回路（９２）の出力また
は線路等化回路（９３）の出力が入力される。入力端子
（ＩＮ２）に入力される信号の選択はスイッチ（９５）
により行われ、アダプティブ・デジタル・フィルタが引
き込みを完了するまでは加算回路出力が選択され、引き
込み完了後線路等化回路出力が選択される。今ファーエ
ンド信号が零の状態を仮定すると入力端子（ＩＮ２）に
加わる信号はエコキャンセラの誤差信号を意味する。図
中αは引き込み速度を決定する定数で、一般的にはα（
１の値が用いられる。又、図の単位遅延回路（Ｔ）はボ
ーレートの１周期の遅延を発生する。各タックに接続さ
れた積分回路（９８）で送信信号と誤差信号の相関を取
って積分を行なう。この結果として各積分器にはボーレ
ート周期でサンプリングしたエコー波形が蓄積される。
またこのエコー波形は送信信号のタイミングに合わせて
各タップから出力され、加算回路（９９）で加算され、
アダプティブ・ディジタル・フィルタの出力となる。又
、ファーエンド信号が加わった場合においても、ファー
エンド信号と送信信号とは無相関であるため上記と同様
の動作となる。
各タップから出力され、加算回路（９９）で加算され、
アダプティブ・ディジタル・フィルタの出力となる。又
、ファーエンド信号が加わった場合においても、ファー
エンド信号と送信信号とは無相関であるため上記と同様
の動作となる。
この従来のエコーキャンセラでは、エコー信号がＡ／Ｄ
変換回路に入力されるためＡ／Ｄ変換回路の非線形性が
エコーキャンセラの特性を決定してしまう。又、Ａ／Ｄ
変換回路にはエコー信号とファーエンド信号の加算信号
が入力されるためＡ／Ｄ？ＩｆＪ回路及びエコーレプリ
カを加算する加算回路に広いダイナミックレンジが要求
されるため、回路規模が大きくなるという欠点があった
。
変換回路に入力されるためＡ／Ｄ変換回路の非線形性が
エコーキャンセラの特性を決定してしまう。又、Ａ／Ｄ
変換回路にはエコー信号とファーエンド信号の加算信号
が入力されるためＡ／Ｄ？ＩｆＪ回路及びエコーレプリ
カを加算する加算回路に広いダイナミックレンジが要求
されるため、回路規模が大きくなるという欠点があった
。
上記の欠点を解決する手段として、アダプティブ・デジ
タル・フィルタの出力をＤ／Ａ変換し、ローパス・フィ
ルタで波形成形したエコーレプリカを作成し、Ａ／Ｄ変
換器の前でエコーレプリカ減算する手段が考えられるが
、この方法を実現するためには線形性の非常に高いＤ／
Ａ変換回路おヨヒローパス・フィルタが必要になり、実
現が困難である。
タル・フィルタの出力をＤ／Ａ変換し、ローパス・フィ
ルタで波形成形したエコーレプリカを作成し、Ａ／Ｄ変
換器の前でエコーレプリカ減算する手段が考えられるが
、この方法を実現するためには線形性の非常に高いＤ／
Ａ変換回路おヨヒローパス・フィルタが必要になり、実
現が困難である。
本発明のエコーキャンセラは、送信信号とエコーキャン
セラ後の受信信号の相関を取りタップ係数を適応可変す
るアダプティブ・デジタル・フィルタと、該アダプティ
ブ・デジタル・フィルタの圧力信号を該アダプティブ・
デジタル・フィルタの動作周波数の整数倍でサンプリン
グしデルタ・シグマ変調を行う変調回路と、該変調回路
出力を入力とするＤ／Ａ変換回路と、該Ｄ／Ａ変換回路
の出力と受信信号を加算する加算回路とを備えている。
セラ後の受信信号の相関を取りタップ係数を適応可変す
るアダプティブ・デジタル・フィルタと、該アダプティ
ブ・デジタル・フィルタの圧力信号を該アダプティブ・
デジタル・フィルタの動作周波数の整数倍でサンプリン
グしデルタ・シグマ変調を行う変調回路と、該変調回路
出力を入力とするＤ／Ａ変換回路と、該Ｄ／Ａ変換回路
の出力と受信信号を加算する加算回路とを備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のエコーキャンセラのブロッ
ク図である。図中参照数字１は遅延回路、２はＤ／Ａ変
換回路、３はローパス・フィルタ、４はライン・ドライ
バ、５はバランシング・ネットワーク、６はアダプティ
ブ・デジタル・フィルタ、７は２次ΔΣ変調回路、８は
Ｄ／Ａ変換回路、９は加算回路、１０はローパス・フィ
ルタ、１１は加算回路、１２は２次ΔΣＡ／Ｄ変換回路
、１３はデジタル・ローパス・フィルタ、１４は線路等
化回路を示す。ここで遅延回路（１）、Ｄ／Ａ変換回路
（２）、ローパス・フィルタ（３） 、ライン・ドライ
バ（４）、バランシング・ネットワーク（５） 、アダ
プティブ・デジタル・フィルタ（６）、加算回路（９）
、ローパス・フィルタＧＯ）、デジタル・ローハス・フ
ィルタ０３）、線路等化回路０４）は従来例と同じであ
るので説明を省略する。以下従来例と異なる点について
のみ説明する。アダプティブ・デジタル・フィルタ（６
）は従来例と同様にボーレートのエコーレプリカを出力
する。アダプティブ・デジタル。
ク図である。図中参照数字１は遅延回路、２はＤ／Ａ変
換回路、３はローパス・フィルタ、４はライン・ドライ
バ、５はバランシング・ネットワーク、６はアダプティ
ブ・デジタル・フィルタ、７は２次ΔΣ変調回路、８は
Ｄ／Ａ変換回路、９は加算回路、１０はローパス・フィ
ルタ、１１は加算回路、１２は２次ΔΣＡ／Ｄ変換回路
、１３はデジタル・ローパス・フィルタ、１４は線路等
化回路を示す。ここで遅延回路（１）、Ｄ／Ａ変換回路
（２）、ローパス・フィルタ（３） 、ライン・ドライ
バ（４）、バランシング・ネットワーク（５） 、アダ
プティブ・デジタル・フィルタ（６）、加算回路（９）
、ローパス・フィルタＧＯ）、デジタル・ローハス・フ
ィルタ０３）、線路等化回路０４）は従来例と同じであ
るので説明を省略する。以下従来例と異なる点について
のみ説明する。アダプティブ・デジタル・フィルタ（６
）は従来例と同様にボーレートのエコーレプリカを出力
する。アダプティブ・デジタル。
フィルタの出力は２次ΔΣ変調回路（７）に入力され、
ボーレートの整数倍のオーバーサンプリングレートでサ
ンプリングされた後変調され、オーバーサンプリング周
波数の１ ｂｉｔの信号を出力する。この１ｂｉｔのデ
ジタル信号はＤ／Ａ変換回路（８）により２値のアナロ
グ信号に変換される。この２値のアナログ信号はローパ
ス・フィルタ００）で帯域制限された入力信号と加算回
路０１）で加算される。この加算回路出力は２次ΔΣＡ
／Ｄ変換回路ａりに入力され、１ ｂｉｔのデジタル信
号に変換される。以下従来例と同様の動作によりエコー
キャンセルを行なう。第２図は本実施例に用いるアダプ
ティブ・デジタル・フィルタの例を示したものである。
ボーレートの整数倍のオーバーサンプリングレートでサ
ンプリングされた後変調され、オーバーサンプリング周
波数の１ ｂｉｔの信号を出力する。この１ｂｉｔのデ
ジタル信号はＤ／Ａ変換回路（８）により２値のアナロ
グ信号に変換される。この２値のアナログ信号はローパ
ス・フィルタ００）で帯域制限された入力信号と加算回
路０１）で加算される。この加算回路出力は２次ΔΣＡ
／Ｄ変換回路ａりに入力され、１ ｂｉｔのデジタル信
号に変換される。以下従来例と同様の動作によりエコー
キャンセルを行なう。第２図は本実施例に用いるアダプ
ティブ・デジタル・フィルタの例を示したものである。
この回路は従来例の７ダプテイブ・デジタル・フィルタ
とほとんど同じであるが、エコーレプリカの加算点をＡ
／Ｄ変換回路の前に出したことによるループ遅延の増加
を補正するために、乗算回路に加える送信信号のタイミ
ングをずらしている。
とほとんど同じであるが、エコーレプリカの加算点をＡ
／Ｄ変換回路の前に出したことによるループ遅延の増加
を補正するために、乗算回路に加える送信信号のタイミ
ングをずらしている。
第３図は本実施例に用いた２次ΔΣ変調回路のブロック
図である。図中参照数字１９．２０は積分回路、２１は
量子化回路、２２は単位遅延回路、２３．２４は加算回
路を示し、すべてオーバーサンプリング周波数で動作す
る。
図である。図中参照数字１９．２０は積分回路、２１は
量子化回路、２２は単位遅延回路、２３．２４は加算回
路を示し、すべてオーバーサンプリング周波数で動作す
る。
第４図は第１図のＤ／Ａ変換回路（８）と加算回路αυ
をスイッチド・キャパシタ・フィルタで構成した実施例
を示したものである。図中参照数字２５から３７はスイ
ッチ、３８から４１は容量、４２は演算増幅器、４３は
インバータ、４４及び４５はＡＮＤゲートを示す。本実
施例を用いることにより、Ｄ／Ａ変換回路と加算回路の
演算増幅器を共用化することができる。
をスイッチド・キャパシタ・フィルタで構成した実施例
を示したものである。図中参照数字２５から３７はスイ
ッチ、３８から４１は容量、４２は演算増幅器、４３は
インバータ、４４及び４５はＡＮＤゲートを示す。本実
施例を用いることにより、Ｄ／Ａ変換回路と加算回路の
演算増幅器を共用化することができる。
第５図はＤ／Ａ変換回路及び加算回路の第二の実施例を
示したものである。図中参照数字４６から６８はスイッ
チ、６９から７５は容量、７６及び７７は演算増幅器、
７８はコンパレータ、７９はスイッチ制御回路、８０は
インバータ、８１及び８２はＡＮＤゲートをしめす。本
実施例は２次ΔΣ変換回路にＤ／Ａ変換回路と加算回路
の機能を加えたもので、スイッチ６４から６８および容
量７５で構成される部分が１ｂｉｔのＤ／Ａ変換回路を
構成し、２次ΔΣＡ／Ｄ変換回路の第一積分器で加算を
行なっている。本実施例を用いることにより、Ｄ／Ａ変
換回路及び加算回路の演算増幅器が必要なくなり、回路
規模を最少化する事が出来る。
示したものである。図中参照数字４６から６８はスイッ
チ、６９から７５は容量、７６及び７７は演算増幅器、
７８はコンパレータ、７９はスイッチ制御回路、８０は
インバータ、８１及び８２はＡＮＤゲートをしめす。本
実施例は２次ΔΣ変換回路にＤ／Ａ変換回路と加算回路
の機能を加えたもので、スイッチ６４から６８および容
量７５で構成される部分が１ｂｉｔのＤ／Ａ変換回路を
構成し、２次ΔΣＡ／Ｄ変換回路の第一積分器で加算を
行なっている。本実施例を用いることにより、Ｄ／Ａ変
換回路及び加算回路の演算増幅器が必要なくなり、回路
規模を最少化する事が出来る。
第６図は２次ΔＺ変調回路の第二の実施例を示す。図中
記号Ａはデジタル・ローパス・フィルタ、Ｂは２次ΔΣ
変調回路（第３図と同一回路）をしめす。本実施例はア
ダプティブ・デンタル・フィルタの出力であるボーレー
トのエコーレプリカの補間な行うため、２次ΔΣ変調回
路の前にオーバーサンプリング周波数で動作するデジタ
ル・ローパス・フィルタを置いたものである。この構成
を用いることによりボーレートサンプル点間のエコー抑
圧特性が向上する。具体的な効果については後で説明を
行なう。
記号Ａはデジタル・ローパス・フィルタ、Ｂは２次ΔΣ
変調回路（第３図と同一回路）をしめす。本実施例はア
ダプティブ・デンタル・フィルタの出力であるボーレー
トのエコーレプリカの補間な行うため、２次ΔΣ変調回
路の前にオーバーサンプリング周波数で動作するデジタ
ル・ローパス・フィルタを置いたものである。この構成
を用いることによりボーレートサンプル点間のエコー抑
圧特性が向上する。具体的な効果については後で説明を
行なう。
以上説明したように本発明は、送信信号とエコーキャン
セラ後の受信信号の相関を取りタップ係数を適応可変す
るアダプティブ・デジタル・フィルタラ有スるエコー・
キャンセラにおいて、該アダプティブ・デジタル・フィ
ルタの圧力信号を該アダプティブ・デジタル・フィルタ
の動作周波数の整数倍でサンプリングしデルタ・シグマ
変調を行う変調回路と、該変調回路出力を入力とするＤ
／Ａ変換回路と、該Ｄ／Ａ変換回路の出力と受信信号を
加算する加算回路を用いることにより、線形性の高いエ
コーレプリカをＡ／Ｄ変換回路の前で加算することがで
きる。この事によりＡ／Ｄ変換回路の非線形性の影響を
小さくすることが出米又、エコー信号がＡ／Ｄ変換回路
の前で抑圧されるため、Ａ／Ｄ変換回路以降の回路に要
求されるダイナミックレンジを小さくすることが出来、
また回路の小型化も可能となる。
セラ後の受信信号の相関を取りタップ係数を適応可変す
るアダプティブ・デジタル・フィルタラ有スるエコー・
キャンセラにおいて、該アダプティブ・デジタル・フィ
ルタの圧力信号を該アダプティブ・デジタル・フィルタ
の動作周波数の整数倍でサンプリングしデルタ・シグマ
変調を行う変調回路と、該変調回路出力を入力とするＤ
／Ａ変換回路と、該Ｄ／Ａ変換回路の出力と受信信号を
加算する加算回路を用いることにより、線形性の高いエ
コーレプリカをＡ／Ｄ変換回路の前で加算することがで
きる。この事によりＡ／Ｄ変換回路の非線形性の影響を
小さくすることが出米又、エコー信号がＡ／Ｄ変換回路
の前で抑圧されるため、Ａ／Ｄ変換回路以降の回路に要
求されるダイナミックレンジを小さくすることが出来、
また回路の小型化も可能となる。
次にシミュレーション結果により本発明の詳細な説明す
る。第７図（ａ）及び（ｂ）は非線形性を有するＡ／Ｄ
変換回路を使用した場合の残留エコーを示したものであ
る。Ａ／Ｄ変換回路の非線形性はＡ／Ｄ変換回路内のス
イッチド・キャパシタ積分器のモデルとして５％の入出
力間歪を与えることによりモデル化した。（ａ）は従来
のエコーキャンセラ、（ｂ）は本発明によるエコーキャ
ンセラの特性を示したものである。本シミュレーション
結果から本発明によるエコーキャンセラの方が約１０ｄ
Ｂエコー抑圧量がおおきいことがわかる。
る。第７図（ａ）及び（ｂ）は非線形性を有するＡ／Ｄ
変換回路を使用した場合の残留エコーを示したものであ
る。Ａ／Ｄ変換回路の非線形性はＡ／Ｄ変換回路内のス
イッチド・キャパシタ積分器のモデルとして５％の入出
力間歪を与えることによりモデル化した。（ａ）は従来
のエコーキャンセラ、（ｂ）は本発明によるエコーキャ
ンセラの特性を示したものである。本シミュレーション
結果から本発明によるエコーキャンセラの方が約１０ｄ
Ｂエコー抑圧量がおおきいことがわかる。
従って本発明のエコーキャンセラはＡ／Ｄ変換回路の非
線形性の影響を受けにくいことが判る。
線形性の影響を受けにくいことが判る。
第８図（ａ）及び（ｂ）は本発明の第一の実施例（ａ）
と第６図に示した第二の実施例（ｂ）の特性を示したも
のである。デジタル・ローパス・フィルタは９６タツプ
のＦＩＲフィルタを用いた。この図は引き込み完了後の
エコーキャンセラ出力をプロットしたもので、縦の線は
ボーレートサンプル点を示ス。エコーキャンセラはボー
レートサンプル点の在留エコーを零にするように動作す
るため、ボーレートサンプル点では両方ともエコーが十
分抑圧されている。但しボーレートサンプル点以外のエ
コー抑圧特性はエコーキャンセラループの補間特性で決
まるため、第二の実施例の方がボーレートサンプル点以
外のエコーが小さくなっている。この様にボーレートサ
ンプル点以外のエコーを小さくすることにより、受信ク
ロックの位相ズしによる残留エコーの増加を少なくでき
る為、タイミング抽出特性を改善する事が出来る。
と第６図に示した第二の実施例（ｂ）の特性を示したも
のである。デジタル・ローパス・フィルタは９６タツプ
のＦＩＲフィルタを用いた。この図は引き込み完了後の
エコーキャンセラ出力をプロットしたもので、縦の線は
ボーレートサンプル点を示ス。エコーキャンセラはボー
レートサンプル点の在留エコーを零にするように動作す
るため、ボーレートサンプル点では両方ともエコーが十
分抑圧されている。但しボーレートサンプル点以外のエ
コー抑圧特性はエコーキャンセラループの補間特性で決
まるため、第二の実施例の方がボーレートサンプル点以
外のエコーが小さくなっている。この様にボーレートサ
ンプル点以外のエコーを小さくすることにより、受信ク
ロックの位相ズしによる残留エコーの増加を少なくでき
る為、タイミング抽出特性を改善する事が出来る。
以上説明したように、本発明を用いることにより、高性
能で小型のエコーキャンセルを実現することが出来る。
能で小型のエコーキャンセルを実現することが出来る。
第１図は本発明の一実施例のブロック図、第２図は第１
図の７ダプテイブ・デジタル・フィルタの構成図、第３
図は第１図の２次ΔΣ変調回路の構成図、第４図及び第
５図は第１図のＤ／Ａ変換機及び加算回路の第−及び第
二の構成図、第６図は第１図の２次ΔＬ変調回路の第二
の構成図、第７図は従来例及び本発明のエコーキャンセ
ラの残留エコーのシミューレー、ジョン結果、ｉ８図は
本発明の第−及び第二の実施例のボーレートサンプル点
外の残留エコーのシミュレーション結果、第９図は従来
のエコーキャンセラのブロック図、第１Ｏ図は第９図の
アダプティブ・デジタル・フィルタの構成図である。 １・・・・・・遅延回路、２・・・・・Ｄ／Ａ変換回路
、３・・・・・・ローパス・フィルタ、４・・・・・・
ライン・ドライバ、５・・・・・・バランシング・ネッ
トワーク、６・・・・・アダプティブ・デジタル・フィ
ルタ、７・・・・・・２次ΔΣ変調回路、８・・・・・
・Ｄ／Ａ変換回路、９・・・・・・加算回路、１０・・
・・・・ローパス・フィルタ、１１・・・・・・加算回
路、１２・・・・・・２次ΔΣＡ／Ｄ変換回路、１３・
・・・・・デジタル・ローパス・フィルタ、１４・・・
・・線路等化回路、１５・・・・・・単位遅延回路（記
号：Ｔ）、１６・・・・・・乗算回路（記号：Ｘ）、１
７・・・・・・積分回路（記号：■）、１８・・・・・
・加算回路（記号：十）、１９．２０・・・・・・積分
回路、２１・・・・・・量子化回路、２２・・・・・・
単位遅延回路、２３．２４・・・・・・加算回路、２５
．３７・・・・・・スイッチ、３８．４１・・・・・容
量、４２・・・・・・演算増幅器、４３・・・・・・イ
ンバータ、４４．４５・・・・・・ＡＮＤゲート、４６
．６８・・・・・・スイッチ、６９．７５・・・・・・
容量、７６．７７・・・・・・演’ｌ増幅器、７８・・
・・・・コンパレータ、７９・・・・・スイッチ制御回
路、８０・・・・・・インバータ、８１．８２・・・・
・・ＡＮＤゲート、Ａ・・・・・・デジタル・ローパス
・フィルタ、Ｂ・・・・・・２次ΔΣ変調回路、８３・
・・・・・遅延回路、８４・・・・・・Ｄ／Ａ変換回路
、８５・・・・・・ロパス・フィルタ、８６・・・・・
・ライン・ドライバ、８７・・・・・・バランシング・
ネットワーク、８８・・・・・・加算回路、８９・・・
・・・ローパス・フィルタ、９０・・・・・・Ａ／Ｄ変
換回路、９１・・・・・・デジタル・ローパス・フィル
タ、９２・・・・・・加算回路、９３・・・・・・線路
等化回路、９４・・・・・・アダプティブ・デジタル・
フィルタ、９５・・・・・・スイッチ、９６・・・・・
・単位遅延回路（記号：Ｔ）、９７・・・・・・乗算回
路（記号：Ｘ）、９８・・・・・・積分回路（記号：工
）、９９・・・・・・加算回路（記号：十）。 代理人 弁理士 内 原 晋 １’１ｌＬＪ迫ρ”ｌ＆ ２：”９Ａ質ｊナコ＃
Ｊ、−Ｚｌ）−ハ“ス・スルり４、ライン・Ｌ′）（
バ ５．バラシシン２′・半１．Ｉ−ワーフ ｊ！、
ニア９”）Ｏティア゛・プ゛シ′りｌし・７４／ｌ／り
７．２；χｄ２？炙縛淫引４シ躬ｌ 胆 ｔ、ｆ：＃Ｊ冴縫０がｑｔ名：丁２ 第２胆 １４．４ｊニア４Ａ／Ｄ’ｒ’−ト 第４ 薦 ７、デυＺ佑０−パス乃ルタ ｚ： ｚ；ｒ：Ａ＞ｔ−＠ｒｉｂ 第ｚ図 ダウ１−了 Ｌ つ− （Ａタノ 列ｉ−エフ−（ｐｐＬＶ） へ暢しフ ＜ｔｈノ 憾らデＬコー （ｗｔＶ） 第 ｑ開 第１θ渕
図の７ダプテイブ・デジタル・フィルタの構成図、第３
図は第１図の２次ΔΣ変調回路の構成図、第４図及び第
５図は第１図のＤ／Ａ変換機及び加算回路の第−及び第
二の構成図、第６図は第１図の２次ΔＬ変調回路の第二
の構成図、第７図は従来例及び本発明のエコーキャンセ
ラの残留エコーのシミューレー、ジョン結果、ｉ８図は
本発明の第−及び第二の実施例のボーレートサンプル点
外の残留エコーのシミュレーション結果、第９図は従来
のエコーキャンセラのブロック図、第１Ｏ図は第９図の
アダプティブ・デジタル・フィルタの構成図である。 １・・・・・・遅延回路、２・・・・・Ｄ／Ａ変換回路
、３・・・・・・ローパス・フィルタ、４・・・・・・
ライン・ドライバ、５・・・・・・バランシング・ネッ
トワーク、６・・・・・アダプティブ・デジタル・フィ
ルタ、７・・・・・・２次ΔΣ変調回路、８・・・・・
・Ｄ／Ａ変換回路、９・・・・・・加算回路、１０・・
・・・・ローパス・フィルタ、１１・・・・・・加算回
路、１２・・・・・・２次ΔΣＡ／Ｄ変換回路、１３・
・・・・・デジタル・ローパス・フィルタ、１４・・・
・・線路等化回路、１５・・・・・・単位遅延回路（記
号：Ｔ）、１６・・・・・・乗算回路（記号：Ｘ）、１
７・・・・・・積分回路（記号：■）、１８・・・・・
・加算回路（記号：十）、１９．２０・・・・・・積分
回路、２１・・・・・・量子化回路、２２・・・・・・
単位遅延回路、２３．２４・・・・・・加算回路、２５
．３７・・・・・・スイッチ、３８．４１・・・・・容
量、４２・・・・・・演算増幅器、４３・・・・・・イ
ンバータ、４４．４５・・・・・・ＡＮＤゲート、４６
．６８・・・・・・スイッチ、６９．７５・・・・・・
容量、７６．７７・・・・・・演’ｌ増幅器、７８・・
・・・・コンパレータ、７９・・・・・スイッチ制御回
路、８０・・・・・・インバータ、８１．８２・・・・
・・ＡＮＤゲート、Ａ・・・・・・デジタル・ローパス
・フィルタ、Ｂ・・・・・・２次ΔΣ変調回路、８３・
・・・・・遅延回路、８４・・・・・・Ｄ／Ａ変換回路
、８５・・・・・・ロパス・フィルタ、８６・・・・・
・ライン・ドライバ、８７・・・・・・バランシング・
ネットワーク、８８・・・・・・加算回路、８９・・・
・・・ローパス・フィルタ、９０・・・・・・Ａ／Ｄ変
換回路、９１・・・・・・デジタル・ローパス・フィル
タ、９２・・・・・・加算回路、９３・・・・・・線路
等化回路、９４・・・・・・アダプティブ・デジタル・
フィルタ、９５・・・・・・スイッチ、９６・・・・・
・単位遅延回路（記号：Ｔ）、９７・・・・・・乗算回
路（記号：Ｘ）、９８・・・・・・積分回路（記号：工
）、９９・・・・・・加算回路（記号：十）。 代理人 弁理士 内 原 晋 １’１ｌＬＪ迫ρ”ｌ＆ ２：”９Ａ質ｊナコ＃
Ｊ、−Ｚｌ）−ハ“ス・スルり４、ライン・Ｌ′）（
バ ５．バラシシン２′・半１．Ｉ−ワーフ ｊ！、
ニア９”）Ｏティア゛・プ゛シ′りｌし・７４／ｌ／り
７．２；χｄ２？炙縛淫引４シ躬ｌ 胆 ｔ、ｆ：＃Ｊ冴縫０がｑｔ名：丁２ 第２胆 １４．４ｊニア４Ａ／Ｄ’ｒ’−ト 第４ 薦 ７、デυＺ佑０−パス乃ルタ ｚ： ｚ；ｒ：Ａ＞ｔ−＠ｒｉｂ 第ｚ図 ダウ１−了 Ｌ つ− （Ａタノ 列ｉ−エフ−（ｐｐＬＶ） へ暢しフ ＜ｔｈノ 憾らデＬコー （ｗｔＶ） 第 ｑ開 第１θ渕
Claims (1)
- 送信信号とエコーキャンセラ後の受信信号の相関を取り
その結果を用いてアダプティブ・デジタル・フィルタの
タップ係数を適応可変するエコー・キャンセラにおいて
、該アダプティブ・デジタル・フィルタの出力信号を該
アダプティブ・デジタル・フィルタの動作周波数の整数
倍でサンプリングしデルタ・シグマ変調を行う変調回路
と、該変調回路出力を入力とするＤ／Ａ変換回路と、該
Ｄ／Ａ変換回路の出力と受信信号を加算する加算回路を
有する事を特徴とするエコーキャンセラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590990A JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
| DE69103977T DE69103977T2 (de) | 1990-06-25 | 1991-06-20 | Echoauslöscher mit einem adaptiven digitalen Filter und zugeordneter Delta-Sigma-Modulationsschaltung. |
| EP91110190A EP0464500B1 (en) | 1990-06-25 | 1991-06-20 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
| CA002045250A CA2045250C (en) | 1990-06-25 | 1991-06-21 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
| US07/720,321 US5222084A (en) | 1990-06-25 | 1991-06-25 | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590990A JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454718A true JPH0454718A (ja) | 1992-02-21 |
| JP3158414B2 JP3158414B2 (ja) | 2001-04-23 |
Family
ID=15821314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16590990A Expired - Fee Related JP3158414B2 (ja) | 1990-06-25 | 1990-06-25 | エコーキャンセラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5222084A (ja) |
| EP (1) | EP0464500B1 (ja) |
| JP (1) | JP3158414B2 (ja) |
| CA (1) | CA2045250C (ja) |
| DE (1) | DE69103977T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190194B2 (en) | 2004-02-13 | 2007-03-13 | Nec Electronics Corporation | Active hybrid transformer circuit having a replica driver |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353026A (en) * | 1992-12-15 | 1994-10-04 | Analog Devices, Inc. | Fir filter with quantized coefficients and coefficient quantization method |
| US5396517A (en) * | 1993-03-04 | 1995-03-07 | Adtran | Transversal filter useable in echo canceler, decision feedback equalizer applications for minimizing non-linear distortion in signals conveyed over full duplex two-wire communication link |
| US5471527A (en) | 1993-12-02 | 1995-11-28 | Dsc Communications Corporation | Voice enhancement system and method |
| US5500892A (en) * | 1994-02-14 | 1996-03-19 | Brooktree Corporation | Echo canceller |
| EP0691756A1 (de) * | 1994-07-07 | 1996-01-10 | Siemens-Albis Aktiengesellschaft | Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator |
| US5649010A (en) * | 1994-07-20 | 1997-07-15 | Siemens Schweiz Ag | Send filter for an echo canceler |
| JP2947093B2 (ja) * | 1994-11-02 | 1999-09-13 | 日本電気株式会社 | 適応フィルタによるシステム同定の方法および装置 |
| NL9401860A (nl) * | 1994-11-08 | 1996-06-03 | Duran Bv | Luidsprekersysteem met bestuurde richtinggevoeligheid. |
| US5793754A (en) * | 1996-03-29 | 1998-08-11 | Eurotherm Controls, Inc. | Two-way, two-wire analog/digital communication system |
| US5706344A (en) * | 1996-03-29 | 1998-01-06 | Digisonix, Inc. | Acoustic echo cancellation in an integrated audio and telecommunication system |
| US6234658B1 (en) | 1996-06-07 | 2001-05-22 | Duality Semiconductor, Inc. | Method and apparatus for producing signal processing circuits in the delta sigma domain |
| FI106326B (fi) * | 1996-09-23 | 2001-01-15 | Tellabs Oy | Kytkentä kaiunpoistavan moninopeusmodeemin sovittamiseksi linjalle sekä kytkentämenetelmä |
| FI101436B1 (fi) | 1996-10-02 | 1998-06-15 | Ericsson Telefon Ab L M | Johdinpiiri ja menetelmä johdinpiiriä varten |
| DE59802707D1 (de) * | 1997-01-20 | 2002-02-21 | Infineon Technologies Ag | Schaltungsanordnung zur zweidraht-vierdraht-umsetzung |
| US6965578B1 (en) * | 1998-09-30 | 2005-11-15 | Conexant Systems, Inc. | Echo canceling method and apparatus for digital data communication system |
| US6480532B1 (en) * | 1999-07-13 | 2002-11-12 | Stmicroelectronics, Inc. | Echo cancellation for an ADSL modem |
| US6590976B1 (en) * | 1999-08-19 | 2003-07-08 | Agere Systems Inc. | Two-step algorithm for training an echo cancellation filter |
| ATE248497T1 (de) * | 1999-12-09 | 2003-09-15 | Frederick Johannes Bruwer | Sprachsverteilungssystem |
| US6754187B1 (en) | 2000-04-06 | 2004-06-22 | Inter-Tel, Inc. | Performance enhancement system for digital PBX |
| US7280060B1 (en) | 2000-05-23 | 2007-10-09 | Marvell International Ltd. | Communication driver |
| US7113121B1 (en) | 2000-05-23 | 2006-09-26 | Marvell International Ltd. | Communication driver |
| US6462688B1 (en) | 2000-12-18 | 2002-10-08 | Marvell International, Ltd. | Direct drive programmable high speed power digital-to-analog converter |
| US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| US7095348B1 (en) | 2000-05-23 | 2006-08-22 | Marvell International Ltd. | Communication driver |
| USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| US7248628B2 (en) | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
| US6961373B2 (en) * | 2002-07-01 | 2005-11-01 | Solarflare Communications, Inc. | Method and apparatus for channel equalization |
| US7133425B2 (en) * | 2002-07-10 | 2006-11-07 | Solarflare Communications, Inc. | Communication system |
| US7809021B2 (en) | 2002-07-10 | 2010-10-05 | Solarflare Communications, Inc. | Communication system and encoding method having low overhead |
| US7065167B2 (en) * | 2002-07-10 | 2006-06-20 | Solarflare Communications, Inc. | Method and apparatus for constellation shaping |
| US7154976B2 (en) * | 2002-08-29 | 2006-12-26 | Lsi Logic Corporation | Frequency controller |
| US6912208B2 (en) * | 2002-11-07 | 2005-06-28 | Solarflare Communications, Inc. | Method and apparatus for equalization and crosstalk mitigation |
| US7164764B2 (en) * | 2002-11-07 | 2007-01-16 | Solarflare Communications, Inc. | Method and apparatus for precode crosstalk mitigation |
| US20040213354A1 (en) * | 2003-04-28 | 2004-10-28 | Jones William W. | Mixed domain cancellation |
| US7002897B2 (en) * | 2003-04-28 | 2006-02-21 | Solarflare Communications, Inc. | Multiple channel interference cancellation |
| US8363535B2 (en) | 2003-04-28 | 2013-01-29 | Marvell International Ltd. | Frequency domain echo and next cancellation |
| JP2006524970A (ja) * | 2003-04-28 | 2006-11-02 | ソーラーフレア・コミュニケーションズ・インコーポレイテッド | 多重チャネルにおける混信の解消 |
| DE10342056B4 (de) | 2003-09-11 | 2005-11-10 | Infineon Technologies Ag | Additionsschaltung für Sigma-Delta-Modulatorschaltungen |
| US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
| US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
| JP2007235502A (ja) * | 2006-03-01 | 2007-09-13 | Sony Corp | オーディオ通信システム |
| US8761387B2 (en) | 2006-05-04 | 2014-06-24 | Mindspeed Technologies, Inc. | Analog transmit crosstalk canceller |
| US7720068B2 (en) | 2006-08-23 | 2010-05-18 | Solarflare Communications, Inc. | Method and system for a multi-rate gigabit media independent interface |
| US7808407B2 (en) * | 2007-06-15 | 2010-10-05 | Solarflare Communications, Inc. | Sub-channel distortion mitigation in parallel digital systems |
| US8027279B2 (en) * | 2007-09-17 | 2011-09-27 | Lantiq Deutschland Gmbh | Echo cancellation |
| US7948862B2 (en) | 2007-09-26 | 2011-05-24 | Solarflare Communications, Inc. | Crosstalk cancellation using sliding filters |
| WO2009064439A2 (en) | 2007-11-12 | 2009-05-22 | Solarflare Communications, Inc. | Active idle communication system |
| US7692462B2 (en) * | 2008-01-25 | 2010-04-06 | Himax Technologies Limited | Delay-locked loop and a stabilizing method thereof |
| US8254490B2 (en) * | 2010-07-19 | 2012-08-28 | Plx Technology, Inc. | Reducing transmit signal components of a receive signal of a transceiver using a shared DAC architecture |
| WO2017037880A1 (ja) * | 2015-09-01 | 2017-03-09 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2475322A1 (fr) * | 1980-02-01 | 1981-08-07 | Trt Telecom Radio Electr | Annuleur d'echo a circuits de calcul simplifies |
| US4582963A (en) * | 1982-07-29 | 1986-04-15 | Rockwell International Corporation | Echo cancelling using adaptive bulk delay and filter |
| FR2569322B1 (fr) * | 1984-08-17 | 1986-12-05 | Trt Telecom Radio Electr | Annuleur d'echo utilisant la modulation delta |
| US4769808A (en) * | 1984-09-19 | 1988-09-06 | Nec Corporation | Method of cancelling echoes in full-duplex data transmission system |
| NL8600815A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting. |
| US4742510A (en) * | 1986-04-04 | 1988-05-03 | Massachusetts Institute Of Technology | Near and far echo canceller for data communications |
| US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
| US4987569A (en) * | 1989-04-05 | 1991-01-22 | Codex Corporation | Fast training echo canceller |
| US5029167A (en) * | 1989-09-13 | 1991-07-02 | Northern Telecom Limited | Coefficient storage reduction in adaptive filters in echo cancellers or decision feedback equalizers |
-
1990
- 1990-06-25 JP JP16590990A patent/JP3158414B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-20 EP EP91110190A patent/EP0464500B1/en not_active Expired - Lifetime
- 1991-06-20 DE DE69103977T patent/DE69103977T2/de not_active Expired - Fee Related
- 1991-06-21 CA CA002045250A patent/CA2045250C/en not_active Expired - Fee Related
- 1991-06-25 US US07/720,321 patent/US5222084A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190194B2 (en) | 2004-02-13 | 2007-03-13 | Nec Electronics Corporation | Active hybrid transformer circuit having a replica driver |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2045250C (en) | 1997-03-18 |
| JP3158414B2 (ja) | 2001-04-23 |
| EP0464500A3 (en) | 1992-02-12 |
| DE69103977T2 (de) | 1995-04-13 |
| DE69103977D1 (de) | 1994-10-20 |
| CA2045250A1 (en) | 1991-12-26 |
| US5222084A (en) | 1993-06-22 |
| EP0464500B1 (en) | 1994-09-14 |
| EP0464500A2 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454718A (ja) | エコーキャンセラ | |
| US4362909A (en) | Echo canceler with high-pass filter | |
| FI111310B (fi) | Laite ja menetelmä epälineaarisia vääristymiä sisältävien akustisten kaikujen poistamiseksi kaiutinpuhelimissa | |
| US5512898A (en) | Data converter with minimum phase FIR filter and method for calculating filter coefficients | |
| EP0512723B1 (en) | Analogue-to-digital converters, digital-to-analogue converters, and digital modulators | |
| US4609787A (en) | Echo canceller with extended frequency range | |
| EP0163298B1 (en) | Pcm coder/decoder with two-wire/four-wire conversion | |
| JP2934110B2 (ja) | フィルタ構造体 | |
| US7839758B1 (en) | Analog echo canceller with interpolating output | |
| JP7114779B2 (ja) | 調整可能な帯域外干渉緩和システムおよび方法 | |
| US6275836B1 (en) | Interpolation filter and method for switching between integer and fractional interpolation rates | |
| US6813311B1 (en) | Non-linear echo cancellation for wireless modems and the like | |
| US4334128A (en) | Echo canceler for homochronous data transmission systems | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| NL8006260A (nl) | Versterkingsregelinrichting voor digitale telefoon- lijnschakelingen. | |
| US20010031001A1 (en) | Interpolation filter circuit | |
| JP2928801B2 (ja) | エコー相殺方法および加入者ラインオーディオ処理回路 | |
| EP0054024B1 (en) | Subscriber line audio processing circuit apparatus | |
| US4100373A (en) | Adaptive linearizing acoustic coupling system | |
| JPH01129623A (ja) | エコーキヤンセラ | |
| JPS59211338A (ja) | エコ−キヤンセラ−装置 | |
| JPH0380627A (ja) | エコーキャンセラ方式全二重送受信回路 | |
| Lin et al. | Sigma-delta A/D and D/A for high speed voiceband modems | |
| Friedman et al. | The implementation of digital echo cancellation in codecs | |
| JPH05276071A (ja) | 線形符号入出力のエコーキャンセラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |