CN109672448A - 2-1型mash结构的调制器 - Google Patents

2-1型mash结构的调制器 Download PDF

Info

Publication number
CN109672448A
CN109672448A CN201811591204.1A CN201811591204A CN109672448A CN 109672448 A CN109672448 A CN 109672448A CN 201811591204 A CN201811591204 A CN 201811591204A CN 109672448 A CN109672448 A CN 109672448A
Authority
CN
China
Prior art keywords
proportioner
adder
input terminal
output end
end connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811591204.1A
Other languages
English (en)
Inventor
蒲显城
李想
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Changhong Electric Co Ltd
Original Assignee
Sichuan Changhong Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Changhong Electric Co Ltd filed Critical Sichuan Changhong Electric Co Ltd
Priority to CN201811591204.1A priority Critical patent/CN109672448A/zh
Publication of CN109672448A publication Critical patent/CN109672448A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Abstract

本发明涉及模数电路领域,针对现有的2‑1型MASH结构的调制器信噪比低的问题,提出了一种2‑1型MASH结构的调制器,其在现有的2‑1型MASH结构的调制器中设置适当的增益参数,调整调制器的噪声传递函数(Noise Transfer Function,NTF),改善零极点位置,使得第一级调制器的输出与第二级调制器的输出通过数字误差校正逻辑抵消掉第一级的量化噪声,增强了信号带宽内的噪声抑制效果。本发明适用于音频类的模数转换中的调制器。

Description

2-1型MASH结构的调制器
技术领域
本发明涉及模数电路领域,特别涉及一种MASH结构的调制器。
背景技术
凭借数字电路的鲁棒性、小尺寸以及非常便于集成行程复杂系统等特点,在计算和信号处理的工作中,数字处理方式已经占据主导地位。然而现实世界里仍然到处是模拟信号,所以在数字信号处理器与现实世界之间需要模数转换器(Analog-DigitalConverter,ADC)。ADC按照采样频率主要分为两大类:奈奎斯特型(Nyquist)和过采样型(Oversampling)。音频类ADC,对转换速率要求不高,但是对分辨率要求高,所以大多采用过采样型。过采样型ADC主要包括调制器(Modulator)和数字滤波器(Digital Filter,,DF)两部分,调制器完成噪声整形(Noise-Shaping)的工作,数字滤波器则实现低通滤波和降采样的工作。其中调试器是核心处理部件,所以需要设计适当的调制器架构,以最少的资源消耗,获得最佳的性能。
MASH多级噪声整形(Multi-Stage Noise Shaping,MASH)结构调制器是将2阶之内没有稳定性问题的单比特调制器进行两级或多级级联从而得到一个高阶的调制器架构,此架构的调制器将上一级产生的量化噪声结果作为下一次的输入来达到消除前一次的量化噪声的目的,通过多级级联架构抵消掉除最后一级以外的所有量化噪声。而且对于每一级来说其架构都采用稳定的一阶或二阶架构,这样它既可以有效的避免不稳定现象的出现,同时对最后一级的量化噪声进行高阶整形又可以实现高阶的噪声整形效果。
现有2-1型MASH结构的调制器,如图1所示,包括第一级调制器和第二级调制器,第一级调制器采用两阶单比特调制器11,第二级调制器采用一阶单比特调制器12,由于两阶单比特调制器与一阶单比特调制器都是稳定的,而级联的两级调制器之前没有反馈回路,所以整个2-1型MASH结构的调制器是稳定的,该调制器输入1KHz,幅值为-1dBFS的正弦波,过采样比为128,如图2所示为上述调制器在理想状态下仿真得出的信号功率在频域的分布状态即功率谱密度(PSD),相应的信噪比(SNR)为90.6dB,此仅为理想环境下仿真的结果,实际使用电路进行仿真测试时会更低,该信噪比不能满足高保真的要求。
发明内容
本发明所要解决的技术问题是:克服现有的2-1型MASH结构的调制器信噪比低的问题,提出一种2-1型MASH结构的调制器。
本发明解决上述技术问题,采用的技术方案是:
2-1型MASH结构的调制器,包括加法器一、加法器二、加法器三、加法器四、加法器五、比例器一、比例器二、比例器三、比例器四、比例器五、比例器六、比例器七、比例器八、积分器一、积分器二、积分器三、量化器一、量化器二、延迟单元、微分器一和微分器二,输入信号输入至加法器一的一个输入端,加法器一的输出端连接比例器一的输入端,比例器一的输出端连接积分器一的输入端,积分器一的输出端连接比例器二的输入端、比例器二的输出端连接加法器二的一个输入端、加法器二的输出端连接积分器二的输入端、积分器二的输出端连接量化器一的输入端和比例器五的输入端,量化器一的输出端作为负反馈连接加法器一的另一个输入端,量化器一的输出端连通比例器三后作为负反馈连接加法器二的另一个输入端,量化器一的输出端连通比例器四后作为负输入连接加法器三的一个输入端,量化器一的输出端连接延迟单元的输入端,延迟单元的输出端连接加法器四的一个输入端和比例器八的输入端,比例器八的输出端连接加法器五的一个输入端;比例器五的输出端连接加法器三的又一个输入端,加法器三的输出端连接积分器三的输入端,积分器三的输出端连接量化器二的输入端,量化器二的输出端连接比例器七的输入端,量化器二的输出端连通比例器六后作为负反馈连接加法器三的再一个输入端,比例器七的输出端连接加法器四的另一个输入端,加法器四的输出端连通微分器一和微分器二,微分器二的输出端连接加法器五的另一个输入端,加法器五的输出端作为信号的输出,所述比例器一、比例器二、比例器三、比例器四、比例器五、比例器六、比例器七和比例器八对应的增益参数分别为0.2、0.5、0.25、0.1、0.5、0.1、2和1。
为了便于开关电容电路实现,将上述调整器等价转换为如下2-1型MASH结构的调制器,该调制器包括加法器一、加法器四、加法器五、加法器六、加法器七、加法器八、加法器九、加法器十、比例器一、比例器三、比例器四、比例器六、比例器七、比例器八、比例器九、比例器十、积分器一、积分器二、积分器三、量化器一、量化器二、延迟单元、微分器一和微分器二,输入信号输入至加法器一的一个输入端,加法器一的输出端连接比例器一的输入端,比例器一的输出端连接积分器一的输入端,积分器一的输出端连接加法器六的一个输入端,积分器一的输出端连通比例器十后作为正前馈连接加法器七的一个输入端,加法器七的输出端连接积分器二的输入端,积分器二的输出端连接量化器一的输入端、比例器九的输入端、加法器八的一个输入端和加法器九的一个输入端,量化器一的输出端负反馈至加法器一的另一个输入端和加法器六的另一个输入端,量化器一的输出端作为负输入连接加法器八的另一个输入端,加法器六的输出端连通比例器三后连接加法器七的另一个输入端,量化器一的输出端连接延迟单元的输入端,延迟单元的输出端连接比例器八的输入端和加法器四的一个输入端,比例器八的输出端连接加法器五的一个输入端,加法器八的输出端连通比例器四后连接加法器十的一个输入端,比例器九的输出端连接加法器十的又一个输入端,加法器十的输出端连接积分器三的输入端,积分器三的输出端连接量化器二,量化器二的输出端连接比例器七的输入端,量化器二的输出端作为负反馈连接加法器九的另一个输入端,加法器九的输出端连通比例器六后连接加法器十的再一个输入端,比例器七的输出端连接加法器四的另一个输入端,加法器四的输出端连通微分器一和微分器二,微分器二的输出端连接加法器五的另一个输入端,加法器五的输出端作为信号的输出,所述比例器一、比例器三、比例器四、比例器六、比例器七、比例器八、比例器九和比例器十对应的增益参数分别为0.2、0.25、0.1、0.1、2、1、0.3和0.25。
本发明的有益效果是:
通过在原始的2-1型MASH结构的调制器中设置适当的增益参数,调整调制器的噪声传递函数(Noise Transfer Function,NTF),改善零极点位置,增强信号带宽内的噪声抑制效果,输入1KHz,幅值为-1dBFS的正弦波信号,过采样比为128,在理想状态下对调制器进行仿真,可得到信号功率在频域的分布状态即功率谱密度(PSD)进而得到信噪比(SNR)为117.0dB大于现有技术的90.6dB,也就是说信号带宽内的噪声抑制效果相比现有技术更好。
附图说明
图1为本发明背景技术中现有调制器的架构图;
图2为本发明背景技术中现有调制器理想状态下仿真出的信号功率在频域的分布状态;
图3为本发明实施例的调制器的架构图;
图4为本发明实施例的调制器理想状态下仿真得到的信号功率在频域的分布状态;
图5为本发明实施例的与图3对应的便于开关电容电路实现的调制器的架构图;
图6为本发明实施例的图5所述调制器对应电路仿真得到的信号功率在频域的分布状态;
其中,11为两阶单比特调制器,12为一阶单比特调制器,201为比例器一,202为比例器二,203为比例器三,204为比例器四,205为比例器五,206为比例器六,207为比例器七,208为比例器八,209为比例器九,210为比例器十,301为加法器一,303为加法器二,303为加法器三,304为加法器四,305为加法器五,306为加法器六,307为加法器七,308为加法器八,309为加法器九,310为加法器十,401为积分器一,402为积分器二,403为积分器三,501为量化器一,502为量化器二,601为延迟单元,701为微分器一,702为微分器二。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及如下实施例对本发明进行进一步详细说明。
如图3所示,2-1型MASH结构的调制器,包括加法器一301、加法器二302、加法器三303、加法器四304、加法器五305、比例器一201、比例器二202、比例器三203、比例器四204、比例器五205、比例器六206、比例器七207、比例器八208、积分器一401、积分器二402、积分器三403、量化器一501、量化器二502、延迟单元601、微分器一701和微分器二702,输入信号输入至加法器一301的一个输入端,加法器一301的输出端连接比例器一201的输入端,比例器一201的输出端连接积分器一401的输入端,积分器一401的输出端连接比例器二202的输入端、比例器二202的输出端连接加法器二302的一个输入端、加法器二302的输出端连接积分器二402的输入端、积分器二402的输出端连接量化器一501的输入端和比例器五205的输入端,量化器一501的输出端作为负反馈连接加法器一301的另一个输入端,量化器一501的输出端连通比例器三203后作为负反馈连接加法器二302的另一个输入端,量化器一501的输出端连通比例器四204后作为负输入连接加法器三303的一个输入端,量化器一501的输出端连接延迟单元601的输入端,延迟单元601的输出端连接加法器四304的一个输入端和比例器八208的输入端,比例器八208的输出端连接加法器五305的一个输入端;比例器五205的输出端连接加法器三303的又一个输入端,加法器三303的输出端连接积分器三403的输入端,积分器三403的输出端连接量化器二502的输入端,量化器二502的输出端连接比例器七207的输入端,量化器二502的输出端连通比例器六206后作为负反馈连接加法器三303的再一个输入端,比例器七207的输出端连接加法器四304的另一个输入端,加法器四304的输出端连通微分器一701和微分器二702,微分器二702的输出端连接加法器五305的另一个输入端,加法器五305的输出端作为信号的输出,所述比例器一201、比例器二202、比例器三203、比例器四204、比例器五205、比例器六206、比例器七207和比例器八208对应的增益参数分别记为C1、C2、C3、C4、C5、C6、C7和C8,且C1=0.2,C2=0.5,C3=0.25,C4=0.1,C5=0.5,C6=0.1,C7=2,C8=1。
图中,z-1代表延迟单元,代表积分器,代表微分器,上述负输入、负反馈相对应加法器是做减法操作,加法器其他情况对于输入均为加法操作,上述2-1型MASH结构调制器是在现有的2-1型MASH结构中设置适当的增益参数,调整调制器的噪声传递函数(Noise Transfer Function,NTF),改善零极点位置,使得第一级调制器的输出与第二级调制器的输出通过数字误差校正逻辑抵消掉第一级的量化噪声,增强了信号带宽内的噪声抑制效果。输入1KHz,幅值为-1dBFS的正弦波,过采样比为128,在理想状态下对调制器进行仿真,可得到如图4所示信号功率在频域的分布状态即功率谱密度(PSD)进而得到信噪比(SNR)为117.0dB大于现有技术的90.6dB,也就是说信号带宽内的噪声抑制效果相比现有技术更好。
如图5所示,为了便于开关电容电路实现,将如图3所示的2-1型MASH结构的等价转换为如下2-1型MASH结构的调制器,该调制器包括加法器一301、加法器四304、加法器五305、加法器六306、加法器七307、加法器八308、加法器九309、加法器十310、比例器一201、比例器三203、比例器四204、比例器六206、比例器七207、比例器八208、比例器九209、比例器十210、积分器一401、积分器二402、积分器三403、量化器一501、量化器二502、延迟单元601、微分器一701和微分器二702,输入信号输入至加法器一301的一个输入端,加法器一301的输出端连接比例器一201的输入端,比例器一201的输出端连接积分器一401的输入端,积分器一401的输出端连接加法器六306的一个输入端,积分器一401的输出端连通比例器十210后作为正前馈连接加法器七307的一个输入端,加法器七307的输出端连接积分器二402的输入端,积分器二402的输出端连接量化器一501的输入端、比例器九209的输入端、加法器八308的一个输入端和加法器九309的一个输入端,量化器一501的输出端负反馈至加法器一301的另一个输入端和加法器六306的另一个输入端,量化器一501的输出端作为负输入连接加法器八308的另一个输入端,加法器六306的输出端连通比例器三203后连接加法器七307的另一个输入端,量化器一501的输出端连接延迟单元601的输入端,延迟单元601的输出端连接比例器八208的输入端和加法器四304的一个输入端,比例器八208的输出端连接加法器五305的一个输入端,加法器八308的输出端连通比例器四204后连接加法器十310的一个输入端,比例器九209的输出端连接加法器十310的又一个输入端,加法器十310的输出端连接积分器三403的输入端,积分器三403的输出端连接量化器二502,量化器二502的输出端连接比例器七207的输入端,量化器二502的输出端作为负反馈连接加法器九309的另一个输入端,加法器九309的输出端连通比例器六206后连接加法器十310的再一个输入端,比例器七207的输出端连接加法器四304的另一个输入端,加法器四304的输出端连通微分器一701和微分器二702,微分器二702的输出端连接加法器五305的另一个输入端,加法器五305的输出端作为信号的输出,所述比例器一201、比例器三203、比例器四204、比例器六206、比例器七207、比例器八208、比例器九209和比例器十210对应的增益参数分别记为C1、C3、C4、C6、C7、C8、C9和C10,且C1=0.2,C3=0.25,C4=0.1,C6=0.1,C7=2,C8=1,C9=C5-C4-C6=0.25,C10=C2-C3=0.3。
采用开关电容电路实现本调制器的架构,该调制器输入1KHz,幅值为-1dBFS的正弦波过采样比为128下,在电路仿真软件的SMIC0.13μm工艺库下仿真上述调制器,可得到如图6所示信号功率在频域的分布状态即功率谱密度(PSD)进而得到信噪比(SNR)为94.5dB,该信噪比代表了调制器对应的真实电路的信噪比,比上述理想状态下等价的调制器仿真得到的信噪比117.0dB要低,高于现有同阶数调制器在理想状态下仿真得到的信噪比90.6dB,在信号带宽内将噪声抑制得更低。

Claims (2)

1.2-1型MASH结构的调制器,其特征在于,包括加法器一、加法器二、加法器三、加法器四、加法器五、比例器一、比例器二、比例器三、比例器四、比例器五、比例器六、比例器七、比例器八、积分器一、积分器二、积分器三、量化器一、量化器二、延迟单元、微分器一和微分器二,输入信号输入至加法器一的一个输入端,加法器一的输出端连接比例器一的输入端,比例器一的输出端连接积分器一的输入端,积分器一的输出端连接比例器二的输入端、比例器二的输出端连接加法器二的一个输入端、加法器二的输出端连接积分器二的输入端、积分器二的输出端连接量化器一的输入端和比例器五的输入端,量化器一的输出端作为负反馈连接加法器一的另一个输入端,量化器一的输出端连通比例器三后作为负反馈连接加法器二的另一个输入端,量化器一的输出端连通比例器四后作为负输入连接加法器三的一个输入端,量化器一的输出端连接延迟单元的输入端,延迟单元的输出端连接加法器四的一个输入端和比例器八的输入端,比例器八的输出端连接加法器五的一个输入端;比例器五的输出端连接加法器三的又一个输入端,加法器三的输出端连接积分器三的输入端,积分器三的输出端连接量化器二的输入端,量化器二的输出端连接比例器七的输入端,量化器二的输出端连通比例器六后作为负反馈连接加法器三的再一个输入端,比例器七的输出端连接加法器四的另一个输入端,加法器四的输出端连通微分器一和微分器二,微分器二的输出端连接加法器五的另一个输入端,加法器五的输出端作为信号的输出,所述比例器一、比例器二、比例器三、比例器四、比例器五、比例器六、比例器七和比例器八对应的增益参数分别为0.2、0.5、0.25、0.1、0.5、0.1、2和1。
2.2-1型MASH结构的调制器,其特征在于,包括加法器一、加法器四、加法器五、加法器六、加法器七、加法器八、加法器九、加法器十、比例器一、比例器三、比例器四、比例器六、比例器七、比例器八、比例器九、比例器十、积分器一、积分器二、积分器三、量化器一、量化器二、延迟单元、微分器一和微分器二,输入信号输入至加法器一的一个输入端,加法器一的输出端连接比例器一的输入端,比例器一的输出端连接积分器一的输入端,积分器一的输出端连接加法器六的一个输入端,积分器一的输出端连通比例器十后作为正前馈连接加法器七的一个输入端,加法器七的输出端连接积分器二的输入端,积分器二的输出端连接量化器一的输入端、比例器九的输入端、加法器八的一个输入端和加法器九的一个输入端,量化器一的输出端负反馈至加法器一的另一个输入端和加法器六的另一个输入端,量化器一的输出端作为负输入连接加法器八的另一个输入端,加法器六的输出端连通比例器三后连接加法器七的另一个输入端,量化器一的输出端连接延迟单元的输入端,延迟单元的输出端连接比例器八的输入端和加法器四的一个输入端,比例器八的输出端连接加法器五的一个输入端,加法器八的输出端连通比例器四后连接加法器十的一个输入端,比例器九的输出端连接加法器十的又一个输入端,加法器十的输出端连接积分器三的输入端,积分器三的输出端连接量化器二,量化器二的输出端连接比例器七的输入端,量化器二的输出端作为负反馈连接加法器九的另一个输入端,加法器九的输出端连通比例器六后连接加法器十的再一个输入端,比例器七的输出端连接加法器四的另一个输入端,加法器四的输出端连通微分器一和微分器二,微分器二的输出端连接加法器五的另一个输入端,加法器五的输出端作为信号的输出,所述比例器一、比例器三、比例器四、比例器六、比例器七、比例器八、比例器九和比例器十对应的增益参数分别为0.2、0.25、0.1、0.1、2、1、0.3和0.25。
CN201811591204.1A 2018-12-20 2018-12-20 2-1型mash结构的调制器 Pending CN109672448A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811591204.1A CN109672448A (zh) 2018-12-20 2018-12-20 2-1型mash结构的调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811591204.1A CN109672448A (zh) 2018-12-20 2018-12-20 2-1型mash结构的调制器

Publications (1)

Publication Number Publication Date
CN109672448A true CN109672448A (zh) 2019-04-23

Family

ID=66146851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811591204.1A Pending CN109672448A (zh) 2018-12-20 2018-12-20 2-1型mash结构的调制器

Country Status (1)

Country Link
CN (1) CN109672448A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056196A (zh) * 1990-04-23 1991-11-13 通用电气公司 使用单个位及多位量化的多阶∑-△模/数转换器
CN1057741A (zh) * 1990-04-06 1992-01-08 通用电气公司 低元件灵敏度三阶∑-δ过抽样模/数转换网络
US6275177B1 (en) * 1999-05-20 2001-08-14 Industrial Technology Research Institute Sigma-delta modulator using a local nonlinear feedback loop technique
CN1612485A (zh) * 2003-10-28 2005-05-04 松下电器产业株式会社 德耳塔-西格玛调制装置
CN1901379A (zh) * 2005-07-20 2007-01-24 财团法人工业技术研究院 三阶σ-δ调制器
CN103973309A (zh) * 2013-01-24 2014-08-06 飞思卡尔半导体公司 带有调整过的量化器参考电压的σδ调制器
CN107911121A (zh) * 2017-12-07 2018-04-13 天津工业大学 一种新型的MASH结构Sigma Delta调制器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1057741A (zh) * 1990-04-06 1992-01-08 通用电气公司 低元件灵敏度三阶∑-δ过抽样模/数转换网络
CN1056196A (zh) * 1990-04-23 1991-11-13 通用电气公司 使用单个位及多位量化的多阶∑-△模/数转换器
US6275177B1 (en) * 1999-05-20 2001-08-14 Industrial Technology Research Institute Sigma-delta modulator using a local nonlinear feedback loop technique
CN1612485A (zh) * 2003-10-28 2005-05-04 松下电器产业株式会社 德耳塔-西格玛调制装置
CN1901379A (zh) * 2005-07-20 2007-01-24 财团法人工业技术研究院 三阶σ-δ调制器
CN103973309A (zh) * 2013-01-24 2014-08-06 飞思卡尔半导体公司 带有调整过的量化器参考电压的σδ调制器
CN107911121A (zh) * 2017-12-07 2018-04-13 天津工业大学 一种新型的MASH结构Sigma Delta调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
葛彬杰等: "MASH21 Sigma-Delta调制器的自顶而下设计", 《北京大学学报》 *

Similar Documents

Publication Publication Date Title
US7253758B2 (en) Third order sigma-delta modulator
TWI360955B (en) Sigma-delta modulator with dac resolution less tha
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
CN103329444B (zh) 带有前向和反馈路径信号方波整形的西格玛‑德尔塔平方差log‑rms到dc转换器
KR20170040108A (ko) 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장
US7453382B2 (en) Method and apparatus for A/D conversion
CN103684471A (zh) 三角积分调变器以及三角积分调变方法
WO2018227456A1 (zh) 噪声整形电路与三角积分数模转换器
CN107911121A (zh) 一种新型的MASH结构Sigma Delta调制器
CN104883190A (zh) 一种包含自适应增量调制的高精度模数转换器
CN101599767B (zh) 一种四阶单环局部负反馈Sigma-Delta调制器
TW201617802A (zh) 觸控偵測系統、差異積分調變器及其調變方法
CN109672448A (zh) 2-1型mash结构的调制器
CN101729074A (zh) 一种西格玛-德尔塔模数转换器
CN108123719A (zh) 一种基于FPGA的Sigma-Delta调制器
CN108063621B (zh) 可变架构的sigma-delta数据转换器
TW202019099A (zh) 三角積分調變器及相關的訊號處理方法
CN108832931A (zh) 采用外加扰动信号的Delta-Sigma调制器
CN114900189A (zh) 低噪声泄露的mashδς调制器
CN109150187A (zh) 一种基于多比特数字信号的数模转换电路
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
Mahajan et al. Analysis of delta sigma modulator
Pracny et al. S? Modulator System-Level Considerations for Hearing-Aid Audio Class-D Output Stage Application
CN112953533B (zh) 一种改进型低失真Sigma-Delta调制器
Cornelissens et al. Design Considerations for Cascade $\Delta\Sigma $ ADC's

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423

RJ01 Rejection of invention patent application after publication