CN108832931A - 采用外加扰动信号的Delta-Sigma调制器 - Google Patents

采用外加扰动信号的Delta-Sigma调制器 Download PDF

Info

Publication number
CN108832931A
CN108832931A CN201810506203.6A CN201810506203A CN108832931A CN 108832931 A CN108832931 A CN 108832931A CN 201810506203 A CN201810506203 A CN 201810506203A CN 108832931 A CN108832931 A CN 108832931A
Authority
CN
China
Prior art keywords
delta
feedback
sigma modulator
signal
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810506203.6A
Other languages
English (en)
Other versions
CN108832931B (zh
Inventor
樊祥宁
廖龙
廖一龙
花再军
石永键
陶健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810506203.6A priority Critical patent/CN108832931B/zh
Publication of CN108832931A publication Critical patent/CN108832931A/zh
Application granted granted Critical
Publication of CN108832931B publication Critical patent/CN108832931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators

Abstract

本发明公开了一种采用外加扰动信号的Delta‑Sigma调制器，包括负反馈Delta‑Sigma调制器模块，用于将其输入信号转换为伪随机的输出信号，该输出信号作为后级模块的外加伪随机扰动信号；噪声整形Delta‑Sigma调制器模块，其与负反馈Delta‑Sigma调制模块相级联，用于对整个调制器电路的输入信号进行噪声整形并输出整形后的数字信号。本发明使用负反馈Delta‑Sigma调制器模块的输出作为噪声整形Delta‑Sigma调制器模块的外加扰动信号，可以有效延长噪声整形Delta‑Sigma调制器的输出序列长度，从而获得平滑的输出频谱并有效减小输出底噪和毛刺。

Description

采用外加扰动信号的Delta-Sigma调制器
技术领域
本发明属于信号处理技术领域，尤其涉及一种采用外加扰动信号的Delta-Sigma调制器。
背景技术
在当今的数字通信系统中，由于奈奎斯特采样技术容易受到元件匹配、电路的非理想性 以及大功率量化噪声干扰等的影响，而逐渐被过采样技术所取代。过采样是指使用频率远高 于奈奎斯特频率的频率对输入信号进行采样。由于量化比特的位数保持不变，故总的量化噪 声功率保持不变，但量化噪声的功率由于采样频率的提高而分布到更多的频点，因此相应的 信号带内的量化噪声功率谱密度减小，进而提高通信系统的信噪比(SNR，Signal to Noise Ration)。但是，单独使用过采样技术对信噪比的性能提升并不是很明显，所以，过采样技术 还常常结合噪声整形技术一起使用。因此，同时具有过采样和噪声整形能力的DDSM(数字 Delta-Sigma调制器，Digital Delta-Sigma Modulator)，被广泛地应用于当今的无线通信系统中， 以满足飞速发展的通信系统对高带宽、高速率和高分辨率等性能指标的需求。
在过采样频率下，DDSM采样高精度的输入信号，输出低精度的输出信号。在该过程中， DDSM将低频段的量化噪声推移到高频段，并且将有用的输入信息保留在低频带，从而实现 了高通特性的噪声整形，最后高频段的量化噪声可以通过后面的低通滤波器滤除。高通滤波 器的阶数越高，噪声整形特性越好，但是对于单环结构的DDSM，当调制器的阶数变高后， 系统变得越来越不稳定。而多级噪声整形结构的DDSM由于具有极佳的系统稳定性而受到研 究者更多的青睐。
图1是经典的l阶的MASH(MASH，Multi-stAge Noise Shapping)DDSM的电路框图，由图1可以看出经典MASH DDSM由多个误差反馈调制器(EFM，ErrorFeedback Modulation)级联构成，前一级误差反馈调制器把量化误差信号传入下一级误差反馈调制器作为输入，并 且各级误差反馈调制器都将输出信号送入误差消除逻辑(ECL，Error CancellationLogic)网 络中，以抵消中间级误差反馈调制器的量化噪声，从而使得输出频谱中只包含输入信号和高 阶整形后的最后一级误差反馈调制器的量化噪声。
但是，由于DDSM是一个有限状态机，在恒定输入情况下，DDSM的输出呈现出很强的周期性。更为糟糕的是其输出周期的长度还严重受到输入值和初始条件设置的影响。当DDSM 的输入和初始条件设置不恰当时，其输出序列的周期变得很短，量化噪声功率只能分布到极 少数的频点上，导致调制器的输出频谱出现明显的大功率杂散成分，严重恶化了通信系统的 输出信噪比。
因此，为有效提高DDSM的输出序列长度，业界提出了两类主流的方法：确定性(Deterministic)法和随机扰动(Dithering)法。其中确定性法通过改变调制器结构或设置合 理的寄存器初始值，来有效增加输出序列的周期长度；而随机扰动法通过外加随机扰动信号 给调制器，以打破调制器的输出周期特性，从而有效延长输出序列的周期长度。由于两种方 法各有优劣，两者都被广泛应用到实际应用中。在传统的随机扰动法中，外加伪随机扰动信 号的产生模块一般采用线性反馈移位寄存器(LFSR,Linear Feedback ShiftRegister)，然后将 LFSR产生的伪随机输出信号经扰动滤波器整形后送入噪声整形Delta-Sigma调制器中。但是， 一方面由于扰动整形的滤波器阶数一般不能超过l-2(l是噪声整形MASH DDSM的调制器阶 数)，因此，如果LFSR的输出信号周期太长，会在调制器的输出低频段形成底噪和毛刺；另 一方面，采用LFSR扰动的调制器的输出周期容易受到调制器自身的初始条件和LFSR自身 的初始条件的影响，如果这些初始条件设置不当，LFSR扰动信号将无法有效延长甚至还会减 小调制器的输出信号周期。
发明内容
发明目的：针对上述现有技术存在的缺陷，本发明提供一种采用Delta-Sigma调制器的输 出作为外加扰动信号的Delta-Sigma调制器。
技术方案：为实现上述目的，本发明提供一种采用外加扰动信号的Delta-Sigma调制器， 包括负反馈Delta-Sigma调制器模块和噪声整形Delta-Sigma调制器模块。
所述负反馈Delta-Sigma调制器模块，用于将其输入信号转换为伪随机的输出信号，所述 伪随机输出信号作为后级模块的外加扰动信号；
所述噪声整形Delta-Sigma调制器模块与所述负反馈Delta-Sigma调制器模块相级联，用于 对整个调制器电路的输入信号进行噪声整形并输出整形后的数字信号。
进一步地，由于噪声整形数字Delta-Sigma调制器是核心的调制器模块，结合实际考量， 所述负反馈Delta-Sigma调制器的字长比特数一般小于噪声整形数字Delta-Sigma调制器的字 长比特数。
进一步地，所述负反馈Delta-Sigma调制器模块和噪声整形Delta-Sigma调制器模块分别由 相同阶数的多级噪声整形结构的数字Delta-Sigma调制器组成。
进一步地，所述负反馈Delta-Sigma调制器模块中的多级噪声整形结构包括n个EFM、1 个ECL网络和1个负反馈环路，其中，n表示多级噪声整形结构的阶数，并且，其中第一级 EFM的输入为所述负反馈Delta-Sigma调制器模块设定的输入信号和ECL网络输出负反馈回 来相加后的信号，后面(n-1)级EFM的输入分别是前一级EFM的量化误差信号，并且，所述 n个EFM的输出信号都送入ECL网络，所述ECL网络进而产生本模块的输出信号，并且， 所述输出信号一方面被取反再乘以倍增系数b后被反馈回第一级EFM的输入端，其中，倍增 系数b和负反馈Delta-Sigma调制器的量化间隔的和是一个质数；另一方面被送入噪声整形Delta-Sigma调制器模块作为外加的扰动信号。
进一步地，所述噪声整形Delta-Sigma调制器模块中的多级噪声整形结构包括n个EFM和 1个ECL网络，其中，n表示多级噪声整形结构的阶数，并且，其中第一级EFM的输入为整 个调制器电路设定的输入信号和负反馈Delta-Sigma调制器模块的输出信号，后面(n-1)级EFM 的输入分别是前一级EFM的量化误差信号，并且，所述n个误差反馈调制器的输出信号都送 入ECL网络，所述ECL网络进而产生整个调制器电路的输出信号。
有益效果：本发明与现有技术相比，使用负反馈Delta-Sigma调制器的输出作为噪声整形 Delta-Sigma调制器的外加扰动信号，可以有效降低输出频谱的底噪和毛刺，并且有效避免扰 动产生单元和噪声整形Delta-Sigma调制器的初始条件对调制器的输出频谱的影响，从而在所 有条件下获得平滑的输出频谱。
附图说明
图1为经典的MASH DDSM的方框图；
图2为本发明提供的采用Delta-Sigma调制器的输出作为外加扰动信号的三阶MASH 1-1-1DDSM的逻辑连接示意图；
图3为Simulink仿真工具下传统的基于LFSR扰动的Delta-Sigma调制器在合理设置初始 条件下的输出功率谱密度图；
图4为Simulink仿真工具下本发明提供的采用Delta-Sigma调制器的输出作为外加扰动 信号的Delta-Sigma调制器在图3初始条件下的输出功率谱密度图；
图5为Simulink仿真工具下传统的基于LFSR扰动的Delta-Sigma调制器在未合理设置初 始条件下的输出功率谱密度图；
图6为Simulink仿真工具下本发明提供的采用Delta-Sigma调制器的输出作为外加扰动信 号的Delta-Sigma调制器在图5初始条件下的输出功率谱密度图；
图7为本发明的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明。
如图7所示，本发明提供一种采用外加扰动信号的Delta-Sigma调制器101，包括负反馈 Delta-Sigma调制器模块102和噪声整形Delta-Sigma调制器模块105，负反馈Delta-Sigma调 制器模块102用于将其输入信号103转换为伪随机的输出信号104，该输出信号作为后级模 块的外加伪随机扰动信号；噪声整形Delta-Sigma调制器模块105与负反馈Delta-Sigma调制 器模块102相级联，用于对整个调制器电路的输入信号106进行噪声整形并输出整形后的数 字信号107，所述负反馈Delta-Sigma调制器的字长比特数小于噪声整形Delta-Sigma调制器 的字长比特数。
如图2所示，一种采用Delta-Sigma调制器的输出作为外加扰动信号的Delta-Sigma调制 器，包括一个三阶负反馈Delta-Sigma调制器模块和一个三阶噪声整形Delta-Sigma调制器模 块，三阶负反馈Delta-Sigma调制器模块的输出作为三阶噪声整形Delta-Sigma调制器模块的 外加扰动信号。
其中，三阶负反馈Delta-Sigma调制器模块包括三级EFM、一个ECL网络和一个负反馈 环路。第一级EFM的输入为负反馈Delta-Sigma调制器模块设定的输入信号和ECL网络输出 负反馈回来相加后的信号，后面两级EFM的输入分别是前一级EFM的量化误差信号，并且， 3个EFM的输出都被送入ECL网络从而产生本模块的输出信号，并且该输出信号一方面被 取反再乘以倍增系数b后被反馈回第一级EFM的输入端，其中，倍增系数b和负反馈Delta-Sigma调制器的量化间隔的和是一个质数；另一方面被送入三阶噪声整形Delta-Sigma 调制器模块作为外加的扰动信号。
在Z域中，三阶负反馈Delta-Sigma调制器模块每一级EFM的输出和ECL网络的输出分 别为：
D(z)＝D1(z)+D2(z)(1-z-1)+D3(z)(1-z-1)2,\*MERGEFORMAT (4)
其中，Di(z)和Edi(z)分别是第i级EFM的输出信号di和量化误差信号edi的Z变换(i＝ 1,2,3)；Xd(z)和D(z)分别是负反馈Delta-Sigma调制器模块输入信号xd和输出信号d的Z变换；Md是负反馈Delta-Sigma调制器的量化间隔。
将式(1)、式(2)和式(3)代入式(4)可得三阶负反馈Delta-Sigma调制器的输入输出函数为：
从式(5)可以看出三阶负反馈Delta-Sigma调制器的输出信号被三阶整形，因此，用该输出 信号扰动三阶噪声整形Delta-Sigma调制器不会抬高底噪和出现毛刺。另外，在所有初始条件 下，三阶负反馈Delta-Sigma调制器的输出周期长度都恒为(Md+b)3。
三阶噪声整形Delta-Sigma调制器模块包括三级EFM和一个ECL网络，第一级EFM的输 入为整个调制器电路的输入信号和三阶负反馈Delta-Sigma调制器模块的输出信号，后面两级 EFM的输入分别是前一级EFM的量化误差信号，并且，3个EFM的输出信号都被送入ECL 网络从而产生整个调制器电路的输出信号。
在Z域中，三阶噪声整形Delta-Sigma调制器模块每一级EFM的输出和ECL网络的输出 分别为：
Y(z)＝Y1(z)+Y2(z)(1-z-1)+Y3(z)(1-z-1)2,\*MERGEFORMAT (9)
其中，X(z)和Y(z)分别是输入信号x和输出信号y的Z变换；Ei(z)和Yi(z)分别是第i级EFM的量化误差ei和输出信号yi的Z域表达式(i＝1,2,3)；M为量化器的量化间隔。
将式(6)、式(7)和式(8)代入式(9)可得三阶噪声整形Delta-Sigma调制器的输入输出函数为：
借助Simulink仿真工具，应用一阶噪声整形的9-bit LFSR扰动10-bit噪声整形MASH 1-1-1DSM，并且设置噪声整形DSM的初始条件为s3[0]s2[0]s1[0]＝001(合理情况)，调制 器在输入为x＝512时的输出功率谱密度如图3所示，从图中可以看出，虽然9-bit的LFSR在一定程度上平滑了输出频谱，但是也导致频谱的低频带出现了较高功率的毛刺。相似地，应用9-bit负反馈MASH 1-1-1DSM扰动10-bit MASH DSM，其中，负反馈调制器的输入为 xd＝256，反馈系数b＝9，并且设置噪声整形DSM的初始条件为s3[0]s2[0]s1[0]＝001，调 制器在输入为x＝512时的输出功率谱密度如图4所示，从图中可以看出，在9-bit负反馈 MASH1-1-1DSM扰动下的调制器在整个频谱范围内都获得了平滑的输出频谱，并且没有明 显的毛刺出现。因此，本发明提供的采用Delta-Sigma调制器的输出作为外加扰动信号的Delta-Sigma调制器可以有效降低输出频谱的底噪和毛刺。
另外，如果改变噪声整形DSM的初始条件为s3[0]s2[0]s1[0]＝000并且保持其他条件不 变时，采用LFSR扰动的MASH 1-1-1DSM的输出频谱如图5所示，采用负反馈DSM扰动 的MASH 1-1-1DSM的输出频谱如图6所示。对比图3和图5可以看出，由于初始条件设置 不合理，此时LFSR扰动下的调制器的输出频谱在整个频率范围内的输出功率谱密度变高， 杂散和毛刺更为明显；而对比图4和图6，负反馈DSM扰动下的调制器的输出频谱基本不受 初始条件的影响，在整个频带内仍能获得平滑的输出频谱，并且没有明显的毛刺出现。因此， 本发明提供的采用Delta-Sigma调制器的输出作为外加扰动信号的Delta-Sigma调制器可以有 效避免扰动产生单元和噪声整形Delta-Sigma调制器的初始条件对调制器的输出频谱的影响， 从而在所有条件下获得平滑的输出频谱。
本发明针对多级噪声整形数字Delta-Sigma调制器，提出一种应用Delta-Sigma调制器的 输出作为外加扰动信号的Delta-Sigma调制器，可以有效减小传统LFSR扰动下调制器输出频 谱中的底噪和毛刺，并且有效避免扰动产生单元和噪声整形Delta-Sigma调制器的初始条件对 调制器的输出频谱的影响，从而在所有条件下获得平滑的输出频谱。

Claims (5)

1.一种采用外加扰动信号的Delta-Sigma调制器，其特征在于：包括负反馈Delta-Sigma调制器模块和噪声整形Delta-Sigma调制器模块。
所述负反馈Delta-Sigma调制器模块，用于将其输入信号转换为伪随机的输出信号，所述伪随机输出信号作为后级模块的外加扰动信号；
所述噪声整形Delta-Sigma调制器模块与所述负反馈Delta-Sigma调制器模块相级联，用于对整个调制器电路的输入信号进行噪声整形并输出整形后的数字信号。
2.根据权利要求1所述的一种采用外加扰动信号的Delta-Sigma调制器，其特征在于：
所述负反馈Delta-Sigma调制器的字长比特数小于噪声整形Delta-Sigma调制器的字长比特数。
3.根据权利要求1所述的一种采用外加扰动信号的Delta-Sigma调制器，其特征在于：
所述负反馈Delta-Sigma调制器模块和噪声整形Delta-Sigma调制器模块分别是由阶数相同的多级噪声整形结构的数字Delta-Sigma调制器组成。
4.根据权利要求3所述的一种采用外加扰动信号的Delta-Sigma调制器，其特征在于：
所述多级噪声整形结构包括n个误差反馈调制器、1个误差消除逻辑网络和1个负反馈环路，其中，n表示多级噪声整形结构的阶数，其中，第一级误差反馈调制器的输入为所述负反馈Delta-Sigma调制器模块设定的输入信号和误差消除逻辑网络输出负反馈回来相加后的信号，后面(n-1)级误差反馈调制器的输入分别是前一级误差反馈调制器的量化误差信号；
n个所述误差反馈调制器的输出信号都被送入误差消除逻辑网络，所述误差逻辑消除网络进而产生所述负反馈Delta-Sigma调制器模块的输出信号；
所述输出信号一方面被取反再乘以倍增系数b后被反馈回所述第一级误差反馈调制器的输入端，其中，倍增系数b和负反馈Delta-Sigma调制器的量化间隔的和是一个质数，另一方面，所述输出信号被送入噪声整形Delta-Sigma调制器模块作为外加扰动信号。
5.根据权利要求3所述的一种采用外加扰动信号的Delta-Sigma调制器，其特征在于：所述多级噪声整形结构包括n个误差反馈调制器和1个误差消除逻辑网络，其中，n表示多级噪声整形结构的阶数，其中，第一级误差反馈调制器的输入为整个调制器电路设定的输入信号和负反馈Delta-Sigma调制器模块的输出信号，后面(n-1)级误差反馈调制器的输入分别是前一级误差反馈调制器的量化误差信号；
n个所述误差反馈调制器的输出信号都送入误差消除逻辑网络，所述误差逻辑消除网络进而产生整个调制器电路的输出信号。
CN201810506203.6A 2018-05-24 2018-05-24 采用外加扰动信号的Delta-Sigma调制器 Active CN108832931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810506203.6A CN108832931B (zh) 2018-05-24 2018-05-24 采用外加扰动信号的Delta-Sigma调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810506203.6A CN108832931B (zh) 2018-05-24 2018-05-24 采用外加扰动信号的Delta-Sigma调制器

Publications (2)

Publication Number Publication Date
CN108832931A true CN108832931A (zh) 2018-11-16
CN108832931B CN108832931B (zh) 2022-02-11

Family

ID=64148637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810506203.6A Active CN108832931B (zh) 2018-05-24 2018-05-24 采用外加扰动信号的Delta-Sigma调制器

Country Status (1)

Country Link
CN (1) CN108832931B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110417415A (zh) * 2019-07-04 2019-11-05 东南大学 一种误差自消除的mash δς调制器
CN111030700A (zh) * 2019-12-17 2020-04-17 东南大学 一种输出序列长度与输入无关的低杂散mash δς调制器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604482A (zh) * 2004-11-10 2005-04-06 北京大学 调制器的调制方法
CN101263657A (zh) * 2005-07-13 2008-09-10 德克萨斯仪器股份有限公司 具有降低的斩波残余噪声的过采样模数转换器和方法
US20090207060A1 (en) * 2008-02-15 2009-08-20 Infineon Technologies Ag Signal conversion using finite impulse response feedback
CN101729074A (zh) * 2008-10-31 2010-06-09 比亚迪股份有限公司 一种西格玛-德尔塔模数转换器
CN102394654A (zh) * 2011-10-10 2012-03-28 电子科技大学 一种适用于小数分频的δ-∑调制器
US20120127009A1 (en) * 2009-06-26 2012-05-24 Syntropy Systems, Llc Sampling/Quantization Converters
CN105634495A (zh) * 2014-11-13 2016-06-01 微电子中心德累斯顿有限公司 设置Delta-Sigma模数转换器中输出信号有效分辨率的方法和装置
CN106656102A (zh) * 2016-12-14 2017-05-10 东南大学 多级噪声整形数字Delta‑Sigma调制器的外加扰动信号的添加方法
CN106788444A (zh) * 2016-12-12 2017-05-31 浙江大学 同时实现无杂散、高信噪失真比的低通σδ调制器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604482A (zh) * 2004-11-10 2005-04-06 北京大学 调制器的调制方法
CN101263657A (zh) * 2005-07-13 2008-09-10 德克萨斯仪器股份有限公司 具有降低的斩波残余噪声的过采样模数转换器和方法
US20090207060A1 (en) * 2008-02-15 2009-08-20 Infineon Technologies Ag Signal conversion using finite impulse response feedback
CN101729074A (zh) * 2008-10-31 2010-06-09 比亚迪股份有限公司 一种西格玛-德尔塔模数转换器
US20120127009A1 (en) * 2009-06-26 2012-05-24 Syntropy Systems, Llc Sampling/Quantization Converters
CN102394654A (zh) * 2011-10-10 2012-03-28 电子科技大学 一种适用于小数分频的δ-∑调制器
CN105634495A (zh) * 2014-11-13 2016-06-01 微电子中心德累斯顿有限公司 设置Delta-Sigma模数转换器中输出信号有效分辨率的方法和装置
CN106788444A (zh) * 2016-12-12 2017-05-31 浙江大学 同时实现无杂散、高信噪失真比的低通σδ调制器
CN106656102A (zh) * 2016-12-14 2017-05-10 东南大学 多级噪声整形数字Delta‑Sigma调制器的外加扰动信号的添加方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高爱国: "基于ΣΔ调制的D类放大器系统设计与仿真", 《电子科技》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110417415A (zh) * 2019-07-04 2019-11-05 东南大学 一种误差自消除的mash δς调制器
CN110417415B (zh) * 2019-07-04 2022-12-13 东南大学 一种误差自消除的mash δς调制器
CN111030700A (zh) * 2019-12-17 2020-04-17 东南大学 一种输出序列长度与输入无关的低杂散mash δς调制器
CN111030700B (zh) * 2019-12-17 2022-11-18 东南大学 一种输出序列长度与输入无关的低杂散mashδς调制器

Also Published As

Publication number Publication date
CN108832931B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
CN106656102B (zh) 多级噪声整形数字Delta-Sigma调制器的外加扰动信号的添加方法
JP4331188B2 (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
TW201301776A (zh) 轉換器系統、過採樣連續時鐘轉換器及其轉換方法
CN103329442A (zh) 具有无源滤波器的过采样连续时间转换器
CN108832931A (zh) 采用外加扰动信号的Delta-Sigma调制器
CN104935342A (zh) 一种动态过采样模/数转换器及其设计方法
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
DE60224749T2 (de) Drahtloses Teilnehmeranschlussendgerät und System mit Hochgeschwindigkeits- und hochauflösendem Digital-Analog-Wandler mit off-line Sigma-Delta Wandlung und Speicherung
CN103762980B (zh) 一种高稳定性噪声抑制增强σδ调制器结构
CN107769790A (zh) Δ‑σ调制器
CN114900189A (zh) 低噪声泄露的mashδς调制器
CN107623523B (zh) 一种基于总线分割的数字σδ调制器
CN113225084B (zh) 自适应基准电压的Delta-Sigma ADC结构
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
CN110417415B (zh) 一种误差自消除的mash δς调制器
CN106788443B (zh) 一种改进型的MASH结构Sigma-Delta调制器
Abeysekera et al. Design of optimal and narrow-band Laguerre filters for sigma-delta demodulators
CN106788444A (zh) 同时实现无杂散、高信噪失真比的低通σδ调制器
CN111030700B (zh) 一种输出序列长度与输入无关的低杂散mashδς调制器
KR102629080B1 (ko) 내부 피드-포워드 경로를 제거한 광대역 고차 델타-시그마 변조기
WO2014180202A1 (zh) 一种Delta Sigma调制器及其实现调制的方法
CN113328730B (zh) 数字滤波器及全数字时钟数据恢复电路
CN113098500B (zh) 一种基于小数锁相环频率综合器的新型调制器
CN109150177A (zh) 一种带加抖机制的小数分频实现方法
CN104883189A (zh) 包含级间路径的级联结构Sigma-Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant