CN110417415A - 一种误差自消除的mash δς调制器 - Google Patents

一种误差自消除的mash δς调制器 Download PDF

Info

Publication number
CN110417415A
CN110417415A CN201910598545.XA CN201910598545A CN110417415A CN 110417415 A CN110417415 A CN 110417415A CN 201910598545 A CN201910598545 A CN 201910598545A CN 110417415 A CN110417415 A CN 110417415A
Authority
CN
China
Prior art keywords
modulator
quantizer
output signal
input signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910598545.XA
Other languages
English (en)
Other versions
CN110417415B (zh
Inventor
吴建辉
丁欣
陈雅玲
陈子豪
汪晓东
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201910598545.XA priority Critical patent/CN110417415B/zh
Publication of CN110417415A publication Critical patent/CN110417415A/zh
Application granted granted Critical
Publication of CN110417415B publication Critical patent/CN110417415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种误差自消除的MASH ΔΣ调制器，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器；将调制器的输入信号放大M倍作为第一调制器的输入信号，并与第一延迟单元D1的输出信号累加后作为第一量化器Q1的输入信号，将第一量化器Q1的输出信号与第一调制器的另一输入信号累加后作为输出信号，且将第一量化器Q1的输入信号减去其输出信号作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号减去第一量化器Q1的输出信号后作为第一调制器的输出信号。本发明可实现误差自消除，提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。

Description

一种误差自消除的MASH ΔΣ调制器
技术领域
本发明涉及一种误差自消除的MASH ΔΣ调制器，属于ΔΣ调制器技术领域。
背景技术
ΔΣ调制器应用于频率综合、模数转换等电路当中，其可将精度较高的输入数据转换成一串精度较低的数据序列，输出数据序列的平均值与输入数据相同。通过ΔΣ调制器，有限的电路资源可以实现较高的分辨率。
多级噪声整形(Multistage noise-shaping，简称MASH)结构的ΔΣ调制器因其固有的稳定性被广泛采用。噪声整形效果与MASH的阶数强相关，特定阶数下，输出序列的随机性、输出电路数量都是MASH ΔΣ调制器的关键指标。序列的中包含的频率成分会直接影响电路整体的频谱纯度，因此提高输出序列的随机性一直是研究热点；另一方面，减少ΔΣ调制器输出的数量可以降低对后级电路线性度的要求，也可以降低瞬时杂散。增加随机成分的注入可以提升输出序列的随机性，然而，无法兼顾输出电平数量。因此，研究一种既可以提升输出序列随机性，又可以降低输出电平数量的MASH ΔΣ调制器结构至关重要。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足，提供一种误差自消除的MASHΔΣ调制器，通过将原有的误差消除模块被融合到单级调制器单元中，既引入了额外的随机成分注入，又减少了噪声消除过程中累加器的使用。
本发明具体采用以下技术方案解决上述技术问题：
一种误差自消除的MASH ΔΣ调制器，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；其中，第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器Q2、第二延迟单元D2、四个第二累加器，第三调制器包括第三量化器Q3、第三延迟单元D3、两个第三累加器；
将MASH ΔΣ调制器的输入信号x[n]放大M倍作为第一调制器的第一输入信号i1[n]，将输入信号i1[n]与第一延迟单元D1的输出信号s[n]通过第一累加器累加后作为第一量化器Q1的输入信号v[n]，将第一量化器Q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后作为第一调制器的一个输出信号o1[n]，且将第一量化器Q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号v[n]通过第一累加器减去第一量化器Q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；
将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，输入信号i2[n]与第二延迟单元D2的输出信号通过第二累加器累加后作为第二量化器Q2的输入信号，将第二量化器Q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器Q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元D2的输入信号，将第二量化器Q2的输入信号通过第二累加器减去第二量化器Q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；
将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元D3的输出信号通过第三累加器累加后作为第三量化器Q3的输入信号，且第三量化器Q3的输入信号通过第三累加器减去第三量化器Q3的输出信号作为第三延迟单元D3的输入信号，第三量化器Q3的输出信号即为第三调制器的输出信号o3[n]；
并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/M倍后作为MASH ΔΣ调制器的输出信号y[n]输出。
进一步地，作为本发明的一种优选技术方案，所述第一调制器采用的传递函数为：
o1[n]＝i1[n]+(1-z-1)e1[n]+(1-z-1)nc1[n]
oe1[n]＝-e1[n]
其中，z-1表示一个时钟周期的延迟，e1[n]表示第一量化器Q1的量化噪声。
进一步地，作为本发明的一种优选技术方案，所述第三调制器采用的传递函数为：
o3[n]＝i3[n]+(1-z-1)e3[n]
其中，z-1表示一个时钟周期的延迟，e3[n]表示第三量化器Q3的量化噪声。
本发明采用上述技术方案，能产生如下技术效果：
本发明的误差自消除的MASH ΔΣ调制器，通过将传统MASH结构中的误差消除模块融合到单级调制器单元中，实现误差自消除。通过本发明提出的结构，既引入了额外的随机成分注入以提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。该结构既可以减少对后级的噪声，又可以舒缓对后级在线性度等方面的要求。
因此，本发明用较小的资源消耗就实现了输出序列随机性的提升，同时也给后级电路的设计留有更大的空间。
附图说明
图1为本发明误差自消除的MASH ΔΣ调制器结构示意图。
图2为本发明误差自消除的MASH ΔΣ调制器仿真的量化噪声功率谱密度。
图3(a)为传统结构输出序列自相关性仿真结果，图3(b)为本发明误差自消除的MASH ΔΣ调制器输出序列自相关性仿真结果。
图4(a)为传统结构输出电平的仿真结果，图4(b)为本发明误差自消除的MASH ΔΣ调制器输出电平的仿真结果。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示，本发明设计了一种误差自消除的MASH ΔΣ调制器，不需要额外的噪声消除路径，本发明的调制器包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器。
其中，第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器Q2、第二延迟单元D2、四个第二累加器，第三调制器包括第三量化器Q3、第三延迟单元D3、两个第三累加器。
将MASH ΔΣ调制器的输入信号x[n]放大M倍作为第一调制器的第一输入信号i1[n]，将输入信号i1[n]与第一延迟单元D1的输出信号s[n]通过第一累加器累加后作为第一量化器Q1的输入信号v[n]，将第一量化器Q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后为第一调制器的一个输出信号o1[n]，且将第一量化器Q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号v[n]通过第一累加器减去第一量化器Q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；
将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，输入信号i2[n]与第二延迟单元D2的输出信号通过第二累加器累加后作为第二量化器Q2的输入信号，将第二量化器Q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器Q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元D2的输入信号，将第二量化器Q2的输入信号通过第二累加器减去第二量化器Q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；
将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元D3的输出信号通过第三累加器累加后作为第三量化器Q3的输入信号，且第三量化器Q3的输入信号通过第三累加器减去第三量化器Q3的输出信号作为第三延迟单元D3的输入信号，第三量化器Q3的输出信号即为第三调制器的输出信号o3[n]；
并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/M倍后作为整个MASH ΔΣ调制器的输出信号y[n]输出。
所述第一调制器采用的传递函数如式(1-1)到(1-4)所示：
s[n]＝-z-1(e1[n]+nc1[n]) (1-1)
v[n]＝i1[n]-z-1(e1[n]+nc1[n]) (1-2)
o1[n]＝i1[n]+(1-z-1)e1[n]+(1-z-1)nc1[n] (1-3)
oe1[n]＝-e1[n] (1-4)
其中，z-1表示一个时钟周期的延迟，e1[n]表示第一量化器Q1的量化噪声。
所述第二调制器与第一调制器结构相同，其采用的传递函数也相同，如式(1-5)(1-6)所示：
o2[n]＝i2[n]+(1-z-1)e2[n]+(1-z-1)nc2[n] (1-5)
oe2[n]＝-e2[n] (1-6)
其中，z-1表示一个时钟周期的延迟，e2[n]表示第二量化器Q2的量化噪声。
第三调制器为传统一阶调制器结构，其采用的传递函数如式(1-7)：
o3[n]＝i3[n]+(1-z-1)e3[n] (1-7)
其中，z-1表示一个时钟周期的延迟，e3[n]表示第三量化器Q3的量化噪声。
上述中，M为第一量化器Q1、第二量化器Q2、第三量化器Q3的模。由此可得：
o3[n]＝-e2[n]+(1-z-1)e3[n] (1-8)
o2[n]＝-e1[n]+(1-z-1)e2[n]+(1-z-1)o3[n]＝-e1[n]+(1-z-1)2e3[n] (1-9)
o1[n]＝i1[n]+(1-z-1)e1[n]+(1-z-1)o2[n]＝i1[n]+(1-z-1)3e3[n] (1-10)
从式(1-11)中可以看出，该结构可以保留输入信号，并且对量化噪声具有三阶滤波的作用。
传统的三阶MASH ΔΣ调制器，除了级联的三个一阶调制器外，还需要额外的误差消除路径，引入了4个累加器。本发明的误差自消除的MASH ΔΣ调制器，通过将原有的误差消除模块融合到单级调制器单元中，仅需增加两个累加器就可以完成噪声消除，以减少输出电平数量。同时，噪声消除的过程也引入了额外的随机成分注入，输出序列的随机性得到提升。
图2为本发明误差自消除的MASH ΔΣ调制器仿真的量化噪声功率谱密度。其中黑色实线为理想的三阶功率谱参考线，可以看出，本发明的结构对量化噪声有三阶滤波较好，且在功率谱上没有明显的空闲音成分。
图3(a)为传统结构输出序列自相关性仿真结果，图3(b)为本发明误差自消除的MASH ΔΣ调制器输出序列自相关性仿真结果。与传统结构相比，本发明结构输出序列的自相关性被减弱，可以表征出序列的随机性增强。
图4(a)为传统结构输出电平的仿真结果，图4(b)为本发明误差自消除的MASH ΔΣ调制器输出电平的仿真结果。传统结构有8个输出电平，而本发明中结构的输出电平仅有6个，输出电平数减少可以给后级电路的设计留有更大的空间。
综上，本发明的误差自消除的MASH ΔΣ调制器，通过将原有的误差消除模块被融合到单级调制器单元中，既引入了额外的随机成分注入以提升输出序列的随机性，又减少了噪声消除过程中累加器的使用以减少输出电平数量。本发明用较小的资源消耗就实现了输出序列随机性的提升，同时也给后级电路的设计留有更大的空间。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种误差自消除的MASHΔΣ调制器，其特征在于，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；其中，第一调制器包括第一量化器Q1、第一延迟单元D1、四个第一累加器，与第一调制器结构相同的第二调制器包括第二量化器Q2、第二延迟单元D2、四个第二累加器，第三调制器包括第三量化器Q3、第三延迟单元D3、两个第三累加器；
将MASHΔΣ调制器的输入信号x[n]放大M倍作为第一调制器的第一输入信号i1[n]，将第一输入信号i1[n]与第一延迟单元D1的输出信号s[n]通过第一累加器累加后作为第一量化器Q1的输入信号v[n]，将第一量化器Q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器累加后作为第一调制器的一个输出信号o1[n]，且将第一量化器Q1的输入信号v[n]通过第一累加器减去其输出信号o1[n]后作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号v[n]通过第一累加器减去第一量化器Q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；
将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，将第一输入信号i2[n]与第二延迟单元D2的输出信号通过第二累加器累加后作为第二量化器Q2的输入信号，将第二量化器Q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器累加后为第二调制器的一个输出信号o2[n]，将第二量化器Q2的输入信号通过第二累加器减去其输出信号o2[n]后作为第二延迟单元D2的输入信号，将第二量化器Q2的输入信号通过第二累加器减去第二量化器Q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；
将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元D3的输出信号通过第三累加器累加后作为第三量化器Q3的输入信号，且第三量化器Q3的输入信号通过第三累加器减去第三量化器Q3的输出信号作为第三延迟单元D3的输入信号，第三量化器Q3的输出信号即为第三调制器的输出信号o3[n]；
并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号oe2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/M倍后作为MASHΔΣ调制器的输出信号y[n]输出。
2.根据权利要求1所述误差自消除的MASHΔΣ调制器，其特征在于，所述第一调制器采用的传递函数为：
o1[n]＝i1[n]+(1-z-1)e1[n]+(1-z-1)nc1[n]
oe1[n]＝-e1[n]
其中，z-1表示一个时钟周期的延迟，e1[n]表示第一量化器Q1的量化噪声。
3.根据权利要求1所述误差自消除的MASHΔΣ调制器，其特征在于，所述第三调制器采用的传递函数为：
o3[n]＝i3[n]+(1-z-1)e3[n]
其中，z-1表示一个时钟周期的延迟，e3[n]表示第三量化器Q3的量化噪声。
CN201910598545.XA 2019-07-04 2019-07-04 一种误差自消除的mash δς调制器 Active CN110417415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910598545.XA CN110417415B (zh) 2019-07-04 2019-07-04 一种误差自消除的mash δς调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910598545.XA CN110417415B (zh) 2019-07-04 2019-07-04 一种误差自消除的mash δς调制器

Publications (2)

Publication Number Publication Date
CN110417415A true CN110417415A (zh) 2019-11-05
CN110417415B CN110417415B (zh) 2022-12-13

Family

ID=68360310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910598545.XA Active CN110417415B (zh) 2019-07-04 2019-07-04 一种误差自消除的mash δς调制器

Country Status (1)

Country Link
CN (1) CN110417415B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030700A (zh) * 2019-12-17 2020-04-17 东南大学 一种输出序列长度与输入无关的低杂散mash δς调制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330967A (ja) * 1995-06-01 1996-12-13 Matsushita Electric Ind Co Ltd デルタ・シグマ変調回路
US20020121994A1 (en) * 2001-01-09 2002-09-05 Bolton Jerry Thomas Delta-sigma modulator system and method
CN106656102A (zh) * 2016-12-14 2017-05-10 东南大学 多级噪声整形数字Delta‑Sigma调制器的外加扰动信号的添加方法
CN108832931A (zh) * 2018-05-24 2018-11-16 东南大学 采用外加扰动信号的Delta-Sigma调制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330967A (ja) * 1995-06-01 1996-12-13 Matsushita Electric Ind Co Ltd デルタ・シグマ変調回路
US20020121994A1 (en) * 2001-01-09 2002-09-05 Bolton Jerry Thomas Delta-sigma modulator system and method
CN106656102A (zh) * 2016-12-14 2017-05-10 东南大学 多级噪声整形数字Delta‑Sigma调制器的外加扰动信号的添加方法
CN108832931A (zh) * 2018-05-24 2018-11-16 东南大学 采用外加扰动信号的Delta-Sigma调制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030700A (zh) * 2019-12-17 2020-04-17 东南大学 一种输出序列长度与输入无关的低杂散mash δς调制器
CN111030700B (zh) * 2019-12-17 2022-11-18 东南大学 一种输出序列长度与输入无关的低杂散mashδς调制器

Also Published As

Publication number Publication date
CN110417415B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US7324030B2 (en) Multiple stage delta sigma modulators
JP4768187B2 (ja) Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器
CN102270990A (zh) 一种调制器及其设计方法
CN106656102B (zh) 多级噪声整形数字Delta-Sigma调制器的外加扰动信号的添加方法
CN103762990B (zh) 一种噪声抑制能力增强的σδ调制器结构
CN110417415A (zh) 一种误差自消除的mash δς调制器
IT1165438B (it) Sistema di modulazione delta adattivo
CN110022157A (zh) 信号处理装置和δ-σ调制器
CN103312333A (zh) 适用于Sigma-Delta ADC电路的零点优化积分器电路
CN101729074B (zh) 一种西格玛-德尔塔模数转换器
CN109245769A (zh) 一种基于量化mimo-ofdm系统的低精度adc
CN101242168A (zh) 一种fir数字滤波器直接型实现方法及实现装置
CN108832931A (zh) 采用外加扰动信号的Delta-Sigma调制器
Rode et al. Transmitter architecture using digital generation of RF signals
CN207732750U (zh) 一种可降低小数分频频率综合器中高频噪声影响的调制器
CN111030700B (zh) 一种输出序列长度与输入无关的低杂散mashδς调制器
CN108123719A (zh) 一种基于FPGA的Sigma-Delta调制器
CN111555753B (zh) 信号处理方法和装置
CN107947797A (zh) 一种过采样模数转换器
JPH073953B2 (ja) コード変換器
US7603398B2 (en) Data converter and a delay threshold comparator
Torreño et al. A noise coupled ΣΔ architecture using a non uniform quantizer
CN106788443B (zh) 一种改进型的MASH结构Sigma-Delta调制器
US7649481B2 (en) Blue-noise-modulated sigma-delta analog-to-digital converter
CN109039340B (zh) 一种多级噪声整形调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant