CN107465412A - Δ‑σ调制器、模拟‑数字转换器和信号转换方法 - Google Patents

Δ‑σ调制器、模拟‑数字转换器和信号转换方法 Download PDF

Info

Publication number
CN107465412A
CN107465412A CN201710407632.3A CN201710407632A CN107465412A CN 107465412 A CN107465412 A CN 107465412A CN 201710407632 A CN201710407632 A CN 201710407632A CN 107465412 A CN107465412 A CN 107465412A
Authority
CN
China
Prior art keywords
signal
numeral
conversion
input
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710407632.3A
Other languages
English (en)
Other versions
CN107465412B (zh
Inventor
翁展翔
罗天佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107465412A publication Critical patent/CN107465412A/zh
Application granted granted Critical
Publication of CN107465412B publication Critical patent/CN107465412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Abstract

本发明提供了一种Δ‑Σ调制器，用于对第一级输入进行数字转换。该Δ‑Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑，用于根据所述第一转换输出和所述第二转换输出产生数字输出。相应地，本发明还提供了一种模拟‑数字转换器和信号转换方法。采用本发明，可以减少量化误差导致的副作用。

Description

Δ-Σ调制器、模拟-数字转换器和信号转换方法
技术领域
本发明通常涉及一种三角积分(delta-sigma，Δ-Σ)调制器(modulator)、模拟-数字转换器(analog-to-digital converter，ADC)和相关联的信号转换方法，更具体地，涉及一种基于多级噪声整形(multi stage noise shaping，MASH)结构的Δ-Σ调制器、模拟-数字转换器和相关联的信号转换方法。
背景技术
虽然大多数的环境信号是模拟信号，但是数字信号处理(digital signalprocessing，DSP)具有诸如更精确和更灵活的许多优点，以及，数字信号处理(DSP)设计已经成为电子系统的主流。因此，如今在许多电子应用中，模拟信号被转换为数字信号，以及，模拟-数字转换器(ADC)是必不可少的元件。
数字信号处理(DSP)系统(特别是通信系统)的精度由其数字输入信号的分辨率决定，以及，模拟-数字转换器(ADC)的精度尤其重要。由于Δ-Σ型模拟-数字转换器(ADC)的高分辨率、高稳定性、低功耗和低成本的特性，因此，Δ-Σ型模拟-数字转换器(ADC)在高分辨率模拟-数字转换器(ADC)中越来越受欢迎。
Δ-Σ调制器在Δ-Σ型模拟-数字转换器(ADC)中是最重要的元件，而在Δ-Σ调制器中执行的量化过程会引入量化误差。该量化误差是固有的(inherent)且是Δ-Σ型模拟-数字转换器(ADC)的非期望因素。因此，抑制量化误差导致的副作用对于高速应用特别有吸引力。
发明内容
有鉴于此，本发明的目的之一在于提供一种Δ-Σ调制器、模拟-数字转换器和信号转换方法，以解决上述问题。
第一方面，本发明提供一种Δ-Σ调制器，用于对第一级输入进行数字转换。该Δ-Σ调制器包括：第一信号转换器、第二信号转换器和数字消除逻辑。第一信号转换器用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号。第二信号转换器用于将所述第二级输入转换为第二转换输出。数字消除逻辑耦接于所述第一信号转换器和所述第二信号转换器，用于根据所述第一转换输出和所述第二转换输出产生数字输出。
第二方面，本发明提供一种模拟-数字转换器，该模拟-数字转换器包括如上所述的Δ-Σ调制器。
第三方面，本发明还提供一种信号转换方法，该信号转换方法适用于Δ-Σ调制器，用于对第一级输入进行数字转换。该信号转换方法包括以下步骤：将所述第一级输入转换为第一转换输出；对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号；将所述第二级输入转换为第二转换输出；以及，根据所述第一转换输出和所述第二转换输出产生数字输出。
在上述技术方案中，通过对第一级量化误差进行整形来产生第二级输入，Δ-Σ调制器、模拟-数字转换器以及信号转换方法能够减少或抑制量化误差导致的副作用。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据发明示出的一种Δ-Σ型模拟-数字转换器(ΔΣ-ADC)的框图的示意图；
图2A是从离散时间的角度示出的一种单级Δ-Σ调制器的整体结构的示意图；
图2B示出了图2A中的单级Δ-Σ调制器的一种线性模型的示意图；
图3A是从连续时间的角度示出的一种单级Δ-Σ调制器的整体结构的示意图；
图3B示出了图3A中的单级Δ-Σ调制器的一种线性模型的示意图；
图4是根据本发明实施例示出的一种Δ-Σ调制器的示意图；
图5A和5B示出了图4中基于多级噪声整形(MASH)结构的Δ-Σ调制器的信号转换方法的流程图；
图6是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图；
图7A和图7B示出了图6中基于多级噪声整形(MASH)结构的Δ-Σ调制器的信号转换方法的流程图；
图8是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图；
图9是根据本发明再一实施例示出的一种Δ-Σ调制器的示意图；
图10是根据本发明又一个实施例示出的一种Δ-Σ调制器的示意图；
图11示出了数字消除逻辑的设计可以独立于噪声整形(NS)量化器的示意图；
图12是根据本发明实施例表示信号量化噪声比(Signal-to-quantization-noiseratio，SQNR)与失配之间的关系的示意图；
图13示出了一种基于三级MASH结构的Δ-Σ调制器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关联的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
本发明实施例公开了一种基于多级噪声整形(MASH)结构的Δ-Σ调制器、模拟-数字转换器(ADC)以及相关联的信号转换方法，以将第一级输入转换为数字输出。模拟-数字转换器(ADC)包括Δ-Σ调制器。通过对不同级之间的量化误差进行整形(例如，在图8和图9所示的实施例中，对第一级量化误差进行整形，以产生第二级输入；再例如，在图13所示的实施例中，对第一级量化误差进行整形，以产生第二级输入；以及，对第二级量化误差进行整形，以产生第三级输入)，该Δ-Σ调制器、该模拟-数字转换器以及该信号转换方法能够减少量化噪声或失配(mismatch)设计导致的副作用。
图1是根据发明示出的一种Δ-Σ型模拟-数字转换器(ΔΣ-ADC)的框图的示意图。Δ-Σ型模拟-数字转换器10包括Δ-Σ调制器105和抽取器(decimator)107，抽取器107用于使采样简化(sample reduction)，以及，抽取器107耦接于Δ-Σ调制器105。抽取器107可以包括抽取滤波器(decimation filter)107a和下采样器(down-sampler)107b。在一些应用中，Δ-Σ型模拟-数字转换器(ΔΣ-ADC)还可以包括抗混叠滤波器(anti-aliasingfilter，AAF)101，抗混叠滤波器(AAF)101耦接于Δ-Σ调制器105。抗混叠滤波器(AAF)101的频带限制模拟信号并避免采样期间的混叠。例如，抗混叠滤波器(AAF)101可以为低通滤波器，在图1所示的实施例中，低通滤波器的带宽为Bw。
首先，Δ-Σ型模拟-数字转换器(ΔΣ-ADC)10的模拟原始输入ua(t)通过抗混叠滤波器(AAF)101。由抗混叠滤波器(AAF)101输出的抗混叠信号u(t)被发送给Δ-Σ调制器105。
在调制抗混叠信号u(t)之后，Δ-Σ调制器105将数字输出信号y(n)输出至抽取器107，以及，抽取器107基于数字输出信号y(n)产生数字编码yd(n)。在抽取器107中，抽取滤波器107a移除数字输出信号y(n)的带外频谱内容，以及，下采样器107b根据过采样率(oversampling ratio，OSR)将数据速率从采样率(fs)降低到奈奎斯特频率(fN)。
图2A是从离散时间的角度示出的一种单级Δ-Σ调制器的整体结构的示意图。单级Δ-Σ调制器20包括采样保持(sample and hold，S/H)电路207、回路滤波器(loopfilter)203、量化器(quantizer)205和加法器(summer)201。回路滤波器203是离散时间回路滤波器，其传递函数可表示为H(z)。
采样保持(S/H)电路207在接收到输入信号u(t)之后，对输入信号u(t)进行采样和保持，并将输入信号u(t)相应地转换为模拟信号u(n)，其中，模拟信号u(n)是幅度连续而时间离散的信号。然后，模拟信号u(n)被传送至加法器201，以及，单级Δ-Σ调制器20进一步数字化该模拟信号u(n)并输出数字输出y(n)。
在单级Δ-Σ调制器20中，加法器201的输出可以看作是三角信号(delta signal)s(n)，以及，回路滤波器203的输出可以看作是积分信号(sigma signal)x(n)。在图2A中，加法器201将模拟信号u(n)减去数字输出y(n)，以获得三角信号s(n)。回路滤波器203接收三角信号s(n)并对三角信号s(n)进行滤波，以产生积分信号x(n)。量化器205对积分信号x(n)进行数字转换(quantize)，并产生数字输出y(n)。因为基于反馈(回路)的设计，所以流程被递归执行。
在本发明中，加法器可以执行求和操作或减法操作。应该注意的是，加法器是执行求和操作还是执行减法操作是随信号的相位变化的。求和操作意味着第一信号和第二信号被直接相加以产生第三信号。减法操作意味着第一信号首先被反相，然后将被反相的第一信号与第二信号相加以产生第三信号。关于加法器的求和/减法操作的以下说明仅用于说明目的而不是限制。
图2A的右上角示出了量化器205的一种线性模型。基本上，量化器205可以看作是加法器205a，加法器205a的两个输入分别来自回路滤波器203的输出和量化误差(量化噪声)e(n)。量化误差e(n)是量化过程中引入的误差，其在量化器205的量化操作中是固有的(is inherent)。通常，量化器205的量化误差e(n)被认为呈白噪声分布。
在图2A中，输入信号u(t)可以用拉普拉斯变换(Laplace-transform)表示，以及，模拟信号u(n)、量化误差e(n)和数字输出y(n)可以用z变换表示。拉普拉斯变换和Z变换广泛应用于数字信号处理(DSP)中，分别用于将连续时间信号和离散时间信号转换为复频域表示。
图2B示出了图2A中的单级Δ-Σ调制器的一种线性模型的示意图。在图2B中，功能模块(functional block)21b对应(correspond to)信号传递函数STF(z)，而另一功能模块21a对应噪声传递函数NTF(z)。
这些功能模块21a、21b是由图2A中基于反馈(回路)的结构确定的，以及，回路滤波器203的传递函数为H(z)。单级Δ-Σ调制器21的信号传递函数STF(z)可以由式(1)给出。
STF(z)＝H(z)/(1+H(z)) (1)
与单级Δ-Σ调制器21的量化误差E(z)对应的噪声传递函数NTF(z)可以由式(2)给出。
NTF(z)＝1/(1+H(z)) (2)
单级Δ-Σ调制器21可以被描述为双输入线性系统，例如，E(z)可以看作是其中一个输入，U(s)可以看作是另一个输入，U(s)被采样保持电路207处理后产生U(z)，该双输入线性系统具有噪声(量化误差)传递函数NTF(z)和信号传递函数STF(z)，其中，功能模块21a和功能模块21b分别对E(z)和U(z)进行处理，处理后的信号被加法器21c求和，因此，离散时间的数字输出Y(z)可以由式(3)给出。
Y(z)＝STF(z)U(z)+NTF(z)E(z) (3)
图3A是从连续时间的角度示出的一种单级Δ-Σ调制器的整体结构的示意图。单级Δ-Σ调制器30包括回路滤波器303、采样保持(S/H)电路307、量化器305和加法器301。与图2A所示实施例的主要区别是：采样保持(S/H)电路307耦接在回路滤波器303和量化器305之间，而不是耦接于加法器301。回路滤波器303是连续时间回路滤波器，其传递函数为H(s)。
加法器301接收输入信号u(t)和单级Δ-Σ调制器30的数字输出y(n)。加法器301的输出(即s(t))可以看作是三角信号s(t)，以及，回路滤波器303的输出(即x(t))可以看作是是积分信号x(t)。在图3A中，加法器301将输入信号u(t)减去数字输出y(n)，以获得三角信号s(t)。回路滤波器303接收三角信号s(t)并对三角信号s(t)进行滤波，以产生积分信号x(t)。
采样保持(S/H)电路307以采样频率fs对连续时间的积分信号x(t)进行采样并保持，且产生离散时间的积分信号x(n)。然后，离散格式的积分信号x(n)被传送至量化器305。之后，量化器305对积分信号x(n)进行量化并产生数字输出y(n)。因为基于反馈回路的设计，所以流程被递归地执行。
由于图2A和图3A中的采样保持(S/H)电路207、307的位置是不同的，因此，加法器201、301，回路滤波器203、303，采样保持(S/H)电路207、307的输入和输出也是不同的。另一方面，图2A中的量化器205的操作和图3A中的量化器305的操作基本类似。也就是说，量化器205、305均接收离散时间的积分信号x(n)，并产生离散时间的数字输出y(n)。因此，量化器305的线性模型与图2A中的线性模型相同，即量化器305可以看作是加法器305a。类似地，在图3A中，可以通过拉普拉斯变换和Z变换来转换信号和传递函数。
图3B示出了图3A中的单级Δ-Σ调制器的一种线性模型的示意图。在式(4)中，积分信号X(s)可以由信号传递函数STF(s)和输入信号U(s)表示。由于采样保持(S/H)电路31d将连续时间特性转换为离散时间特性，因此，采样保持(S/H)电路31d的输出可以由式(5)来表示，式(5)可以直接由式(4)用z变换表示。
X(s)＝STF(s)U(s) (4)
X(z)＝STF(z)U(z) (5)
噪声传递函数NTF(z)和信号传递函数STF(s)被表示在功能模块31a、31b中。功能模块31a、31b是由图3A中基于反馈的设计和回路滤波器303的传递函数H(s)来确定的。单级Δ-Σ调制器31的信号传递函数STF(s)可以由下式给出。
STF(s)＝H(s)/(1+H(s)) (6)
单级Δ-Σ调制器31的噪声传递函数NTF(z)可以由式(7)给出。在式(7)中，可以通过将s域表示的传递函数H(s)变换为z域表示来获得传递函数H(z)。
NTF(z)＝1/(1+H(z)) (7)
类似地，单级Δ-Σ调制器可以被描述为双输入线性系统，该双输入线性系统具有噪声传递函数NTF(z)和信号传递函数STF(z)，功能模块31a和功能模块31b分别对E(z)和U(z)进行处理，处理后的信号被加法器31c求和，以及，Δ-Σ调制器的数字输出可以由式(8)给出。
Y(z)＝STF(s)U(z)+NTF(z)E(z) (8)
如上所述，式(3)和式(8)分别对应于单级Δ-Σ调制器基于离散时间和连续时间的数字输出Y(z)。基于式(3)和式(8)，可以得出结论，图2A、图2B中的单级Δ-Σ调制器如何对输入信号u(t)进行数字转换并产生数字输出y(n)的方式与图3A、图3B中的单级Δ-Σ调制器的方法基本上是相同的。因此，Δ-Σ调制器可以被设计在离散时间和/或连续时间中。
根据本公开实施例，可以基于多级噪声整形(MASH)结构来实现Δ-Σ调制器。基于多级噪声整形(MASH)结构的Δ-Σ调制器具有固有稳定性、高动态范围和高过载输入电平的优点。基于多级噪声整形(MASH)结构的Δ-Σ调制器与单级Δ-Σ调制器类似，可以被设计在离散时间和/或连续时间中。图4、图5A、图5B对应于基于离散时间的角度所设计的基于多级噪声整形(MASH)结构的Δ-Σ调制器，以及，图6、图7A、图7B对应于基于连续时间的角度所设计的基于多级噪声整形(MASH)结构的Δ-Σ调制器。
图4是根据本发明实施例示出的一种Δ-Σ调制器的示意图。Δ-Σ调制器40包括第一信号转换器(signal converter)41、第二信号转换器43和数字消除逻辑(digitalcancellation logic)45。基于多级噪声整形(MASH)结构的Δ-Σ调制器40将连续时间的第一级输入U1(s)数字转换为离散时间的数字输出Dout(z)。
第一信号转换器41包括采样保持(S/H)电路414、第一输入加法器411、第一回路滤波器412和噪声整形量化器413。举例来说，噪声整形量化器413可以是噪声形逐次逼近寄存器(noise shaped successive approximation register，NS-SAR)，噪声整形量化器413包括第一量化器413a。
第二信号转换器43包括第二输入加法器431、第二回路滤波器432和第二量化器433。在图4中，假设第二信号转换器43是单级Δ-Σ调制器。然而，第二信号转换器也可以是流水线型(pipeline-based)模拟-数字转换器(ADC)、逐次逼近寄存器(successiveapproximation register，SAR)、噪声形逐次逼近寄存器(NS-SAR)或噪声整形模拟-数字转换器(ADC)等。
数字消除逻辑45进一步包括数字消除滤波器(digital cancellation filter)451、453和输出加法器455。数字消除滤波器451、453可以是片上滤波器，该片上滤波器用于衰减在感兴趣频带之外的信号和噪声。第一回路滤波器412和第二回路滤波器432是模拟回路滤波器，以及，数字消除滤波器451、453是数字滤波器。
Δ-Σ调制器40可以被分离成上路径和下路径。上路径包括第一信号转换器41、数字消除滤波器451和输出加法器455。下路径包括第二信号转换器43和数字消除滤波器453。
图5A和图5B示出了图4中基于多级噪声整形(MASH)结构的Δ-Σ调制器的信号转换方法的流程图。Δ-Σ调制器40的操作包括三部分：(1)、第一信号转换器41对连续时间的第一级输入U1(s)执行第一级调制(步骤S41)；(2)、第二信号转换器43对离散时间的第二级输入U2(z)执行第二级调制(步骤S43)；(3)、数字消除逻辑45执行数字消除操作，以产生离散时间的数字输出Dout(z)(步骤S45)。
采样保持(S/H)电路414在接收到连续时间的第一级输入U1(s)之后(步骤S41a)，对该连续时间的第一级输入U1(s)进行采样并保持，且产生离散时间的第一级输入U1(z)(步骤S41b)。第一输入加法器411接收该离散时间的第一级输入U1(z)。然后，第一输入加法器411将离散时间的第一级输入U1(z)减去离散时间的第一转换输出V1(z)，以产生离散时间的第一三角信号V1d(z)(步骤S41c)。第一回路滤波器412对离散时间的第一三角信号V1d(z)进行滤波，以产生离散时间的第一积分信号V1e(z)(步骤S41d)。此外，噪声整形量化器413对离散时间的第一积分信号V1e(z)进行数字转换，以产生离散时间的第一转换输出V1(z)(步骤S41e)；以及，噪声整形量化器413对离散时间的第一级量化误差E1(z)进行整形，以产生离散时间的第二级输入U2(z)(步骤S41f)。通过对离散时间的第一级量化误差E1(z)进行整形，噪声整形量化器413能够抑制和/或减少离散时间的第一级量化误差E1(z)。离散时间的第一转换输出V1(z)被传送至数字消除逻辑45，以及，离散时间的第二级输入U2(z)被传送至第二信号转换器43。
或者说，离散时间的第一级量化误差E1(z)由噪声整形量化器413进行整形，以产生离散时间的第二级输入U2(z)，即U2(z)＝NTFx(z)·E1(z)。在产生离散时间的第二级输入U2(z)之后，该离散时间的第二级输入U2(z)被注入到第二信号转换器43。稍后将说明产生离散时间的第二级输入U2(z)的细节。
在下路径中，第二输入加法器431将离散时间的第二级输入U2(z)减去离散时间的第二转换输出V2(z)，以产生离散时间的第二三角信号V2d(z)(步骤S43a)。然后，第二回路滤波器432对离散时间的第二三角信号V2d(z)进行滤波，以产生离散时间的第二积分信号V2e(z)(步骤S43b)。第二量化器433对该离散时间的第二积分信号V2e(z)进行数字转换，以产生离散时间的第二转换输出V2(z)(步骤S43c)。
数字消除滤波器451接收离散时间的第一转换输出V1(z)并对该离散时间的第一转换输出V1(z)进行滤波，以产生离散时间的第一级输出D1(z)(步骤S45a)。数字消除滤波器453接收离散时间的第二转换输出V2(z)并对该离散时间的第二转换输出V2(z)进行滤波，以产生离散时间的第二级输出D2(z)(步骤S45b)。然后，输出加法器455将离散时间的第一级输出D1(z)减去离散时间的第二级输出D2(z)，以产生离散时间的数字输出Dout(z)(步骤S45c)。
第一回路滤波器412的传递函数可表示为H1(z)，以及，离散时间的第一级量化误差E1(z)在第一量化器413a的量化操作中是固有的。
离散时间的噪声整形量化误差ENTF1(z)用来表示离散时间的第一级量化误差E1(z)被整形后的误差，即ENTF1(z)＝NTFx(z)·E1(z)，NTFx(z)为噪声整形量化器的噪声整形传递函数。通过将图2B中离散时间的量化误差E(z)替换为离散时间的噪声整形量化误差ENTF1(z)，可以相应地获得第一信号转换器41的线性模型，其中，第一信号转换器41的线性模型与图2B中的线性模型类似。第一信号转换器41的操作的Z域表示可以被定义为以下表示。
V1(z)＝STFstage1(z)U1(z)+NTFstage1(z)ENTF1(z)＝STFstage1(z)U1(z)+NTFstage1(z)(NTFx(z)E1(z)) (9)
离散时间的第一级输入U1(z)与第一级信号传递函数STFstage1(z)相关联。离散时间的第一级量化误差E1(z)与第一级噪声传递函数NTFstage1(z)和噪声整形传递函数NTFx(z)相关联。
通过将图2B中的离散时间的量化误差E(z)替换为离散时间的第二级量化误差E2(z)，可以相应地获得第二信号转换器43的线性模型，其中，第二信号转换器43的线性模型与图2B中的线性模型类似。第二信号转换器43的操作的Z域表示可以表示如下。
V2(z)＝STFstage2(z)·U2(z)+NTFstage2(z)·E2(z) (10)
离散时间的第二级输入U2(z)与第二级信号传递函数STFstage2(z)相关联。离散时间的第二级量化误差与第二级噪声传递函数NTFstage2相关联。
根据式(10)等号右边的成员，离散时间的第二转换输出V2(z)中与噪声相关联的项(即NTFstage2(z)·E2(z))表示离散时间的第二级量化误差E2(z)仅受第二级噪声传递函数NTFstage2(z)的影响。而根据式(9)等号右边的成员，NTFstage1(z)NTFx(z)E1(z)表示离散时间的第一级量化误差E1(z)同时受第一级噪声传递函数NTFstage1(z)和附加的噪声整形传递函数NTFx(z)的影响。
对于第一信号转换器41，可以基于第一回路滤波器412的传递函数(即H1(z))来表示第一级信号传递函数STFstage1(z)和第一级噪声传递函数NTFstage1(z)。第一级信号传递函数STFstage1(z)可由式(11)给出，第一级噪声传递函数NTFstage1(z)可由式(12)给出。
STFstage1(z)＝H1(z)/(1+H1(z) (11)
NTFstage1(z)＝1/(1+H1(z) (12)
对于第二信号转换器43，可以基于第二回路滤波器432的传递函数(即H2(z))来表示第二级信号传递函数STFstage2(z)和第二级噪声传递函数NTFstage2(z)。第二级信号传递函数STFstage2(z)可以表示为式(13)，以及，第二级噪声传递函数NTFstage2(z)可以表示为式(14)。
STFstage2(z)＝H2(z)/(1+H2(z) (13)
NTFstage2(z)＝1/(1+H2(z)) (14)
在以下描述中，上方标有抑扬符号(circumflex)的传递函数表示该传递函数所对应的元件是基于数字的设计。举例来说，上方标有抑扬符号的第二级信号传递函数表示数字消除滤波器451的传递函数，以及，上方标有抑扬符号的第一级噪声传递函数表示数字消除滤波器453的传递函数。
根据离散时间的第一转换输出V1(z)(如式(9)所示)和数字消除滤波器451的传递函数(即，上方标有抑扬符号的第二级信号传递函数数字消除滤波器451所产生的离散时间的第一级输出D1(z)可由式(15)表示。
类似地，在下路径中，根据第二转换输出V2(z)(如式(10)所示)和数字消除滤波器453的传递函数(即，上方标有抑扬符号的第一级噪声传递函数数字消除滤波器453所产生的第二级输出D2(z)可由式(16)表示。
简而言之，基于多级噪声整形(MASH)结构的Δ-Σ调制器能够消除和整形离散时间的第一级量化误差E1(z)。通过将离散时间的第一级输出D1(z)减去离散时间的第二级输出D2(z)，可以获得基于多级噪声整形(MASH)结构的Δ-Σ调制器的数字输出Dout(z)，即Dout(z)＝D1(z)-D2(z)。基本上，离散时间的数字输出Dout(z)可以通过对离散时间的第一级输出D1(z)和离散时间的第二级输出D2(z)求和或求差值来产生。离散时间的第二级输出D2(z)的信号相位和离散时间的第一级输出D1(z)的信号相位共同确定输出加法器455是执行加法操作还是执行减法操作。式(15)中的离散时间的第一级输出D1(z)和式(16)中的离散时间的第二级输出D2(z)可以用来替代式(17)中的D1(z)和D2(z)。
根据式(17)等号右边的成员，离散时间的输出信号Dout(z)包括三个项，以及，这三个项中的每一个与不同的信号相关联。基本上，式(17)中的第一项，可表示离散时间的第一级输入U1(z)与第一级信号传递函数STFstage1(z)以及上方标有抑扬符号的第二级信号传递函数相关联。式(17)中的第二项 表示离散时间的第一级量化误差E1(z)与第一级噪声传递函数NTFstage1(z)、上方标有抑扬符号的第二级噪声传递函数第二级信号传递函数STFstage2(z)、上方标有抑扬符号的第一级噪声传递函数以及噪声整形传递函数NTFx(z)相关联。式(17)中的第三项表示离散时间的第二级量化误差E2(z)与上方标有抑扬符号的第一级噪声传递函数以及第二级噪声传递函数NTFstage2(z)相关联。
因此，第一信号转换器41和数字消除滤波器451的设计共同影响连续时间的第一级输入U1(s)，第一信号转换器41、数字消除滤波器451、第二信号转换器43、数字消除滤波器453和噪声整形量化器413的设计共同影响离散时间的第一级量化误差E1(z)，以及，数字消除滤波器453和第二信号转换器43的设计共同影响离散时间的第二级量化误差E2(z)。
在式(17)的这三个项中，仅第一项是Δ-Σ调制器40的期望效应，而其余项对应于Δ-Σ调制器40的固有的但不期望的副效应。由于离散时间的第二级量化误差E2(z)比离散时间的第一级量化误差E1(z)相对小得多，因此，Δ-Σ调制器40的品质主要由式(17)中的第二项的大小决定。
根据式(17)，可以将第二项的括号中的参数定义为离散时间的残余误差(residueerror)Δ(z)。即因此，式(17)可以进一步表示为式(18)。
在某些情况下，残余误差Δ(z)可以表示第一级噪声传递函数NTFstage1(z)与数字消除滤波器453的传递函数之间的相似度，以及，数字消除滤波器451的传递函数和第二级信号传递函数STFstage2(z)之间的相似度。若上方标有抑扬符号的第二级信号传递函数(由数字消除滤波器451提供)等于第二级信号传递函数STFstage2(z)，以及，上方标有抑扬符号的第一级噪声传递函数(由数字消除滤波器453提供)等于第一级噪声传递函数NTFstage1(z)，则残余误差Δ(z)可以最小化为0。也就是说，若以及，则残余误差Δ(z)可以最小化为0。换句话说，若能够实现数字消除滤波器451、453，以及，第一回路滤波器412和第二回路滤波器432相关联的模拟传递函数之间的完美匹配，则残余误差Δ(z)可等于“0”。
或者说，如果我们能够精确地知道第一级噪声传递函数NTFstage1(z)和第二级信号传递函数STFstage2(z)，则可以容易地确定数字消除滤波器451、453的设计。然而，在实践中，由于第一级噪声传递函数NTFstage1(z)是感测组件的函数，以及，第二级信号传递函数STFstage2(z)是模拟电子的函数，因此，不可能精确地建模这两个传递函数。感测组件和模拟电子都受到制造公差及其缺陷的制约。因此，可能会出现数字消除滤波器的传递函数和与模拟元件的传递函数(STFstage2(z)和NTFstage1(z))之间的失配，而该失配降低了调制器的性能。
若离散时间的残余误差Δ(z)不等于“0”，则存在模拟元件与数字消除滤波器之间的路径失配，而该路径失配可能会导致严重的性能退化。该路径失配会导致离散时间的第一级量化误差E1(z)的泄漏，以及，会降低调制器性能。
根据式(17)中等号右边成员的第二项，噪声整形传递函数NTFx(z)能够在低频带中抑制离散时间的残余误差Δ(z)和离散时间的第一级量化误差E1(z)，即(Δ(z)·E1(z))。因此，由离散时间的残余误差Δ(z)(失配度)导致的副作用减小。
图6是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图。Δ-Σ调制器50包括第一信号转换器51、第二信号转换器53和数字消除逻辑55。基于多级噪声整形(MASH)结构的Δ-Σ调制器50将第一级输入U1(s)数字转换为数字输出Dout(z)。
第一信号转换器51包括第一输入加法器511、第一回路滤波器512、第一采样保持(S/H)电路514和噪声整形量化器513。举例来说，噪声整形量化器513可以是噪声整形逐次逼近寄存器(NS-SAR)。
第二信号转换器53包括第二输入加法器531、第二回路滤波器532、第二采样保持(S/H)电路534和第二量化器533。在图6中，假定第二信号转换器53为单级Δ-Σ调制器。然而，第二信号转换器53也可以是流水线型模拟-数字转换器(ADC)、逐次逼近寄存器(SAR)、噪声整形逐次逼近寄存器(NS-SAR)或噪声整形模拟-数字转换器(ADC)等。
数字消除逻辑55还包括数字消除滤波器551、553和输出加法器555。第一回路滤波器512和第二回路滤波器532是模拟回路滤波器，以及，数字消除滤波器551、553是数字滤波器。
Δ-Σ调制器50可以被分离成上路径和下路径。上路径包括第一信号转换器51、数字消除滤波器551和输出加法器555。下路径包括第二信号转换器53和数字消除滤波器553。数字消除逻辑55中的数字消除滤波器551、553可以是片上滤波器，用于衰减感兴趣频带外的信号和噪声。
图7A和图7B示出了图6中基于多级噪声整形(MASH)结构的Δ-Σ调制器的信号转换方法的流程图。Δ-Σ调制器50的操作包括三部分：(1)、第一信号转换器51对连续时间的第一级输入U1(s)执行第一级调制(步骤S51)；(2)、第二信号转换器53对连续时间的第二级输入U2(s)执行第二级调制(步骤S53)；(3)、数字消除逻辑执行数字消除操作，以产生离散时间的数字输出Dout(z)(步骤S55)。
首先，第一输入加法器511接收连续时间的第一级输入U1(s)(步骤S51a)。然后，第一输入加法器511将连续时间的第一级输入U1(s)减去离散时间的第一转换输出V1(z)，以产生连续时间的第一三角信号V1d(s)(步骤S51b)。第一回路滤波器512对连续时间的第一三角信号V1d(s)进行滤波，以产生连续时间的第一积分信号V1e(s)(步骤S51c)。
第一采样保持(S/H)电路513b在接收到连续时间的第一积分信号V1e(s)之后，对该连续时间的第一积分信号V1e(s)进行采样并保持，并因此产生离散时间的第一积分信号V1e(z)(步骤S51d)。此外，噪声整形量化器513对离散时间的第一积分信号V1e(z)进行数字转换，以产生第一转换输出V1(z)(步骤S51e)，以及，噪声整形量化器513对离散时间的第一级量化误差E1(z)进行整形，以产生连续时间的第二级输入U2(s)(步骤S51f)。通过对离散时间的第一级量化误差E1(z)进行整形，噪声整形量化器513可以抑制和/或减小离散时间的第一级量化误差E1(z)。离散时间的第一转换输出V1(z)被传送至数字消除逻辑55，以及，连续时间的第二级输入U2(s)被传送至第二信号转换器53。
或者说，离散时间的第一级量化误差E1(z)被噪声整形量化器513整形，以产生连续时间的第二级输入U2(s)。在产生第二级输入U2(s)之后，连续时间的第二级输入U2(s)被注入到第二信号转换器53。后续将示出关于连续时间的第二级输入U2(s)的产生的细节。
在下路径中，首先，第二输入加法器531从第一信号转换器51接收连续时间的第二级输入U2(s)。第二输入加法器531将连续时间的第二级输入U2(s)减去离散时间的第二转换输出V2(z)，以产生连续时间的第二三角信号V2d(s)(步骤S53a)。然后，第二回路滤波器532对连续时间的第二三角信号V2d(s)进行滤波，以产生连续时间的第二积分信号V2e(s)(步骤S53b)。
第二采样保持(S/H)电路534在接收到连续时间的第二积分信号V2e(s)之后，对连续时间的第二积分信号V2e(s)进行采样并保持，且产生离散时间的第二积分信号V2e(z)(步骤S53c)。然后，第二量化器533对离散时间的第二积分信号V2e(z)进行数字转换，以产生离散时间的第二转换输出V2(z)(步骤S53d)。
数字消除滤波器551、553的操作类似于数字消除滤波器451、453的操作。因此，步骤S55a、S55b、S55c与步骤S45a、45b、S45c相同。数字消除滤波器551接收离散时间的第一转换输出V1(z)并对该离散时间的第一转换输出V1(z)进行滤波，以产生离散时间的第一级输出D1(z)(步骤S55a)。数字消除滤波器553接收离散时间的第二转换输出V2(z)并对该离散时间的第二转换输出V2(z)进行滤波，以产生离散时间的第二级输出D2(z)(步骤S55b)。然后，输出加法器555将离散时间的第一级输出D1(z)减去离散时间的第二级输出D2(z)，以产生离散时间的数字输出Dout(z)(步骤S55c)。
图4中的Δ-Σ调制器40和图6中的Δ-Σ调制器50高度相似，除采样保持(S/H)电路的位置不同之外。采样保持(S/H)电路的位置与何时将信号从连续时间变换到离散时间有关，以及，Δ-Σ调制器40、50的操作大致相似。因此，图4中的第一转换器41、第二转换器43和数字消除逻辑45的传递函数可适用于图6中的第一转换器51、第二转换器53和数字消除逻辑55。因此，式(9)、式(10)、式(15)、式(16)、式(18)可分别用于表示离散时间的第一转换输出V1(z)、离散时间的第一转换输出V2(z)、离散时间的第一级输出D1(z)、离散时间的第二级输出D2(z)和离散时间的数字输出Dout(z)。
以下实施例将示出所提供的噪声整形传递函数NTFx，以确保Δ-Σ调制器对路径失配的敏感性较小。基于全面的透视图角度来说明图8至图11，以及，图13所示的实施例。也就是说，图8至图11，以及，图13可以在连续时间和/或离散时间的情况下实现，因此，为简洁起见，图8至图11，以及，图13中均不示出采样保持(S/H)电路。在以下实施例中，一旦通过整形离散时间的第一级量化误差E1(z)，产生第二信号转换器的输入(即，第二级输入U2)，则可以减轻对高精度路径匹配的需要。在本发明实施例中，第一级输入和第二级输入为模拟信号。
根据本发明实施例，第一级量化误差E1不是直接被传送至第二信号转换器43，而是先被整形。第一信号转换器41的实际实现(例如，第一信号转换器41的内部元件和连接)以及如何整形第一级量化误差E1不受限制。下面示出了几个实施例。
图8是根据本发明另一实施例示出的一种Δ-Σ调制器的示意图。Δ-Σ调制器60包括第一信号转换器61、第二信号转换器63和数字消除逻辑65。第一级量化误差E1和第二级量化误差E2分别在第一量化器613d和第二量化器633的量化操作中是固有的。在图8中，假定第一量化器613d和第二量化器633的传递函数为“1”。
本发明实施例示出第一信号转换器61中各元件的内部连接和功能。第一信号转换器61包括输入加法器611、第一回路滤波器612和噪声整形量化器613，噪声整形量化器613进一步包括第一内部加法器613a、噪声整形滤波器613b、第二内部加法器613c和第一量化器613d。
第一回路滤波器612耦接于第一输入加法器611。第一输入加法器611将第一级输入U1减去第一转换输出V1，以产生第一三角信号V1d。然后，第一回路滤波器612对第一级输入V1d进行滤波，以产生第一积分信号V1e。
第一内部加法器613a耦接于第一回路滤波器612和数字消除逻辑65。第一内部加法器613a从第一回路滤波器612接收到第一积分信号V1e之后，将第一转换输出V1和第一积分信号V1e求和，以产生第一内部求和信号V1f。
噪声整形滤波器613b耦接于第一内部加法器613a和第二信号转换器63。噪声整形滤波器613b接收第一内部求和信号V1f，并对第一内部求和信号V1f进行滤波。然后，噪声整形滤波器613b产生噪声整形信号V1g。
第二内部加法器613c耦接于第一回路滤波器612、噪声整形滤波器613b和第一内部加法器613a。第二内部加法器613c分别从噪声整形滤波器613b和第一回路滤波器612接收噪声整形信号V1g和第一积分信号V1e。第二内部加法器613c将噪声整形信号V1g和第一积分信号V1e求和，以产生第二内部求和信号V1h。
第一量化器613d耦接于第一输入加法器611、第一内部加法器613a、第二内部加法器613c和数字消除逻辑65。第一量化器613d对第二内部求和信号V1h进行数字转换，以产生第一转换器输出V1。
当第一量化器613d对第二内部求和信号V1h进行数字转换时，噪声整形量化器613对第一量化器613d固有的第一级量化误差E1进行整形，以及，第一内部加法器613a输出第二级输入U2。噪声整形传递函数NTFx是由第一内部加法器613a、噪声整形滤波器613b、第二内部加法器613c和第一量化器613d共同执行的。
第一转换输出V1可以表示为式(19)。
V1＝V1e+NTFx E1 (19)
如图8所示，第一内部求和信号V1f被进一步用作第二级输入U2。基于式(19)中的第一转换输出V1，第一内部加法器613a的操作可以由式(20)表示。根据式(20)，本实施例中的第一级量化误差E1不仅被噪声整形传递函数NTFx整形，而且还被反相(inversed)，以产生第二级输入U2。
U2＝V1e–V1＝V1e–(V1e+NTFx E1)＝–NTFx E1 (20)
第二信号转换器63包括第二输入加法器631、第二回路滤波器632和第二量化器633。第二输入加法器631耦接于数字消除逻辑65和第一信号转换器61。第二回路滤波器632和第二量化器633耦接于第二输入加法器531。第二量化器633还耦接于数字消除逻辑65。
在第二信号转换器63中，第二输入加法器631从噪声整形量化器613处接收第二级输入U2，并从第二量化器633处接收第二转换输出V2。因此，第二输入加法器631产生第二三角信号V2d，即V2d＝U2-V2。第二回路滤波器632在接收到第二三角信号V2d之后，对第二三角信号V2d进行滤波，以产生第二积分信号V2e。第二量化器633对第二积分信号V2e进行数字转换，以产生第二转换输出V2。
数字消除逻辑65包括数字消除滤波器651、653和输出加法器655。数字消除逻辑器65的操作类似于图4和图6中的数字消除逻辑45、55。因此，为了简洁起见，此处省略数字消除逻辑65的细节描述。
如上所述，Δ-Σ调制器60可以实现在连续时间和/或离散时间的场景下。根据实现类型的场景，至少一个采样保持(S/H)电路可被插入在Δ-Σ调制器60的不同位置中，详情可参考图4和图6以及图4和图6有关的实施例描述，为简洁起见，此处不再赘述。
在Δ-Σ调制器60被设计在离散时间中的情况下，采样保持(S/H)电路(未示出)耦接于第一输入加法器611。采样保持(S/H)电路将第一级输入U1从连续时间转换至离散时间，并将离散时间的第一级输入U1输入至第一输入加法器611，详情可参考图4和图4有关的实施例描述。
在Δ-Σ调制器60被设计在连续时间中的情况下，第一采样保持(S/H)电路耦接在第一回路滤波器612和噪声整形量化器613之间，以及，第二采样保持(S/H)电路耦接在第二回路滤波器632和第二量化器633之间。第一采样保持(S/H)电路用于将第一积分信号V1e从连续时间转换到离散时间，以及，第二采样保持(S/H)电路用于将第二积分信号V2e从连续时间转换到离散时间，详情可参考图6和图6有关的实施例描述。
图9是根据本发明再一实施例示出的一种Δ-Σ调制器的示意图。Δ-Σ调制器70包括第一信号转换器71、第二信号转换器73和数字消除逻辑75。第一级量化误差E1和第二级量化误差E2分别在第一量化器713a和第二量化器733中是固有的。在图9中，假设第一量化器713a和第二量化器733的传递函数为“1”。
图9所示实施例示出了第一信号转换器71中的各元件的内部连接和功能。第一信号转换器71包括第一输入加法器711、第一回路滤波器712和噪声整形量化器713。第一输入加法器711将第一级输入U1减去第一转换输出V1，以产生第一三角信号V1d。第一回路滤波器712对第一三角信号V1d进行滤波，以产生第一积分信号V1e。
噪声整形量化器713包括第一量化器713a和内部加法器713b。第一量化器713a耦接于内部加法器713b、第一回路滤波器712和数字消除逻辑75。第一量化器713a将从第一回路滤波器712处接收到的第一积分信号V1e进行数字转换，以产生第一转换输出V1。
第一量化器713a的线性模型可由式(21)表示。式(21)表明第一转换输出V1取决于第一积分信号V1e、第一级量化误差E1和噪声整形传递函数NTFx。
V1＝V1e+E1NTFx (21)
内部加法器713b耦接于第一量化器713a、数字消除逻辑75和第二信号转换器73。当第一量化器713a对第一积分信号V1e进行数字转换时，内部加法器713b将第一转换输出V1减去第一积分信号V1e，以产生第二级输入U2。
第二级输入U2由内部加法器713b输出，第二级输入U2可以被定义为式(22)。如式(22)所示，第一级量化误差E1被噪声整形函数NTFx整形，以产生第二级输入U2。
U2＝V1-V1e＝(V1e+E1NTFx)-V1e＝NTFx E1 (22)
第二信号转换器73进一步包括第二输入加法器731、第二回路滤波器732和第二量化器733。第二信号转换器73的内部元件、操作类似于图4和图6中的第二信号转换器43、53。为了简洁起见，此处省略第二信号转换器73的细节描述。
数字消除逻辑75还包括两个数字消除滤波器751、753和输出加法器755。数字消除逻辑75的操作类似于图4和图6中的数字消除逻辑45、55。因此，为了简洁起见，此处省略数字消除逻辑75的细节描述。
如上所述，Δ-Σ调制器70可以实现在连续时间和/或离散时间的场景下。根据实现类型的情况，至少一个采样保持(S/H)电路可以被插入在Δ-Σ调制器60的不同位置中。
在Δ-Σ调制器70被设计在离散时间中的情况下，采样保持(S/H)电路(未示出)耦接于第一输入加法器711。采样保持(S/H)电路将第一级输入U1从连续时间转换到离散时间，并将离散时间的第一级输入U1输入至第一输入加法器711，详情可参考图4和图4有关的实施例描述。
在Δ-Σ调制器70被设计在连续时间中的情况下，第一采样保持(S/H)电路耦接在第一回路滤波器712和第一量化器713a之间，以及，第二采样保持(S/H)电路耦接在第二回路滤波器732和第二量化器733之间。第一采样保持(S/H)电路用于将第一积分信号V1e从连续时间转换到离散时间，以及，第二采样保持(S/H)电路用于将第二积分信号V1e从连续时间转换到离散时间，详情可参考图6和图6有关的实施例描述。
图10是根据本发明又一个实施例示出的一种Δ-Σ调制器的示意图。Δ-Σ调制器80包括第一信号转换器81、第二信号转换器83和数字消除逻辑85。第一级量化误差E1和第二级量化误差E2分别在第一量化器813b和第二量化器833中是固有的。在图8中，假设第一量化器813b和第二量化器833的传递函数为“1”。
图10所示的实施例示出了第一信号转换器81中的各元件的内部连接和功能。第一信号转换器81包括第一输入加法器811、第一回路滤波器812和噪声整形量化器813。噪声整形量化器813包括内部加法器813a和第一量化器813b。
在图10中，第一级噪声传递函数NTFstage1可以由第一回路滤波器812的传递函数(H1)表示，请参见式(23)。
在第一信号转换器81中，第一转换输出V1等于U1+NTFstage1NTFx E1。因此，基于式(23)，第一转换输出V1可以表示为式(24)。
第一输入加法器811将第一级输入U1减去第一转换输出V1，以产生第一三角信号V1d。基于式(24)，第一三角信号V1d可由式(25)表示。
第一回路滤波器812用其传递函数H1对第一三角信号V1d进行滤波，以产生第一积分信号V1e。也就是说，V1e＝V1d·H1。第一积分信号V1e可由式(26)表示。
若假设则第一积分信号V1e和第二级输入U2可以表示为式(27)。
V1e＝U2＝(U1-V1)H1＝z-1NTFx E1 (27)
噪声整形量化器813从第一回路滤波器812处接收第一积分信号V1e，以及，将第一转换输出V1传送到数字消除逻辑85，以及，将第一积分信号V1e用作第二级输入U2并将第二级输入U2传送到第二信号转换器83。
内部加法器813a耦接于第一输入加法器811、第一回路滤波器812和第二信号转换器83。内部加法器813a将第一级输入U1和第一积分信号V1e求和，以产生内部求和信号V1f。
第一量化器813b耦接于第一输入加法器811、内部加法器813a和数字消除逻辑85。第一量化器813b对内部求和信号V1f进行数字转换，以产生第一转换输出V1。当第一量化器813b对内部求和信号V1f进行数字转换时，第一量化器813b固有的第一级量化误差E1被噪声整形量化器813整形，以产生第二级输入U2。
如图10所示，第一积分信号V1e被选择作为第二级输入U2。也就是说，U2＝V1e。因此，根据式(27)，第一级量化误差E1被噪声整形函数NTFx整形，且以附加的延迟(z-1)传播，以产生第二级输入U2。
第二信号转换器83包括第二输入加法器831、第二回路滤波器832和第二量化器833。第二信号转换器83的内部元件、操作类似于图4、图6中的第二信号转换器43、53。为简洁起见，这里省略其细节。
数字消除逻辑85还包括两个数字消除滤波器851、853和输出加法器855。数字消除逻辑85的操作类似于图4和图6中的数字消除逻辑45、55的操作。为简洁起见，这里省略了其细节。
如上所述，Δ-Σ调制器80可以实现在连续时间和/或离散时间的场景下。根据实现类型的情况，至少一个采样保持(S/H)电路被进一步地插入在Δ-Σ调制器80的不同位置中。
在Δ-Σ调制器80被设计在离散时间中的情况下，采样保持(S/H)电路(未示出)耦接于第一输入加法器811。采样保持(S/H)电路将第一级输入U1从连续时间转换到离散时间，并将离散时间的第一级输入U1输入至第一输入加法器811，详情可参考图4和图4有关的实施例描述。
在Δ-Σ调制器80被设计在连续时间中的情况下，第一采样保持(S/H)电路耦接在第一回路滤波器812和噪声整形量化器813之间，以及，第二采样保持(S/H)电路耦接在第二回路滤波器832和第二量化器833之间。第一采样保持(S/H)电路用于将第一积分信号V1e从连续时间转换至离散时间，以及，第二采样保持(S/H)电路用于将第二积分信号V2e从连续时间转换到离散时间。
在上述实施例中，第一信号转换器和第二信号转换器可均被假定为Δ-Σ调制器。然而，本公开实施例的构思的实现不限于这些实施例。
图8、图9、图10所示的实施例示出了噪声整形量化器的实现可以变化，以及，可以通过变型方法来产生第二级输入U2。式(20)表明图8中的第二级输入U2可以通过反相噪声整形量化误差来产生(U2＝-NTFx ENTF1)。式(22)表明图9中的第二级输入U2可以通过对第一级量化误差E1进行简单的噪声整形来产生(U2＝ENTF1)。式(27)表明图10中的第二级输入U2可以通过延迟噪声整形量化误差来产生(U2＝z-1ENTF1)。在实际应用中，可以以更多方式来实现第二级输入U2的产生，具体地，本发明实施例不做任何限制。
图11示出了数字消除逻辑的设计可以独立于噪声整形(NS)量化器的示意图。Δ-Σ调制器90包括第一信号转换器91、第二信号转换器93和数字消除逻辑95。数字消除逻辑95包括数字消除滤波器951、953和输出加法器955。
第一信号转换器91包括第一输入加法器911、第一回路滤波器912和噪声整形量化器913。噪声整形量化器913用于对第一级量化误差E1进行整形。噪声整形量化器913进一步包括第一内部加法器913a、噪声整形滤波器913b、第二内部加法器913c和第一量化器913d。噪声整形量化器913对第一级量化误差E1进行整形，以产生第二级输入U2。图11所示的实施例示出了第一信号转换器91中的各元件的内部连接。
第一输入加法器911将第一级输入U1减去第一转换输出V1，以产生第一三角信号V1d。第一回路滤波器912在接收到第一三角信号V1d之后，对第一三角信号V1d进行滤波，以产生第一积分信号V1e。
第一内部加法器913a耦接于第一输入加法器911、第一回路滤波器912、第一量化器913d、第二量化器934和数字消除逻辑95。第一内部加法器913a从第一回路滤波器912处接收第一积分信号V1e，从第一量化器913d处接收第一转换输出V1，以及，从第二量化器934处接收第二转换输出V2。第一内部加法器913a将第一积分信号V1e、被反相的第一转换输出V1和被反相的第二转换输出V2求和，以产生第一内部求和信号V1f。
噪声整形滤波器913b耦接于第一内部加法器913a。噪声整形滤波器913b在接收到第一内部求和信号V1f之后，对第一内部求和信号V1f进行滤波，以产生噪声整形信号V1g。
第二内部加法器913c耦接于第一回路滤波器912、第一内部加法器913a，噪声整形滤波器913b和第一量化器913d。第二内部加法器913c从第一回路滤波器912处接收第一积分信号V1e，以及，从噪声整形滤波器913b处接收噪声整形信号V1g。第二内部加法器913c将第一积分信号V1e和噪声整形信号V1g求和，以产生第二内部求和信号V1h。
第一量化器913d耦接于第二内部加法器913c、第二信号转换器93和数字消除逻辑95。第一量化器913d在接收到第二内部求和信号V1h之后，对第二内部求和信号V1h进行数字转换，以产生第一转换输出V1。与此同时，第一级量化误差E1被整形，且相应地产生第二级输入U2。
第二信号转换器93进一步把包括第二输入加法器931、第二回路滤波器932、回路加法器933和第二量化器934。图11所示的实施例示出了第二信号转换器93中的各元件之间的内部连接。
第二输入加法器931耦接于数字消除逻辑95和第一信号转换器91。第二输入加法器931将第二级输入U2减去第二转换输出V2，以产生第二三角信号V2d。
第二回路滤波器932耦接于第二输入加法器931。第二回路滤波器932对第二三角信号V2d进行滤波，以产生第二积分信号V2e。
回路加法器933耦接于第二输入加法器931、第一信号转换器91和第二回路滤波器932。回路加法器933将第二积分信号V2e和第二级输入U2求和，以产生回路求和信号V2f。
第二量化器934耦接于第二输入加法器931、回路加法器933和数字消除逻辑95。第二量化器934对回路求和信号V2f进行数字转换，并产生第二转换输出V2。第二级量化误差E2在第二量化器934的量化操作中是固有的。
在图11中，图11所示实施例示出了两个前馈路径(即，第一前馈路径ff1和第二前馈路径ff2)和两个反馈路径(即，第一反馈路径fb1和第二反馈路径fb2)。
在噪声整形量化器913中，第一前馈路径ff1将第一积分信号V1e传送到第二内部加法器913c，以及，第一反馈路径fb1将第一转换输出V1传送到第一内部加法器913a。在噪声整形量化器913和第二信号转换器93之间，第二前馈路径ff2将第二级输入U2传送到回路加法器933，以及，第二反馈路径fb2将第二转换输出V2传送到第一内部加法器913a。
Δ-Σ调制器90的第一级噪声传递函数NTFstage1可由式(28)表示。
NTFstage1＝1/(1+H1+Hx+H1·Hx)＝1/(1+H1)(1+Hx) (28)
Δ-Σ调制器90的信号传递函数STF和噪声传递函数NTF可以分别由式(29)和式(30)表示。式(28)中的第一级噪声传递函数NTFstage1可以用来替换式(30)中的NTFstage1。
STF＝NTFstage2 (29)
NTF＝NTFstage1(1+Hx)＝(1/(1+H1)(1+Hx))(1+Hx)＝1/(1+H1) (30)
如上所述，数字消除滤波器951、953可被有意地设计成匹配Δ-Σ调制器90的信号传递函数STF和噪声传递函数NTF。式(29)和(30)表明，Δ-Σ调制器90的信号传递函数STF和噪声传递函数NTF均不与噪声整形滤波器913b的传递函数Hx相关联。因此，使用噪声整形滤波器913b不会导致数字滤波器951、953的传递函数的变化。
利用第一前馈路径ff1和第二前馈路径ff2，噪声整形滤波器913b的传递函数“Hx”可以独立于数字消除滤波器951、953的设计。因此，本发明实施例能够提供第二级输入U2而不改变数字消除滤波器951、953的设计。换句话说，可以简化数字消除逻辑的设计复杂度。
减少失配设计引起的副作用不是本发明的唯一优点。此外，噪声整形滤波器913的使用能够提供降低设计复杂度的可能性。例如，若第一级信号传递函数STFstage1被设计成第二阶系统或更高阶系统，则所提出的多级噪声整形(MASH)结构允许第一信号转换器91包括两个独立的滤波器，即第一回路滤波器和噪声整形滤波器。换句话说，对设计更高阶系统的要求可以转化为设计两个独立且更简单的设计。一旦第一级信号传递函数STFstage1的阶数变低，则数字消除滤波器951、953的设计可以更简单。因此，Δ-Σ调制器的设计变得更容易。
上述实施例表明，通过对第一级量化误差E1进行整形，Δ-Σ调制器变得更加鲁棒且更容易实现。或者说，Δ-Σ调制器可以容忍数字消除滤波器和模拟元件之间更大的失配。这些实施例并不意味着对本发明的限制。
图12是根据本发明实施例表示信号量化噪声比(Signal-to-quantization-noiseratio，SQNR)与失配之间的关系的示意图。信号量化噪声比(SQNR)是分析数字化方案中广泛使用的测量指标。可以选择失配因子作为变量来评估传统架构和本发明所提出的架构的失配的鲁棒性。
通过假定第一级噪声传递函数NTFstage1为1/(1+H1)，即NTFstage1＝1/(1+H1)，得到图12所示的模拟结果。当失配因子等于1时，具有第一级噪声传递函数NTFstage1的第一信号转换器和具有上方标有抑扬符号的第一级噪声传递函数的第二数字消除滤波器完全匹配。当失配因子等于0.95或1.05时，第一级噪声传递函数NTFstage1的系数与上方标有抑扬符号的第一级噪声传递函数的系数之间具有5％的失配。
如图12所示的模拟结果，尽管第一级噪声传递函数NTFstage1与上方标有抑扬符号的第一级噪声传递函数之间的失配等于5％，所提出的架构的信号量化噪声比(SQNR)仍能够保持为67dB或68dB。仿真结果还表明，根据本公开实施例的构思，具有50MHz信号带宽的Δ-Σ调制器可以容忍大约4％的失配，且保持其信号量化噪声比(SQNR)超过70dB。
典型的积分器可作为回路滤波器的示例。积分器的z域传递函数可以表示为1/(z-1)，以及，积分器的s域传递函数可以表示为1/s。数字消除滤波器和回路滤波器之间的失配可以出现在增益值(传递函数的分子)和/或极值(传递函数的分母)上。
在存在增益变化的情况下，z域积分器的传递函数变为(1+a)/(z-1)。参数“a”表示工艺变化造成的增益变化。在极点变化存在的另一种情况下，z域积分器的传递函数可以表示为1/(z-(1+b))。也就是说，积分器的极点位于'1+b'上而不是位于1上。
通过假设增益变化和极点变化，即传递函数是(1+a)/(z-(1+b)))，可以得出模拟结果。根据模拟结果，模拟回路滤波器和数字消除滤波器之间具有±10％的增益和极点失配时，本公开实施例所提出架构的信号量化噪声比(SQNR)具有6～8dB的改善。因此，利用噪声整形函数NTFx，能够减少由第一级量化误差E1造成的影响。
图13示出了一种基于三级MASH结构的Δ-Σ调制器的示意图。Δ-Σ调制器500包括第一信号转换器510、第二信号转换器520、第三信号转换器530和数字消除逻辑550。
图13中的第一信号转换器510和第二转换器520的操作与图4和图6中的第一信号转换器41、51类似，以及，图13中的第三信号转换器530的操作与图4和图6中的第二信号转换器43、53类似。第一信号转换器510将第一级输入U1转换为第一转换输出V1，第二信号转换器520将第二级输入U2转换为第二转换输出V2，以及，第三信号转换器53将第三级输入U3转换为第三转换输出V3。
第一信号转换器510包括第一输入加法器5110、第一回路滤波器5120和噪声整形量化器5130，第一输入加法器5110、第一回路滤波器5120和噪声整形量化器5130耦接，以形成第一回路。第一输入加法器5110通过将第一级输入U1减去第一转换输出V1来产生第一三角信号V1d。第一回路滤波器5120对从第一输入加法器5110处接收到的第一三角信号V1d进行滤波，并产生第一积分信号V1e给噪声整形量化器5130。噪声整形量化器5130在接收到第一积分信号V1e之后，产生第二级输入U2到第二信号转换器520，且产生第一转换输出V1到数字消除逻辑5530。
第二信号转换器520包括第二输入加法器5210、第二回路滤波器5220和噪声整形量化器5230，第二输入加法器5210、第二回路滤波器5220和噪声整形量化器5230耦接，以形成第二回路。第二输入加法器5210通过将第二级输入U2减去第二转换输出V2来产生第二三角信号V2d。第二回路滤波器5220对从第二输入加法器5210处接收到的第二三角信号V2d进行滤波，并产生第二积分信号V2e给噪声整形量化器5230。噪声整形量化器5230在接收到第二积分信号V2e之后，产生第三级输入U3到第三信号转换器530，以及，产生第二转换输出V2到数字消除逻辑5530。
第三信号转换器530包括第三输入加法器5310、第三回路滤波器5320和第三量化器5330，第三输入加法器5310、第三回路滤波器5320和第三量化器5530耦接，以形成第三回路。第三输入加法器5310通过将第三级输入U3减去第三转换输出V3来产生第三三角信号V3d。第三回路滤波器5320对来自第三输入加法器5310的第三三角信号V3d进行滤波，并产生第三积分信号V3e给噪声整形量化器5330，噪声整形量化器5330产生第三转换输出V3至数字消除逻辑5530。
第一级量化误差E1、第二级量化误差E2和第三量化误差E3分别对应于第一量化器513a、第二量化器5230a和第三量化器5330。噪声整形量化器5130利用第一噪声整形传递函数NTFx1对第一级量化误差E1进行整形，且相应地产生第二级输入U2。噪声整形量化器5230利用第二噪声整形传递函数NTFx2对第二级量化误差E2进行整形，且相应地产生第三级输入U3。与前一级的量化器不同，第三量化器5330不对第三量化误差E3进行整形。
数字消除逻辑550包括数字消除滤波器5510、5520、5530和输出加法器5550，以及，所有的数字消除滤波器5510、5520、5530耦接于输出加法器5550。数字消除滤波器5510耦接于第一信号转换器510，以接收第一转换输出V1，以及，数字消除滤波器5510产生第一级输出D1。数字消除滤波器5520耦接于第二信号转换器520，以接收第二转换输出V2，以及，数字消除滤波器5520产生第二级输出D2。数字消除滤波器5530耦接于第三信号转换器530，以接收第三转换输出V3，以及，数字消除滤波器5530产生第三级输出D3。输出加法器5550将第一级输出D1减去第二级输出D2和第三级输出D3，以产生数字输出Dout。根据本发明实施例公开的构思，最后一级之前的一个或多个量化器所对应的一个或多个量化误差被整形。
如上所述，通过对不同级之间的量化误差进行整形，Δ-Σ调制器能够减少失配设计引起的副作用。使用基于噪声整形(NS)的Δ-Σ调制器，Δ-Σ型模拟-数字转换器非常适合于低频和高精度应用。
在上述描述中，数字消除逻辑中的数字消除滤波器的实施方式不受限制。因此，数字消除滤波器可以是有限脉冲响应(finite impulse response，FIR)滤波器(非递归滤波器)，或者，无限脉冲响应(infinite impulse response，IIR)滤波器(递归滤波器)，其中，有限脉冲响应滤波器的输出仅依赖其输入的过去值和现在值，无限脉冲响应滤波器的输出取决于其输入和输出的过去值和现在值。
可以通过(包括，但不限于)使用本文讨论的任何合适的元件以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、链路、接口、总线、通信路径等来实现以上提及的功能模块。或者，系统可以包括存储器，存储器包括用于执行上述任何活动的机器可读指令。
应当注意的是，上面参考附图的描述可应用于涉及信号处理的任何集成电路，特别是那些可以执行专门的软件程序或算法的集成电路，其中一些可能与处理数字的实时数据相关联。某些实施例可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (13)

1.一种Δ-Σ调制器，用于对第一级输入进行数字转换，其特征在于，所述Δ-Σ调制器包括：
第一信号转换器，用于将所述第一级输入转换为第一转换输出，以及，对第一级量化误差进行整形，以产生第二级输入，其中，所述第一级输入和所述第二级输入是模拟信号；
第二信号转换器，用于将所述第二级输入转换为第二转换输出；以及
数字消除逻辑，耦接于所述第一信号转换器和所述第二信号转换器，用于根据所述第一转换输出和所述第二转换输出产生数字输出。
2.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述第一信号转换器包括：
第一输入加法器，耦接于所述数字消除逻辑，用于将所述第一级输入减去所述第一转换输出，以产生第一三角信号；
第一回路滤波器，耦接于所述第一输入加法器，用于对所述第一三角信号进行滤波，以产生第一积分信号；以及，
噪声整形量化器，耦接于所述第一回路滤波器和所述数字消除逻辑，用于对所述第一积分信号进行数字转换，以产生所述第一转换输出，以及，对所述第一级量化误差进行整形，以产生所述第二级输入；
其中，所述第一级量化误差在所述噪声整形量化器的量化操作中是固有的。
3.根据权利要求2所述的Δ-Σ调制器，其特征在于，所述噪声整形量化器包括：
第一内部加法器，耦接于所述第一回路滤波器，用于将所述第一积分信号减去所述第一转换输出积分信号，以产生第一内部求和信号，其中，所述第一内部求和信号用作所述第二级输入；
噪声整形滤波器，耦接于所述第一内部加法器，用于对所述第一内部求和信号进行滤波，以产生噪声整形信号；
第二内部加法器，耦接于所述第一回路滤波器、所述噪声整形滤波器和所述第一内部加法器，用于将所述噪声整形信号和所述第一积分信号求和，以产生第二内部求和信号；以及，
第一量化器，耦接于所述第一输入加法器、所述第二内部加法器和所述数字消除逻辑，用于对所述第二内部求和信号进行数字转换，以产生所述第一转换输出，其中，所述第一级量化误差与所述第一量化器对应。
4.根据权利要求2所述的Δ-Σ调制器，其特征在于，所述噪声整形量化器包括：
第一量化器，耦接于所述第一回路滤波器和所述数字消除逻辑，用于对所述第一积分信号进行数字转换，以产生所述第一转换输出，其中，所述第一级量化误差与所述第一量化器对应；以及，
内部加法器，耦接于所述第一回路滤波器、所述第一量化器、所述数字消除逻辑和所述第二信号转换器，用于将所述第一转换输出减去所述第一积分信号，以产生所述第二级输入。
5.根据权利要求2所述的Δ-Σ调制器，其特征在于，所述第一积分信号为所述第二级输入，以及，所述噪声整形量化器包括：
内部加法器，耦接于所述第一输入加法器、所述第一回路滤波器和所述第二信号转换器，用于将所述第一积分信号和所述第一级输入求和，以产生内部求和信号；以及
第一量化器，耦接于所述第一输入加法器、所述内部加法器和所述数字消除逻辑，用于对所述内部求和信号进行数字转换，以产生所述第一转换输出，其中，所述第一级量化误差与所述第一量化器对应。
6.根据权利要求2所述的Δ-Σ调制器，其特征在于，所述第一信号转换器包括：
第一内部加法器，耦接于所述第一输入加法器、所述第一回路滤波器、所述第二信号转换器和所述数字消除逻辑，用于将所述第一积分信号、被反相的所述第一转换输出和被反相的所述第二转换输出求和，以产生第一内部求和信号；
噪声整形滤波器，耦接于所述第一内部加法器，用于对所述第一内部求和信号进行滤波，以产生噪声整形信号；
第二内部加法器，耦接于所述第一回路滤波器、所述第一内部加法器和所述噪声整形滤波器，用于对所述第一积分信号和所述噪声整形信号求和，以产生第二内部求和信号；以及，
第一量化器，耦接于所述第一输入加法器、所述第一内部加法器、所述第二内部加法器、所述第二信号转换器和所述数字消除逻辑，用于对所述第二内部求和信号进行数字转换，以产生所述第一转换输出，其中，所述第一级量化误差与所述第一量化器对应。
7.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述第二信号转换器包括：
第二输入加法器，耦接于所述第一信号转换器和所述数字消除逻辑，用于将所述第二级输入减去所述第二转换输出，以产生第二三角信号；
第二回路滤波器，耦接于所述第二输入加法器，用于对所述第二三角信号进行滤波，以产生第二积分信号；以及，
第二量化器，耦接于所述第二输入加法器、所述第二回路滤波器和所述数字消除逻辑，用于对所述第二积分信号进行数字转换，以产生所述第二转换输出，其中，所述第二级量化误差在所述第二量化器的量化操作中是固有的。
8.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述第二信号转换器包括：
第二输入加法器，耦接于所述第一信号转换器和所述数字消除逻辑，用于将所述第二级输入减去所述第二转换输出，以产生第二三角信号；
第二回路滤波器，耦接于所述第二输入加法器，用于对所述第二三角信号进行滤波，以产生第二积分信号；
回路加法器，耦接于所述第一信号转换器、所述第二输入加法器和所述第二回路滤波器，用于将所述第二积分信号和所述第二级输入求和，以产生回路求和信号；以及
第二量化器，耦接于所述回路加法器和所述数字消除逻辑，用于对所述回路求和信号进行数字转换，以产生所述第二转换输出，其中，第二级量化误差在所述第二量化器的量化操作中是固有的。
9.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述第二信号转换器是流水线型模拟-数字转换器、逐次逼近寄存器、噪声整形逐次逼近寄存器，或噪声整形模拟-数字转换器。
10.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述数字消除逻辑包括：
第一数字消除滤波器，耦接于所述第一信号转换器，用于对所述第一转换输出进行滤波，以产生第一级输出；
第二数字消除滤波器，耦接于所述第二信号转换器，用于对所述第二转换输出进行滤波，以产生第二级输出；以及
输出加法器，耦接于所述第一数字消除滤波器和所述第二数字消除滤波器，用于将所述第一级输出减去所述第二级输出，以产生所述数字输出。
11.一种模拟-数字转换器，其特征在于，所述模拟-数字转换器包括如权利要求1-10任一项所述的Δ-Σ调制器。
12.一种信号转换方法，适用于Δ-Σ调制器，所述Δ-Σ调制器用于对第一级输入进行数字转换，其特征在于，所述信号转换方法包括以下步骤：
将所述第一级输入转换为第一转换输出；
对第一级量化误差进行整形，以产生第二级输入；其中，所述第一级输入和所述第二级输入是模拟信号；
将所述第二级输入转换为第二转换输出；以及，
根据所述第一转换输出和所述第二转换输出产生数字输出。
13.根据权利要求12所述的信号转换方法，其特征在于，将所述第一级输入转换为所述第一转换输出的步骤进一步地包括以下步骤：
将所述第一级输入减去所述第一转换输出，以产生第一三角信号；
对所述第一三角信号进行滤波，以产生第一积分信号；以及，
对所述第一积分信号进行数字转换，以产生所述第一转换输出，其中，所述第一级量化误差在对所述第一积分信号进行数字转换时是固有的。
CN201710407632.3A 2016-06-06 2017-06-02 Δ-σ调制器、模拟-数字转换器和信号转换方法 Active CN107465412B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662346523P 2016-06-06 2016-06-06
US62/346,523 2016-06-06
US15/586,332 2017-05-04
US15/586,332 US10141948B2 (en) 2016-06-06 2017-05-04 Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure

Publications (2)

Publication Number Publication Date
CN107465412A true CN107465412A (zh) 2017-12-12
CN107465412B CN107465412B (zh) 2021-04-02

Family

ID=58873739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710407632.3A Active CN107465412B (zh) 2016-06-06 2017-06-02 Δ-σ调制器、模拟-数字转换器和信号转换方法

Country Status (4)

Country Link
US (1) US10141948B2 (zh)
EP (1) EP3255798B1 (zh)
CN (1) CN107465412B (zh)
TW (1) TWI660588B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890888A (zh) * 2018-09-06 2020-03-17 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10742321B2 (en) * 2016-12-19 2020-08-11 Cable Television Laboratories, Inc. Systems and methods for delta-sigma digitization
US10892774B2 (en) * 2017-09-29 2021-01-12 Nagoya Institute Of Technology Re-quantization device having noise shaping function, signal compression device having noise shaping function, and signal transmission device having noise shaping function
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
US10536161B1 (en) * 2018-10-08 2020-01-14 Analog Devices, Inc. Noise shaping pipeline analog to digital converters
US10666286B1 (en) * 2019-01-31 2020-05-26 Avago Technologies International Sales Pte. Limited Partitioned delta-sigma modulator for high-speed applications
US11038515B2 (en) 2019-05-13 2021-06-15 Analog Devices, Inc. Noise shaping algorithmic analog-to-digital converter
FR3105897B1 (fr) * 2019-12-26 2023-10-27 Thales Sa Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
US11821731B2 (en) * 2020-08-19 2023-11-21 Invensense, Inc. Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope
US11616512B1 (en) * 2022-02-16 2023-03-28 National Cheng Kung University Series-connected delta-sigma modulator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
US20050275571A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a delta sigma ADC circuit
US20080150776A1 (en) * 2006-12-22 2008-06-26 Antonio Digiandomenico Sigma-delta modulators
CN101379709A (zh) * 2006-07-19 2009-03-04 高通股份有限公司 带有偏移量的∑-△调制
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
US6373417B1 (en) * 1999-02-23 2002-04-16 Cirrus Logic, Inc. Digital to analog converter using level and timing control signals to cancel noise
US6407689B1 (en) * 2000-11-01 2002-06-18 Qualcomm, Incorporated Method and apparatus for controlling stages of a multi-stage circuit
FR2826207B1 (fr) * 2001-06-13 2004-12-10 Eads Defence & Security Ntwk Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US20060022854A1 (en) * 2004-07-29 2006-02-02 Johnny Bjornsen Method and apparatus for operating correlator of an ADC circuit
US7545301B2 (en) * 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
JP4237230B2 (ja) * 2007-01-22 2009-03-11 パナソニック株式会社 パルス幅変調方法およびこれを用いたデジタル−アナログ変換器
US7432841B1 (en) * 2007-05-29 2008-10-07 Texas Instruments Incorporated Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US7768433B2 (en) * 2007-07-16 2010-08-03 Qualcomm Incorporated Dynamic slew rate control based on a feedback signal
US7609188B2 (en) * 2007-11-21 2009-10-27 Infineon Technologies Ag Multi-standard analog-to-digital data conversion
EP2611035B1 (en) * 2011-12-29 2014-07-16 ST-Ericsson SA Continuous-time MASH sigma-delta analogue to digital conversion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
US20050275571A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a delta sigma ADC circuit
CN101379709A (zh) * 2006-07-19 2009-03-04 高通股份有限公司 带有偏移量的∑-△调制
US20080150776A1 (en) * 2006-12-22 2008-06-26 Antonio Digiandomenico Sigma-delta modulators
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZAHRA SOHARABI等: "A 13 bit 10MHz bandwidth MASH 3-2ΣΔ modulator in 90nm CMOS", 《INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890888A (zh) * 2018-09-06 2020-03-17 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN110890888B (zh) * 2018-09-06 2023-10-20 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法
CN111697972B (zh) * 2019-03-14 2023-09-15 联发科技股份有限公司 Δ-∑调制器及其调制方法

Also Published As

Publication number Publication date
EP3255798B1 (en) 2021-06-30
US10141948B2 (en) 2018-11-27
CN107465412B (zh) 2021-04-02
TW201743565A (zh) 2017-12-16
EP3255798A1 (en) 2017-12-13
TWI660588B (zh) 2019-05-21
US20170353191A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN107465412A (zh) Δ‑σ调制器、模拟‑数字转换器和信号转换方法
De la Rosa et al. CMOS sigma-delta converters: Practical design guide
de la Rosa Sigma-delta modulators: Tutorial overview, design guide, and state-of-the-art survey
US9231614B2 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
EP3998707A1 (en) Dither injection for continuous-time mash adcs
TWI397266B (zh) 用於σδ轉換器雜訊消除之裝置、系統及方法
US11329660B2 (en) VCO-based continuous-time pipelined ADC
US6147631A (en) Input sampling structure for delta-sigma modulator
US10020818B1 (en) Systems and methods for fast delta sigma modulation using parallel path feedback loops
US6930625B1 (en) Multi-thread parallel processing sigma-delta ADC
CN107689794A (zh) Δ‑σ调制器及用于δ‑σ调制器的方法
JP2001094429A (ja) アナログデジタル混在δς変調器
CN112865751A (zh) 三级级联结构滤波器
Parameswaran et al. A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator
CN112994696A (zh) 一种Sigma-Delta型ADC数字处理装置
Garcia-Sanchez et al. Multirate downsampling hybrid CT/DT cascade sigma-delta modulators
Zhongda et al. Behavioral Modeling of A High-Resolution Sigma-Delta ADC
García-Sánchez et al. Multirate hybrid CT/DT cascade ΣΔ modulators with decreasing OSR of back-end DT stages
Wang et al. 2nd-Order shaping technique of the DAC mismatch error in noise shaping SAR ADCs
Bashir et al. MATLAB/SIMULINK based time-domain behavioral modeling of multibit sigma-delta converters
CN207603618U (zh) 一种基于Sigma Delta Modulator的模数转换器
EP2157700B1 (en) Delta-sigma analog-to-digital converter circuit and method for analog-to-digital converting
CN114679182A (zh) Σ-δ型模数转换器
Gharbiya Architecture Alternatives for Time-interleaved and Input-feedforward Delta-sigma Modulators
Chen et al. Digital Compensated Methodology of a 2-1-1 cascaded continuous time delta-sigma modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant