TW201743565A - Δ-σ調製器、類比-數位轉換器和訊號轉換方法 - Google Patents

Δ-σ調製器、類比-數位轉換器和訊號轉換方法 Download PDF

Info

Publication number
TW201743565A
TW201743565A TW106117259A TW106117259A TW201743565A TW 201743565 A TW201743565 A TW 201743565A TW 106117259 A TW106117259 A TW 106117259A TW 106117259 A TW106117259 A TW 106117259A TW 201743565 A TW201743565 A TW 201743565A
Authority
TW
Taiwan
Prior art keywords
signal
input
digital
adder
output
Prior art date
Application number
TW106117259A
Other languages
English (en)
Other versions
TWI660588B (zh
Inventor
翁展翔
羅天佑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201743565A publication Critical patent/TW201743565A/zh
Application granted granted Critical
Publication of TWI660588B publication Critical patent/TWI660588B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明提供一種Δ-Σ調製器，用於對第一級輸入進行數位轉換。該Δ-Σ調製器包括：第一訊號轉換器、第二訊號轉換器和數位消除邏輯。第一訊號轉換器用於將第一級輸入轉換為第一轉換輸出，以及，對第一級量化誤差進行整形，以產生第二級輸入，其中，第一級輸入和第二級輸入是類比訊號。第二訊號轉換器用於將第二級輸入轉換為第二轉換輸出。數位消除邏輯，用於根據第一轉換輸出和第二轉換輸出產生數位輸出。相應地，還提供了一種類比-數位轉換器和訊號轉換方法。本發明可以減少量化誤差導致的副作用。

Description

Δ-Σ調製器、類比-數位轉換器和訊號轉換方法
本發明通常涉及一種三角積分（delta-sigma，Δ-Σ）調製器（modulator）、類比-數位轉換器（analog-to-digital converter，ADC）和相關聯的訊號轉換方法，更具體地，涉及一種基於多級雜訊整形（multi stage noise shaping，MASH）結構的Δ-Σ調製器、類比-數位轉換器和相關聯的訊號轉換方法。
雖然大多數的環境訊號是類比訊號，但是數位訊號處理（digital signal processing，DSP）具有諸如更精確和更靈活的許多優點，以及，數位訊號處理（DSP）設計已經成為電子系統的主流。因此，如今在許多電子應用中，類比訊號被轉換為數位訊號，以及，類比-數位轉換器（ADC）是必不可少的組件。
數位訊號處理（DSP）系統（特別是通信系統）的精度由其數位輸入訊號的解析度決定，以及，類比-數位轉換器（ADC）的精度尤其重要。由於Δ-Σ型類比-數位轉換器（ADC）的高解析度、高穩定性、低功耗和低成本的特性，因此，Δ-Σ型類比-數位轉換器（ADC）在高解析度類比-數位轉換器（ADC）中越來越受歡迎。
Δ-Σ調製器在Δ-Σ型類比-數位轉換器（ADC）中是最重要的組件，而在Δ-Σ調製器中執行的量化過程會引入量化誤差。該量化誤差是固有的（inherent）且是Δ-Σ型類比-數位轉換器（ADC）的非期望因素。因此，抑制量化誤差導致的副作用對於高速應用特別有吸引力。
有鑑於此，本發明的目的之一在於提供一種Δ-Σ調製器、類比-數位轉換器和訊號轉換方法，以解決上述問題。
第一方面，本發明提供一種Δ-Σ調製器，用於對第一級輸入進行數位轉換。該Δ-Σ調製器包括：第一訊號轉換器、第二訊號轉換器和數位消除邏輯。第一訊號轉換器用於將該第一級輸入轉換為第一轉換輸出，以及，對第一級量化誤差進行整形，以產生第二級輸入，其中，該第一級輸入和該第二級輸入是類比訊號。第二訊號轉換器用於將該第二級輸入轉換為第二轉換輸出。數位消除邏輯耦接於該第一訊號轉換器和該第二訊號轉換器，用於根據該第一轉換輸出和該第二轉換輸出產生數位輸出。
第二方面，本發明提供一種類比-數位轉換器，該類比-數位轉換器包括如上所述的Δ-Σ調製器。
第三方面，本發明還提供一種訊號轉換方法，該訊號轉換方法適用於Δ-Σ調製器，用於對第一級輸入進行數位轉換。該訊號轉換方法包括以下製程：將該第一級輸入轉換為第一轉換輸出；對第一級量化誤差進行整形，以產生第二級輸入，其中，該第一級輸入和該第二級輸入是類比訊號；將該第二級輸入轉換為第二轉換輸出；以及，根據該第一轉換輸出和該第二轉換輸出產生數位輸出。
在上述技術方案中，通過對第一級量化誤差進行整形來產生第二級輸入，Δ-Σ調製器、類比-數位轉換器以及訊號轉換方法能夠減少或抑制量化誤差導致的副作用。
所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後，可以毫無疑義地理解本發明的這些目的及其它目的。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
本發明實施例公開了一種基於多級雜訊整形（MASH）結構的Δ-Σ調製器、類比-數位轉換器（ADC）以及相關聯的訊號轉換方法，以將第一級輸入轉換為數位輸出。類比-數位轉換器（ADC）包括Δ-Σ調製器。通過對不同級之間的量化誤差進行整形（例如，在第8圖和第9圖所示的實施例中，對第一級量化誤差進行整形，以產生第二級輸入；再例如，在第13圖所示的實施例中，對第一級量化誤差進行整形，以產生第二級輸入；以及，對第二級量化誤差進行整形，以產生第三級輸入），該Δ-Σ調製器、該類比-數位轉換器以及該訊號轉換方法能夠減少量化雜訊或失配（mismatch）設計導致的副作用。
第1圖係根據發明示出的一種Δ-Σ型類比-數位轉換器（ΔΣ-ADC）的框圖的示意圖。Δ-Σ型類比-數位轉換器10包括Δ-Σ調製器105和抽取器（decimator）107，抽取器107用於使採樣簡化（sample reduction），以及，抽取器107耦接於Δ-Σ調製器105。抽取器107可以包括抽取濾波器（decimation filter）107a和下採樣器（down-sampler）107b。在一些應用中，Δ-Σ型類比-數位轉換器（ΔΣ-ADC）還可以包括抗混疊濾波器（anti-aliasing filter，AAF）101，抗混疊濾波器（AAF）101耦接於Δ-Σ調製器105。抗混疊濾波器（AAF）101的頻帶限制類比訊號並避免採樣期間的混疊。例如，抗混疊濾波器（AAF）101可以為低通濾波器，在第1圖所示的實施例中，低通濾波器的頻寬為Bw。
首先，Δ-Σ型類比-數位轉換器（ΔΣ-ADC）10的類比原始輸入ua (t)通過抗混疊濾波器（AAF）101。由抗混疊濾波器（AAF）101輸出的抗混疊訊號u(t)被發送給Δ-Σ調製器105。
在調製抗混疊訊號u(t)之後，Δ-Σ調製器105將數位輸出訊號y(n)輸出至抽取器107，以及，抽取器107基於數位輸出訊號y(n)產生數位編碼yd (n)。在抽取器107中，抽取濾波器107a移除數字輸出訊號y(n)的帶外頻譜內容，以及，下採樣器107b根據過取樣速率（oversampling ratio，OSR）將資料速率從取樣速率（fs）降低到奈奎斯特頻率（fN ）。
第2A圖係從離散時間的角度示出的一種單級Δ-Σ調製器的整體結構的示意圖。單級Δ-Σ調製器20包括採樣保持（sample and hold，S/H）電路207、回路濾波器（loop filter）203、量化器（quantizer）205和加法器（summer）201。回路濾波器203是離散時間回路濾波器，其傳遞函數可表示為H(z)。
採樣保持（S/H）電路207在接收到輸入訊號u(t)之後，對輸入訊號u(t)進行採樣和保持，並將輸入訊號u(t)相應地轉換為類比訊號u(n)，其中，類比訊號u(n)是幅度連續而時間離散的訊號。然後，類比訊號u(n)被傳送至加法器201，以及，單級Δ-Σ調製器20進一步數位化該類比訊號u(n)並輸出數位輸出y(n)。
在單級Δ-Σ調製器20中，加法器201的輸出可以看作是三角訊號（delta signal）s(n)，以及，回路濾波器203的輸出可以看作是積分訊號（sigma signal）x(n)。在第2A圖中，加法器201將類比訊號u(n)減去數位輸出y(n)，以獲得三角訊號s(n)。回路濾波器203接收三角訊號s(n)並對三角訊號s(n)進行濾波，以產生積分訊號x(n)。量化器205對積分訊號x(n)進行數位轉換（quantize），並產生數位輸出y(n)。因為基於回饋（回路）的設計，所以流程被遞迴執行。
在本發明中，加法器可以執行求和操作或減法操作。應該注意的是，加法器是執行求和操作還是執行減法操作是隨訊號的相位變化的。求和操作意味著第一訊號和第二訊號被直接相加以產生第三訊號。減法操作意味著第一訊號首先被反相，然後將被反相的第一訊號與第二訊號相加以產生第三訊號。關於加法器的求和/減法操作的以下說明僅用於說明目的而不是限制。
第2A圖的右上角示出了量化器205的一種線性模型。基本上，量化器205可以看作是加法器205a，加法器205a的兩個輸入分別來自回路濾波器203的輸出和量化誤差（量化雜訊）e(n)。量化誤差e(n)是量化過程中引入的誤差，其在量化器205的量化操作中是固有的（is inherent）。通常，量化器205的量化誤差e(n)被認為呈白色雜訊分佈。
在第2A圖中，輸入訊號u(t)可以用拉普拉斯變換（Laplace-transform）表示，以及，類比訊號u(n)、量化誤差e(n)和數位輸出y(n)可以用z變換表示。拉普拉斯變換和Z變換廣泛應用於數位訊號處理（DSP）中，分別用於將連續時間訊號和離散時間訊號轉換為複頻域表示。
第2B圖示出了第2A圖中的單級Δ-Σ調製器的一種線性模型的示意圖。在第2B圖中，功能模組（functional block）21b對應（correspond to）訊號傳遞函數STF(z)，而另一功能模組21a對應雜訊傳遞函數NTF(z)。
這些功能模組21a、21b是由第2A圖中基於回饋（回路）的結構確定的，以及，回路濾波器203的傳遞函數為H(z)。單級Δ-Σ調製器21的訊號傳遞函數STF(z)可以由式（1）給出。
STF(z)=H(z)/(1+H(z)) (1)
與單級Δ-Σ調製器21的量化誤差E(z)對應的雜訊傳遞函數NTF(z)可以由式（2）給出。
NTF(z)=1/(1+H(z)) (2)
單級Δ-Σ調製器21可以被描述為雙輸入線性系統，例如，E(z)可以看作是其中一個輸入，U(s)可以看作是另一個輸入，U(s)被採樣保持電路207處理後產生U(z)，該雙輸入線性系統具有雜訊（量化誤差）傳遞函數NTF(z)和訊號傳遞函數STF(z)，其中，功能模組21a和功能模組21b分別對E(z)和U(z)進行處理，處理後的訊號被加法器21c求和，因此，離散時間的數位輸出Y(z)可以由式（3）給出。
Y(z)=STF(z) U(z)+NTF(z) E(z) (3)
第3A圖係從連續時間的角度示出的一種單級Δ-Σ調製器的整體結構的示意圖。單級Δ-Σ調製器30包括回路濾波器303、採樣保持（S/H）電路307、量化器305和加法器301。與第2A圖所示實施例的主要區別是：採樣保持（S/H）電路307耦接在回路濾波器303和量化器305之間，而不係耦接於加法器301。回路濾波器303係連續時間回路濾波器，其傳遞函數為H(s)。
加法器301接收輸入訊號u(t)和單級Δ-Σ調製器30的數位輸出y(n)。加法器301的輸出（即s(t)）可以看作是三角訊號s(t)，以及，回路濾波器303的輸出（即x(t)）可以看作是是積分訊號x(t)。在第3A圖中，加法器301將輸入訊號u(t)減去數位輸出y(n)，以獲得三角訊號s(t)。回路濾波器303接收三角訊號s(t)並對三角訊號s(t)進行濾波，以產生積分訊號x(t)。
採樣保持（S/H）電路307以採樣頻率fs對連續時間的積分訊號x(t)進行採樣並保持，且產生離散時間的積分訊號x(n)。然後，離散格式的積分訊號x(n)被傳送至量化器305。之後，量化器305對積分訊號x(n)進行量化並產生數位輸出y(n)。因為基於反饋回路的設計，所以流程被遞迴地執行。
由於第2A圖和第3A圖中的採樣保持（S/H）電路207、307的位置是不同的，因此，加法器201、301，回路濾波器203、303，採樣保持（S/H）電路207、307的輸入和輸出也是不同的。另一方面，第2A圖中的量化器205的操作和第3A圖中的量化器305的操作基本類似。也就是說，量化器205、305均接收離散時間的積分訊號x(n)，並產生離散時間的數位輸出y(n)。因此，量化器305的線性模型與第2A圖中的線性模型相同，即量化器305可以看作是加法器305a。類似地，在第3A圖中，可以通過拉普拉斯變換和Z變換來轉換訊號和傳遞函數。
第3B圖示出了第3A圖中的單級Δ-Σ調製器的一種線性模型的示意圖。在式（4）中，積分訊號X(s)可以由訊號傳遞函數STF(s)和輸入訊號U(s)表示。由於採樣保持（S/H）電路31d將連續時間特性轉換為離散時間特性，因此，採樣保持（S/H）電路31d的輸出可以由式（5）來表示，式（5）可以直接由式（4）用z變換表示。
X(s)=STF(s) U(s) （4）
X(z)=STF(z) U(z) （5）
雜訊傳遞函數NTF(z)和訊號傳遞函數STF(s)被表示在功能模組31a、31b中。功能模組31a、31b是由第3A圖中基於回饋的設計和回路濾波器303的傳遞函數H(s)來確定的。單級Δ-Σ調製器31的訊號傳遞函數STF(s)可以由下式給出。
STF(s)=H(s)/(1+H(s)) （6）
單級Δ-Σ調製器31的雜訊傳遞函數NTF(z)可以由式（7）給出。在式（7）中，可以通過將s域表示的傳遞函數H(s)變換為z域表示來獲得傳遞函數H(z)。
NTF(z)=1/(1+H(z)) （7）
類似地，單級Δ-Σ調製器可以被描述為雙輸入線性系統，該雙輸入線性系統具有雜訊傳遞函數NTF(z)和訊號傳遞函數STF(z)，功能模組31a和功能模組31b分別對E(z)和U(z)進行處理，處理後的訊號被加法器31c求和，以及，Δ-Σ調製器的數位輸出可以由式（8）給出。
Y(z)=STF(s) U(z)+NTF(z) E(z) （8）
如上所述，式（3）和式（8）分別對應于單級Δ-Σ調製器基於離散時間和連續時間的數位輸出Y(z)。基於式（3）和式（8），可以得出結論，第2A圖、第2B圖中的單級Δ-Σ調製器如何對輸入訊號u(t)進行數位轉換並產生數位輸出y(n)的方式與第3A圖、第3B圖中的單級Δ-Σ調製器的方法基本上是相同的。因此，Δ-Σ調製器可以被設計在離散時間和/或連續時間中。
根據本公開實施例，可以基於多級雜訊整形（MASH）結構來實現Δ-Σ調製器。基於多級雜訊整形（MASH）結構的Δ-Σ調製器具有固有穩定性、高動態範圍和高超載輸入電平的優點。基於多級雜訊整形（MASH）結構的Δ-Σ調製器與單級Δ-Σ調製器類似，可以被設計在離散時間和/或連續時間中。第4圖、第5A圖、第5B圖對應於基於離散時間的角度所設計的基於多級雜訊整形（MASH）結構的Δ-Σ調製器，以及，第6圖、第7A圖、第7B圖對應於基於連續時間的角度所設計的基於多級雜訊整形（MASH）結構的Δ-Σ調製器。
第4圖係根據本發明實施例示出的一種Δ-Σ調製器的示意圖。Δ-Σ調製器40包括第一訊號轉換器（signal converter）41、第二訊號轉換器43和數位消除邏輯（digital cancellation logic）45。基於多級雜訊整形（MASH）結構的Δ-Σ調製器40將連續時間的第一級輸入U1 (s)數位轉換為離散時間的數位輸出Dout (z)。
第一訊號轉換器41包括採樣保持（S/H）電路414、第一輸入加法器411、第一回路濾波器412和雜訊整形量化器413。舉例來說，雜訊整形量化器413可以是雜訊形逐次逼近寄存器（noise shaped successive approximation register，NS-SAR），雜訊整形量化器413包括第一量化器413a。
第二訊號轉換器43包括第二輸入加法器431、第二回路濾波器432和第二量化器433。在第4圖中，假設第二訊號轉換器43是單級Δ-Σ調製器。然而，第二訊號轉換器也可以是流水線型（pipeline-based）類比-數位轉換器（ADC）、逐次逼近寄存器（successive approximation register，SAR）、雜訊形逐次逼近寄存器（NS-SAR）或雜訊整形類比-數位轉換器（ADC）等。
數位消除邏輯45進一步包括數位消除濾波器（digital cancellation filter）451、453和輸出加法器455。數位消除濾波器451、453可以是片上濾波器，該片上濾波器用於衰減在感興趣頻帶之外的訊號和雜訊。第一回路濾波器412和第二回路濾波器432是類比回路濾波器，以及，數位消除濾波器451、453是數位濾波器。
Δ-Σ調製器40可以被分離成上路徑和下路徑。上路徑包括第一訊號轉換器41、數位消除濾波器451和輸出加法器455。下路徑包括第二訊號轉換器43和數位消除濾波器453。
第5A圖和第5B圖示出了第4圖中基於多級雜訊整形（MASH）結構的Δ-Σ調製器的訊號轉換方法的流程圖。Δ-Σ調製器40的操作包括三部分：（1）、第一訊號轉換器41對連續時間的第一級輸入U1 (s)執行第一級調製（製程S41）；（2）、第二訊號轉換器43對離散時間的第二級輸入U2 (z)執行第二級調製（製程S43）；（3）、數位消除邏輯45執行數位消除操作，以產生離散時間的數位輸出Dout (z)（製程S45）。
採樣保持（S/H）電路414在接收到連續時間的第一級輸入U1 (s)之後（製程S41a），對該連續時間的第一級輸入U1 (s)進行採樣並保持，且產生離散時間的第一級輸入U1 (z)（製程S41b）。第一輸入加法器411接收該離散時間的第一級輸入U1 (z)。然後，第一輸入加法器411將離散時間的第一級輸入U1 (z)減去離散時間的第一轉換輸出V1 (z)，以產生離散時間的第一三角訊號V1d (z)（製程S41c）。第一回路濾波器412對離散時間的第一三角訊號V1d (z)進行濾波，以產生離散時間的第一積分訊號V1e (z)（製程S41d）。此外，雜訊整形量化器413對離散時間的第一積分訊號V1e (z)進行數位轉換，以產生離散時間的第一轉換輸出V1 (z)（製程S41e）；以及，雜訊整形量化器413對離散時間的第一級量化誤差E1 (z)進行整形，以產生離散時間的第二級輸入U2 (z)（製程S41f）。通過對離散時間的第一級量化誤差E1 (z)進行整形，雜訊整形量化器413能夠抑制和/或減少離散時間的第一級量化誤差E1 (z)。離散時間的第一轉換輸出V1 (z)被傳送至數位消除邏輯45，以及，離散時間的第二級輸入U2 (z)被傳送至第二訊號轉換器43。
或者說，離散時間的第一級量化誤差E1 (z)由雜訊整形量化器413進行整形，以產生離散時間的第二級輸入U2 (z)，即U2 (z)=NTFx (z)·E1 (z)。在產生離散時間的第二級輸入U2 (z)之後，該離散時間的第二級輸入U2 (z)被注入到第二訊號轉換器43。稍後將說明產生離散時間的第二級輸入U2 (z)的細節。
在下路徑中，第二輸入加法器431將離散時間的第二級輸入U2 (z)減去離散時間的第二轉換輸出V2 (z)，以產生離散時間的第二三角訊號V2d (z)（製程S43a）。然後，第二回路濾波器432對離散時間的第二三角訊號V2d (z)進行濾波，以產生離散時間的第二積分訊號V2e (z)（製程S43b）。第二量化器433對該離散時間的第二積分訊號V2e (z)進行數位轉換，以產生離散時間的第二轉換輸出V2 (z)（製程S43c）。
數位消除濾波器451接收離散時間的第一轉換輸出V1 (z)並對該離散時間的第一轉換輸出V1 (z)進行濾波，以產生離散時間的第一級輸出D1 (z)（製程S45a）。數位消除濾波器453接收離散時間的第二轉換輸出V2 (z)並對該離散時間的第二轉換輸出V2 (z)進行濾波，以產生離散時間的第二級輸出D2 (z)（製程S45b）。然後，輸出加法器455將離散時間的第一級輸出D1 (z)減去離散時間的第二級輸出D2 (z)，以產生離散時間的數位輸出Dout (z)（製程S45c）。
第一回路濾波器412的傳遞函數可表示為H1 (z)，以及，離散時間的第一級量化誤差E1 (z)在第一量化器413a的量化操作中是固有的。
離散時間的雜訊整形量化誤差ENTF1 (z)用來表示離散時間的第一級量化誤差E1 (z)被整形後的誤差，即ENTF1 (z)=NTFx (z)·E1 (z)，NTFx (z)為雜訊整形量化器的雜訊整形傳遞函數。通過將第2B圖中離散時間的量化誤差E(z)替換為離散時間的雜訊整形量化誤差ENTF1 (z)，可以相應地獲得第一訊號轉換器41的線性模型，其中，第一訊號轉換器41的線性模型與第2B圖中的線性模型類似。第一訊號轉換器41的操作的Z域表示可以被定義為以下表示。
V1 (z)=STFstage1 (z) U1 (z)+NTFstage1 (z) ENTF1 (z) =STFstage1 (z) U1 (z)+NTFstage1 (z) (NTFx (z) E1 (z)) (9)
離散時間的第一級輸入U1 (z)與第一級訊號傳遞函數STFstage1 (z)相關聯。離散時間的第一級量化誤差E1 (z)與第一級雜訊傳遞函數NTFstage1 (z)和雜訊整形傳遞函數NTFx (z)相關聯。
通過將第2B圖中的離散時間的量化誤差E(z)替換為離散時間的第二級量化誤差E2 (z)，可以相應地獲得第二訊號轉換器43的線性模型，其中，第二訊號轉換器43的線性模型與第2B圖中的線性模型類似。第二訊號轉換器43的操作的Z域表示可以表示如下。
V2 (z)=STFstage2 (z)·U2 (z)+NTFstage2 (z)·E2 (z) （10）
離散時間的第二級輸入U2 (z)與第二級訊號傳遞函數STFstage2 (z)相關聯。離散時間的第二級量化誤差與第二級雜訊傳遞函數NTFstage2 相關聯。
根據式（10）等號右邊的成員，離散時間的第二轉換輸出V2 (z)中與雜訊相關聯的項（即NTFstage2 (z)·E2 (z)）表示離散時間的第二級量化誤差E2 (z)僅受第二級雜訊傳遞函數NTFstage2 (z)的影響。而根據式（9）等號右邊的成員，NTFstage1 (z) NTFx (z) E1 (z)表示離散時間的第一級量化誤差E1 (z)同時受第一級雜訊傳遞函數NTFstage1 (z)和附加的雜訊整形傳遞函數NTFx (z)的影響。
對於第一訊號轉換器41，可以基於第一回路濾波器412的傳遞函數（即H1 (z)）來表示第一級訊號傳遞函數STFstage1 (z)和第一級雜訊傳遞函數NTFstage1 (z)。第一級訊號傳遞函數STFstage1 (z)可由式（11）給出，第一級雜訊傳遞函數NTFstage1 (z)可由式（12）給出。
STFstage1 (z)=H1 (z)/（1+H1 (z) （11）
NTFstage1 (z)=1/（1+H1 (z) （12）
對於第二訊號轉換器43，可以基於第二回路濾波器432的傳遞函數（即H2 (z)）來表示第二級訊號傳遞函數STFstage2 (z)和第二級雜訊傳遞函數NTFstage2 (z)。第二級訊號傳遞函數STFstage2 (z)可以表示為式（13），以及，第二級雜訊傳遞函數NTFstage2 (z)可以表示為式（14）。
STFstage2 (z)=H2 (z)/（1+H2 (z) （13）
NTFstage2 (z)=1/（1+H2 (z)） （14）
在以下描述中，上方標有抑揚符號（circumflex）的傳遞函數表示該傳遞函數所對應的組件是基於數字的設計。舉例來說，上方標有抑揚符號的第二級訊號傳遞函數ST̂Fstage2 (z)表示數位消除濾波器451的傳遞函數，以及，上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 (z)表示數字消除濾波器453的傳遞函數。
根據離散時間的第一轉換輸出V1 (z)（如式（9）所示）和數字消除濾波器451的傳遞函數（即，上方標有抑揚符號的第二級訊號傳遞函數ST̂Fstage2 (z)），數位消除濾波器451所產生的離散時間的第一級輸出D1 (z)可由式（15）表示。
D1 (z)=V1 (z) ST̂Fstage2 (z) =(STFstage1 (z) U1 (z)+NTFstage1 (z) NTFx (z) E1 (z)) ST̂Fstage2 (z) (15)
類似地，在下路徑中，根據第二轉換輸出V2 (z)（如式（10）所示）和數字消除濾波器453的傳遞函數（即，上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 (z)），數位消除濾波器453所產生的第二級輸出D2 (z)可由式（16）表示。
D2 (z)=V2 (z)·NT̂Fstage1 (z) =(STFstage2 (z) NTFx E1 (z)+NTFstage2 (z) E2 (z)) NT̂Fstage1 (z) （16）
簡而言之，基於多級雜訊整形（MASH）結構的Δ-Σ調製器能夠消除和整形離散時間的第一級量化誤差E1 (z)。通過將離散時間的第一級輸出D1 (z)減去離散時間的第二級輸出D2 (z)，可以獲得基於多級雜訊整形（MASH）結構的Δ-Σ調製器的數位輸出Dout (z)，即Dout (z)=D1 (z)-D2 (z)。基本上，離散時間的數位輸出Dout (z)可以通過對離散時間的第一級輸出D1 (z)和離散時間的第二級輸出D2 (z)求和或求差值來產生。離散時間的第二級輸出D2 (z)的訊號相位和離散時間的第一級輸出D1 (z)的訊號相位共同確定輸出加法器455是執行加法操作還是執行減法操作。式（15）中的離散時間的第一級輸出D1 (z)和式（16）中的離散時間的第二級輸出D2 (z)可以用來替代式（17）中的D1 (z)和D2 (z)。
Dout (z)=D1 (z)-D2 (z) =(STFstage1 (z) U1 (z)+NTFstage1 (z) NTFx (z) E1 (z)) ST̂Fstage2 (z)-(STFstage2 (z) NTFx (z) E1 (z)+NTFstage2 (z) E2 (z)) NT̂Fstage1 (z) =STFstage1 (z) U1 (z) ST̂Fstage2 (z)+NTFstage1 (z) E1 (z) NTFx (z) ST̂Fstage2 (z)-STFstage2 (z) E1 (z) NTFx (z) NT̂Fstage1 (z)-NTFstage2 (z) E2 (z) NT̂Fstage1 (z) =(STFstage1 (z) ST̂Fstage2 (z)) U1 (z)+(NTFstage1 (z) ST̂Fstage2 (z)-STFstage2 (z) NT̂Fstage1 (z)) NTFx (z) E1 (z)+(NT̂Fstage1 (z) NTFstage2 (z)) E2 (z) （17）
根據式（17）等號右邊的成員，離散時間的輸出訊號Dout (z)包括三個項，以及，這三個項中的每一個與不同的訊號相關聯。基本上，式（17）中的第一項，STFstage1 (z) ST̂Fstage2 (z)） U1 (z)可表示離散時間的第一級輸入U1 (z)與第一級訊號傳遞函數STFstage1 (z)以及上方標有抑揚符號的第二級訊號傳遞函數ST̂Fstage2 (z)相關聯。式（17）中的第二項NTFstage1 (z) ST̂Fstage2 (z)-STFstage2 (z) NT̂Fstage1 (z)) NTFx (z) E1 (z)表示離散時間的第一級量化誤差E1 (z)與第一級雜訊傳遞函數NTFstage1 (z)、上方標有抑揚符號的第二級雜訊傳遞函數ST̂Fstage2 (z)、第二級訊號傳遞函數STFstage2 (z)、上方標有抑揚符號的第一級雜訊傳遞函數NT̂F1 (z)以及雜訊整形傳遞函數NTFx (z)相關聯。式（17）中的第三項(NT̂Fstage1 (z) NTFstage2 (z)) E2 (z)表示離散時間的第二級量化誤差E2 (z)與上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 (z)以及第二級雜訊傳遞函數NTFstage2 (z)相關聯。
因此，第一訊號轉換器41和數字消除濾波器451的設計共同影響連續時間的第一級輸入U1 (s)，第一訊號轉換器41、數字消除濾波器451、第二訊號轉換器43、數字消除濾波器453和雜訊整形量化器413的設計共同影響離散時間的第一級量化誤差E1 (z)，以及，數位消除濾波器453和第二訊號轉換器43的設計共同影響離散時間的第二級量化誤差E2 (z)。
在式（17）的這三個項中，僅第一項是Δ-Σ調製器40的期望效應，而其餘項對應於Δ-Σ調製器40的固有的但不期望的副效應。由於離散時間的第二級量化誤差E2 (z)比離散時間的第一級量化誤差E1 (z)相對小得多，因此，Δ-Σ調製器40的品質主要由式（17）中的第二項的大小決定。
根據式（17），可以將第二項的括弧中的參數定義為離散時間的殘餘誤差（residue error）Δ(z)。即Δ(z)=(NTFstage1 (z) ST̂Fstage2 (z)-NT̂Fstage1 (z) STFstage2 (z))。因此，式（17）可以進一步表示為式（18）。
Dout (z)=STFstage1 (z) ST̂Fstage2 (z)·U1 (z)+Δ(z) NTFx (z) E1 (z)+NT̂Fstage1 (z) NTFstage2 (z) E2 (z) （18）
在某些情況下，殘餘誤差Δ(z)可以表示第一級雜訊傳遞函數NTFstage1 (z)與數字消除濾波器453的傳遞函數NT̂Fstage1 (z)之間的相似度，以及，數位消除濾波器451的傳遞函數ST̂Fstage2 (z)和第二級訊號傳遞函數STFstage2 (z)之間的相似度。若上方標有抑揚符號的第二級訊號傳遞函數ST̂Fstage2 (z)（由數位消除濾波器451提供）等於第二級訊號傳遞函數STFstage2 (z)，以及，上方標有抑揚符號的第一級雜訊傳遞函數NT̂F1 (z)（由數位消除濾波器453提供）等於第一級雜訊傳遞函數NTFstage1 (z)，則殘餘誤差Δ(z)可以最小化為0。也就是說，若ST̂Fstage2 (z)=STFstage2 (z)，以及，NT̂Fstage1 (z)=NTFstage1 (z)，則殘餘誤差Δ(z)可以最小化為0。換句話說，若能夠實現數位消除濾波器451、453，以及，第一回路濾波器412和第二回路濾波器432相關聯的類比傳遞函數之間的完美匹配，則殘餘誤差Δ(z)可等於“0”。
或者說，如果我們能夠精確地知道第一級雜訊傳遞函數NTFstage1 (z)和第二級訊號傳遞函數STFstage2 (z)，則可以容易地確定數位消除濾波器451、453的設計。然而，在實踐中，由於第一級雜訊傳遞函數NTFstage1 (z)是感測組件的函數，以及，第二級訊號傳遞函數STFstage2 (z)是類比電子的函數，因此，不可能精確地建模這兩個傳遞函數。感測組件和類比電子都受到製造公差及其缺陷的制約。因此，可能會出現數位消除濾波器的傳遞函數（ST̂Fstage2 (z)和NT̂Fstage1 (z)）與類比組件的傳遞函數（STFstage2 (z)和NTFstage1 (z)）之間的失配，而該失配降低了調製器的性能。
若離散時間的殘餘誤差Δ(z)不等於“0”，則存在類比組件與數位消除濾波器之間的路徑失配，而該路徑失配可能會導致嚴重的性能退化。該路徑失配會導致離散時間的第一級量化誤差E1 (z)的洩漏，以及，會降低調製器性能。
根據式（17）中等號右邊成員的第二項，雜訊整形傳遞函數NTFx (z)能夠在低頻帶中抑制離散時間的殘餘誤差Δ(z)和離散時間的第一級量化誤差E1 (z)，即（Δ(z)·E1 (z)）。因此，由離散時間的殘餘誤差Δ(z)（失配度）導致的副作用減小。
第6圖係根據本發明另一實施例示出的一種Δ-Σ調製器的示意圖。Δ-Σ調製器50包括第一訊號轉換器51、第二訊號轉換器53和數位消除邏輯55。基於多級雜訊整形（MASH）結構的Δ-Σ調製器50將第一級輸入U1 (s)數位轉換為數位輸出Dout (z)。
第一訊號轉換器51包括第一輸入加法器511、第一回路濾波器512、第一採樣保持（S/H）電路514和雜訊整形量化器513。舉例來說，雜訊整形量化器513可以是雜訊整形逐次逼近寄存器（NS-SAR）。
第二訊號轉換器53包括第二輸入加法器531、第二回路濾波器532、第二採樣保持（S/H）電路534和第二量化器533。在第6圖中，假定第二訊號轉換器53為單級Δ-Σ調製器。然而，第二訊號轉換器53也可以是流水線型類比-數位轉換器（ADC）、逐次逼近寄存器（SAR）、雜訊整形逐次逼近寄存器（NS-SAR）或雜訊整形類比-數位轉換器（ADC）等。
數位消除邏輯55還包括數位消除濾波器551、553和輸出加法器555。第一回路濾波器512和第二回路濾波器532是類比回路濾波器，以及，數位消除濾波器551、553是數位濾波器。
Δ-Σ調製器50可以被分離成上路徑和下路徑。上路徑包括第一訊號轉換器51、數位消除濾波器551和輸出加法器555。下路徑包括第二訊號轉換器53和數位消除濾波器553。數位消除邏輯55中的數位消除濾波器551、553可以是片上濾波器，用於衰減感興趣頻帶外的訊號和雜訊。
第7A圖和第7B圖示出了第6圖中基於多級雜訊整形（MASH）結構的Δ-Σ調製器的訊號轉換方法的流程圖。Δ-Σ調製器50的操作包括三部分：（1）、第一訊號轉換器51對連續時間的第一級輸入U1 (s)執行第一級調製（製程S51）；（2）、第二訊號轉換器53對連續時間的第二級輸入U2 (s)執行第二級調製（製程S53）；（3）、數位消除邏輯執行數位消除操作，以產生離散時間的數位輸出Dout (z)（製程S55）。
首先，第一輸入加法器511接收連續時間的第一級輸入U1 (s)（製程S51a）。然後，第一輸入加法器511將連續時間的第一級輸入U1 (s)減去離散時間的第一轉換輸出V1 (z)，以產生連續時間的第一三角訊號V1d (s)（製程S51b）。第一回路濾波器512對連續時間的第一三角訊號V1d (s)進行濾波，以產生連續時間的第一積分訊號V1e (s)（製程S51c）。
第一採樣保持（S/H）電路513b在接收到連續時間的第一積分訊號V1e (s)之後，對該連續時間的第一積分訊號V1e (s)進行採樣並保持，並因此產生離散時間的第一積分訊號V1e (z)（製程S51d）。此外，雜訊整形量化器513對離散時間的第一積分訊號V1e (z)進行數位轉換，以產生第一轉換輸出V1 (z)（製程S51e），以及，雜訊整形量化器513對離散時間的第一級量化誤差E1 (z)進行整形，以產生連續時間的第二級輸入U2 (s)（製程S51f）。通過對離散時間的第一級量化誤差E1 (z)進行整形，雜訊整形量化器513可以抑制和/或減小離散時間的第一級量化誤差E1 (z)。離散時間的第一轉換輸出V1 (z)被傳送至數位消除邏輯55，以及，連續時間的第二級輸入U2 (s)被傳送至第二訊號轉換器53。
或者說，離散時間的第一級量化誤差E1 (z)被雜訊整形量化器513整形，以產生連續時間的第二級輸入U2 (s)。在產生第二級輸入U2 (s)之後，連續時間的第二級輸入U2 (s)被注入到第二訊號轉換器53。後續將示出關於連續時間的第二級輸入U2 (s)的產生的細節。
在下路徑中，首先，第二輸入加法器531從第一訊號轉換器51接收連續時間的第二級輸入U2 (s)。第二輸入加法器531將連續時間的第二級輸入U2 (s)減去離散時間的第二轉換輸出V2 (z)，以產生連續時間的第二三角訊號V2d (s)（製程S53a）。然後，第二回路濾波器532對連續時間的第二三角訊號V2d (s)進行濾波，以產生連續時間的第二積分訊號V2e (s)（製程S53b）。
第二採樣保持（S/H）電路534在接收到連續時間的第二積分訊號V2e (s)之後，對連續時間的第二積分訊號V2e (s)進行採樣並保持，且產生離散時間的第二積分訊號V2e (z)（製程S53c）。然後，第二量化器533對離散時間的第二積分訊號V2e (z)進行數位轉換，以產生離散時間的第二轉換輸出V2 (z)（製程S53d）。
數位消除濾波器551、553的操作類似於數位消除濾波器451、453的操作。因此，製程S55a、S55b、S55c與製程S45a、45b、S45c相同。數位消除濾波器551接收離散時間的第一轉換輸出V1 (z)並對該離散時間的第一轉換輸出V1 (z)進行濾波，以產生離散時間的第一級輸出D1 (z)（製程S55a）。數位消除濾波器553接收離散時間的第二轉換輸出V2 (z)並對該離散時間的第二轉換輸出V2 (z)進行濾波，以產生離散時間的第二級輸出D2 (z)（製程S55b）。然後，輸出加法器555將離散時間的第一級輸出D1 (z)減去離散時間的第二級輸出D2 (z)，以產生離散時間的數位輸出Dout (z)（製程S55c）。
第4圖中的Δ-Σ調製器40和第6圖中的Δ-Σ調製器50高度相似，除採樣保持（S/H）電路的位置不同之外。採樣保持（S/H）電路的位置與何時將訊號從連續時間變換到離散時間有關，以及，Δ-Σ調製器40、50的操作大致相似。因此，第4圖中的第一轉換器41、第二轉換器43和數位消除邏輯45的傳遞函數可適用於第6圖中的第一轉換器51、第二轉換器53和數位消除邏輯55。因此，式（9）、式（10）、式（15）、式（16）、式（18）可分別用於表示離散時間的第一轉換輸出V1 (z)、離散時間的第一轉換輸出V2 (z)、離散時間的第一級輸出D1 (z)、離散時間的第二級輸出D2 (z)和離散時間的數位輸出Dout (z)。
以下實施例將示出所提供的雜訊整形傳遞函數NTFx ，以確保Δ-Σ調製器對路徑失配的敏感性較小。基於全面的透視圖角度來說明第8圖至第11圖，以及，第13圖所示的實施例。也就是說，第8圖至第11圖，以及，第13圖可以在連續時間和/或離散時間的情況下實現，因此，為簡潔起見，第8圖至第11圖，以及，第13圖中均不示出採樣保持（S/H）電路。在以下實施例中，一旦通過整形離散時間的第一級量化誤差E1 (z)，產生第二訊號轉換器的輸入（即，第二級輸入U2 ），則可以減輕對高精度路徑匹配的需要。在本發明實施例中，第一級輸入和第二級輸入為類比訊號。
根據本發明實施例，第一級量化誤差E1 不是直接被傳送至第二訊號轉換器43，而是先被整形。第一訊號轉換器41的實際實現（例如，第一訊號轉換器41的內部組件和連接）以及如何整形第一級量化誤差E1 不受限制。下面示出了幾個實施例。
第8圖係根據本發明另一實施例示出的一種Δ-Σ調製器的示意圖。Δ-Σ調製器60包括第一訊號轉換器61、第二訊號轉換器63和數位消除邏輯65。第一級量化誤差E1 和第二級量化誤差E2 分別在第一量化器613d和第二量化器633的量化操作中是固有的。在第8圖中，假定第一量化器613d和第二量化器633的傳遞函數為“1”。
本發明實施例示出第一訊號轉換器61中各組件的內部連接和功能。第一訊號轉換器61包括輸入加法器611、第一回路濾波器612和雜訊整形量化器613，雜訊整形量化器613進一步包括第一內部加法器613a、雜訊整形濾波器613b、第二內部加法器613c和第一量化器613d。
第一回路濾波器612耦接於第一輸入加法器611。第一輸入加法器611將第一級輸入U1 減去第一轉換輸出V1 ，以產生第一三角訊號V1d 。然後，第一回路濾波器612對第一級輸入V1d 進行濾波，以產生第一積分訊號V1e 。
第一內部加法器613a耦接於第一回路濾波器612和數位消除邏輯65。第一內部加法器613a從第一回路濾波器612接收到第一積分訊號V1e 之後，將第一轉換輸出V1 和第一積分訊號V1e 求和，以產生第一內部求和訊號V1f 。
雜訊整形濾波器613b耦接於第一內部加法器613a和第二訊號轉換器63。雜訊整形濾波器613b接收第一內部求和訊號V1f ，並對第一內部求和訊號V1f 進行濾波。然後，雜訊整形濾波器613b產生雜訊整形訊號V1g 。
第二內部加法器613c耦接於第一回路濾波器612、雜訊整形濾波器613b和第一內部加法器613a。第二內部加法器613c分別從雜訊整形濾波器613b和第一回路濾波器612接收雜訊整形訊號V1g 和第一積分訊號V1e 。第二內部加法器613c將雜訊整形訊號V1g 和第一積分訊號V1e 求和，以產生第二內部求和訊號V1h 。
第一量化器613d耦接於第一輸入加法器611、第一內部加法器613a、第二內部加法器613c和數位消除邏輯65。第一量化器613d對第二內部求和訊號V1h 進行數位轉換，以產生第一轉換器輸出V1 。
當第一量化器613d對第二內部求和訊號V1h 進行數位轉換時，雜訊整形量化器613對第一量化器613d固有的第一級量化誤差E1 進行整形，以及，第一內部加法器613a輸出第二級輸入U2 。雜訊整形傳遞函數NTFx 是由第一內部加法器613a、雜訊整形濾波器613b、第二內部加法器613c和第一量化器613d共同執行的。
第一轉換輸出V1 可以表示為式（19）。
V1 =V1e +NTFx E1 （19）
如第8圖所示，第一內部求和訊號V1f 被進一步用作第二級輸入U2 。基於式（19）中的第一轉換輸出V1 ，第一內部加法器613a的操作可以由式（20）表示。根據式（20），本實施例中的第一級量化誤差E1 不僅被雜訊整形傳遞函數NTFx 整形，而且還被反相（inversed），以產生第二級輸入U2 。
U2 =V1e –V1 =V1e – (V1e+ NTFx E1 )= –NTFx E1 （20）
第二訊號轉換器63包括第二輸入加法器631、第二回路濾波器632和第二量化器633。第二輸入加法器631耦接於數位消除邏輯65和第一訊號轉換器61。第二回路濾波器632和第二量化器633耦接於第二輸入加法器531。第二量化器633還耦接於數位消除邏輯65。
在第二訊號轉換器63中，第二輸入加法器631從雜訊整形量化器613處接收第二級輸入U2 ，並從第二量化器633處接收第二轉換輸出V2 。因此，第二輸入加法器631產生第二三角訊號V2d ，即V2d =U2 -V2 。第二回路濾波器632在接收到第二三角訊號V2d 之後，對第二三角訊號V2d 進行濾波，以產生第二積分訊號V2e 。第二量化器633對第二積分訊號V2e 進行數位轉換，以產生第二轉換輸出V2 。
數位消除邏輯65包括數位消除濾波器651、653和輸出加法器655。數位消除邏輯器65的操作類似於第4圖和第6圖中的數位消除邏輯45、55。因此，為了簡潔起見，此處省略數位消除邏輯65的細節描述。
如上所述，Δ-Σ調製器60可以實現在連續時間和/或離散時間的場景下。根據實現類型的場景，至少一個採樣保持（S/H）電路可被插入在Δ-Σ調製器60的不同位置中，詳情可參考第4圖和第6圖以及第4圖和第6圖有關的實施例描述，為簡潔起見，此處不再贅述。
在Δ-Σ調製器60被設計在離散時間中的情況下，採樣保持（S/H）電路（未示出）耦接於第一輸入加法器611。採樣保持（S/H）電路將第一級輸入U1 從連續時間轉換至離散時間，並將離散時間的第一級輸入U1 輸入至第一輸入加法器611，詳情可參考第4圖和第4圖有關的實施例描述。
在Δ-Σ調製器60被設計在連續時間中的情況下，第一採樣保持（S/H）電路耦接在第一回路濾波器612和雜訊整形量化器613之間，以及，第二採樣保持（S/H）電路耦接在第二回路濾波器632和第二量化器633之間。第一採樣保持（S/H）電路用於將第一積分訊號V1e 從連續時間轉換到離散時間，以及，第二採樣保持（S/H）電路用於將第二積分訊號V2e 從連續時間轉換到離散時間，詳情可參考第6圖和第6圖有關的實施例描述。
第9圖係根據本發明再一實施例示出的一種Δ-Σ調製器的示意圖。Δ-Σ調製器70包括第一訊號轉換器71、第二訊號轉換器73和數位消除邏輯75。第一級量化誤差E1 和第二級量化誤差E2 分別在第一量化器713a和第二量化器733中是固有的。在第9圖中，假設第一量化器713a和第二量化器733的傳遞函數為“1”。
第9圖所示實施例示出了第一訊號轉換器71中的各組件的內部連接和功能。第一訊號轉換器71包括第一輸入加法器711、第一回路濾波器712和雜訊整形量化器713。第一輸入加法器711將第一級輸入U1 減去第一轉換輸出V1 ，以產生第一三角訊號V1d 。第一回路濾波器712對第一三角訊號V1d 進行濾波，以產生第一積分訊號V1e 。
雜訊整形量化器713包括第一量化器713a和內部加法器713b。第一量化器713a耦接於內部加法器713b、第一回路濾波器712和數位消除邏輯75。第一量化器713a將從第一回路濾波器712處接收到的第一積分訊號V1e 進行數位轉換，以產生第一轉換輸出V1 。
第一量化器713a的線性模型可由式（21）表示。式（21）表明第一轉換輸出V1 取決於第一積分訊號V1e 、第一級量化誤差E1 和雜訊整形傳遞函數NTFx 。
V1 =V1e +E1 NTFx （21）
內部加法器713b耦接於第一量化器713a、數位消除邏輯75和第二訊號轉換器73。當第一量化器713a對第一積分訊號V1e 進行數位轉換時，內部加法器713b將第一轉換輸出V1 減去第一積分訊號V1e ，以產生第二級輸入U2 。
第二級輸入U2 由內部加法器713b輸出，第二級輸入U2 可以被定義為式（22）。如式（22）所示，第一級量化誤差E1 被雜訊整形函數NTFx 整形，以產生第二級輸入U2 。
U2 =V1 -V1e =(V1e +E1 NTFx )-V1e =NTFx E1 （22）
第二訊號轉換器73進一步包括第二輸入加法器731、第二回路濾波器732和第二量化器733。第二訊號轉換器73的內部組件、操作類似於第4圖和第6圖中的第二訊號轉換器43、53。為了簡潔起見，此處省略第二訊號轉換器73的細節描述。
數位消除邏輯75還包括兩個數位消除濾波器751、753和輸出加法器755。數位消除邏輯75的操作類似於第4圖和第6圖中的數位消除邏輯45、55。因此，為了簡潔起見，此處省略數位消除邏輯75的細節描述。
如上所述，Δ-Σ調製器70可以實現在連續時間和/或離散時間的場景下。根據實現類型的情況，至少一個採樣保持（S/H）電路可以被插入在Δ-Σ調製器60的不同位置中。
在Δ-Σ調製器70被設計在離散時間中的情況下，採樣保持（S/H）電路（未示出）耦接於第一輸入加法器711。採樣保持（S/H）電路將第一級輸入U1 從連續時間轉換到離散時間，並將離散時間的第一級輸入U1 輸入至第一輸入加法器711，詳情可參考第4圖和第4圖有關的實施例描述。
在Δ-Σ調製器70被設計在連續時間中的情況下，第一採樣保持（S/H）電路耦接在第一回路濾波器712和第一量化器713a之間，以及，第二採樣保持（S/H）電路耦接在第二回路濾波器732和第二量化器733之間。第一採樣保持（S/H）電路用於將第一積分訊號V1e 從連續時間轉換到離散時間，以及，第二採樣保持（S/H）電路用於將第二積分訊號V1e 從連續時間轉換到離散時間，詳情可參考第6圖和第6圖有關的實施例描述。
第10圖係根據本發明又一個實施例示出的一種Δ-Σ調製器的示意圖。Δ-Σ調製器80包括第一訊號轉換器81、第二訊號轉換器83和數位消除邏輯85。第一級量化誤差E1 和第二級量化誤差E2 分別在第一量化器813b和第二量化器833中是固有的。在第8圖中，假設第一量化器813b和第二量化器833的傳遞函數為“1”。
第10圖所示的實施例示出了第一訊號轉換器81中的各組件的內部連接和功能。第一訊號轉換器81包括第一輸入加法器811、第一回路濾波器812和雜訊整形量化器813。雜訊整形量化器813包括內部加法器813a和第一量化器813b。
在第10圖中，第一級雜訊傳遞函數NTFstage1 可以由第一回路濾波器812的傳遞函數（H1 ）表示，請參見式（23）。
（23）
在第一訊號轉換器81中，第一轉換輸出V1 等於U1 +NTFstage1 NTFx E1 。因此，基於式（23），第一轉換輸出V1 可以表示為式（24）。
(24)
第一輸入加法器811將第一級輸入U1 減去第一轉換輸出V1 ，以產生第一三角訊號V1d 。基於式（24），第一三角訊號V1d 可由式（25）表示。
(25)
第一回路濾波器812用其傳遞函數H1 對第一三角訊號V1d 進行濾波，以產生第一積分訊號V1e 。也就是說，V1e =V1d ·H1 。第一積分訊號V1e 可由式（26）表示。
（26）
若假設，則第一積分訊號V1e 和第二級輸入U2 可以表示為式（27）。
V1e= U2= (U1 -V1 ) H1 =z-1 NTFx E1 （27）
雜訊整形量化器813從第一回路濾波器812處接收第一積分訊號V1e ，以及，將第一轉換輸出V1 傳送到數位消除邏輯85，以及，將第一積分訊號V1e 用作第二級輸入U2 並將第二級輸入U2 傳送到第二訊號轉換器83。
內部加法器813a耦接於第一輸入加法器811、第一回路濾波器812和第二訊號轉換器83。內部加法器813a將第一級輸入U1 和第一積分訊號V1e 求和，以產生內部求和訊號V1f 。
第一量化器813b耦接於第一輸入加法器811、內部加法器813a和數位消除邏輯85。第一量化器813b對內部求和訊號V1f 進行數位轉換，以產生第一轉換輸出V1 。當第一量化器813b對內部求和訊號V1f 進行數位轉換時，第一量化器813b固有的第一級量化誤差E1 被雜訊整形量化器813整形，以產生第二級輸入U2 。
如第10圖所示，第一積分訊號V1e 被選擇作為第二級輸入U2 。也就是說，U2 =V1e 。因此，根據式（27），第一級量化誤差E1 被雜訊整形函數NTFx 整形，且以附加的延遲（z-1 ）傳播，以產生第二級輸入U2 。
第二訊號轉換器83包括第二輸入加法器831、第二回路濾波器832和第二量化器833。第二訊號轉換器83的內部組件、操作類似於第4圖、第6圖中的第二訊號轉換器43、53。為簡潔起見，這裡省略其細節。
數位消除邏輯85還包括兩個數位消除濾波器851、853和輸出加法器855。數位消除邏輯85的操作類似於第4圖和第6圖中的數位消除邏輯45、55的操作。為簡潔起見，這裡省略了其細節。
如上所述，Δ-Σ調製器80可以實現在連續時間和/或離散時間的場景下。根據實現類型的情況，至少一個採樣保持（S/H）電路被進一步地插入在Δ-Σ調製器80的不同位置中。
在Δ-Σ調製器80被設計在離散時間中的情況下，採樣保持（S/H）電路（未示出）耦接於第一輸入加法器811。採樣保持（S/H）電路將第一級輸入U1 從連續時間轉換到離散時間，並將離散時間的第一級輸入U1 輸入至第一輸入加法器811，詳情可參考第4圖和第4圖有關的實施例描述。
在Δ-Σ調製器80被設計在連續時間中的情況下，第一採樣保持（S/H）電路耦接在第一回路濾波器812和雜訊整形量化器813之間，以及，第二採樣保持（S/H）電路耦接在第二回路濾波器832和第二量化器833之間。第一採樣保持（S/H）電路用於將第一積分訊號V1e 從連續時間轉換至離散時間，以及，第二採樣保持（S/H）電路用於將第二積分訊號V2e 從連續時間轉換到離散時間。
在上述實施例中，第一訊號轉換器和第二訊號轉換器可均被假定為Δ-Σ調製器。然而，本公開實施例的構思的實現不限於這些實施例。
第8圖、第9圖、第10圖所示的實施例示出了雜訊整形量化器的實現可以變化，以及，可以通過變型方法來產生第二級輸入U2 。式（20）表明第8圖中的第二級輸入U2 可以通過反相雜訊整形量化誤差來產生（U2 =-NTFx ENTF1 ）。式（22）表明第9圖中的第二級輸入U2 可以通過對第一級量化誤差E1 進行簡單的雜訊整形來產生（U2 =ENTF1 ）。式（27）表明第10圖中的第二級輸入U2 可以通過延遲雜訊整形量化誤差來產生（U2 =z-1 ENTF1 ）。在實際應用中，可以以更多方式來實現第二級輸入U2 的產生，具體地，本發明實施例不做任何限制。
第11圖示出了數位消除邏輯的設計可以獨立於雜訊整形（NS）量化器的示意圖。Δ-Σ調製器90包括第一訊號轉換器91、第二訊號轉換器93和數位消除邏輯95。數位消除邏輯95包括數位消除濾波器951、953和輸出加法器955。
第一訊號轉換器91包括第一輸入加法器911、第一回路濾波器912和雜訊整形量化器913。雜訊整形量化器913用於對第一級量化誤差E1 進行整形。雜訊整形量化器913進一步包括第一內部加法器913a、雜訊整形濾波器913b、第二內部加法器913c和第一量化器913d。雜訊整形量化器913對第一級量化誤差E1 進行整形，以產生第二級輸入U2 。第11圖所示的實施例示出了第一訊號轉換器91中的各組件的內部連接。
第一輸入加法器911將第一級輸入U1 減去第一轉換輸出V1 ，以產生第一三角訊號V1d 。第一回路濾波器912在接收到第一三角訊號V1d 之後，對第一三角訊號V1d 進行濾波，以產生第一積分訊號V1e 。
第一內部加法器913a耦接於第一輸入加法器911、第一回路濾波器912、第一量化器913d、第二量化器934和數位消除邏輯95。第一內部加法器913a從第一回路濾波器912處接收第一積分訊號V1e ，從第一量化器913d處接收第一轉換輸出V1 ，以及，從第二量化器934處接收第二轉換輸出V2 。第一內部加法器913a將第一積分訊號V1e 、被反相的第一轉換輸出V1 和被反相的第二轉換輸出V2 求和，以產生第一內部求和訊號V1f 。
雜訊整形濾波器913b耦接於第一內部加法器913a。雜訊整形濾波器913b在接收到第一內部求和訊號V1f 之後，對第一內部求和訊號V1f 進行濾波，以產生雜訊整形訊號V1g 。
第二內部加法器913c耦接於第一回路濾波器912、第一內部加法器913a，雜訊整形濾波器913b和第一量化器913d。第二內部加法器913c從第一回路濾波器912處接收第一積分訊號V1e ，以及，從雜訊整形濾波器913b處接收雜訊整形訊號V1g 。第二內部加法器913c將第一積分訊號V1e 和雜訊整形訊號V1g 求和，以產生第二內部求和訊號V1h 。
第一量化器913d耦接於第二內部加法器913c、第二訊號轉換器93和數位消除邏輯95。第一量化器913d在接收到第二內部求和訊號V1h 之後，對第二內部求和訊號V1h 進行數位轉換，以產生第一轉換輸出V1 。與此同時，第一級量化誤差E1 被整形，且相應地產生第二級輸入U2 。
第二訊號轉換器93進一步把包括第二輸入加法器931、第二回路濾波器932、回路加法器933和第二量化器934。第11圖所示的實施例示出了第二訊號轉換器93中的各組件之間的內部連接。
第二輸入加法器931耦接於數位消除邏輯95和第一訊號轉換器91。第二輸入加法器931將第二級輸入U2 減去第二轉換輸出V2 ，以產生第二三角訊號V2d 。
第二回路濾波器932耦接於第二輸入加法器931。第二回路濾波器932對第二三角訊號V2d 進行濾波，以產生第二積分訊號V2e 。
回路加法器933耦接於第二輸入加法器931、第一訊號轉換器91和第二回路濾波器932。回路加法器933將第二積分訊號V2e 和第二級輸入U2 求和，以產生回路求和訊號V2f 。
第二量化器934耦接於第二輸入加法器931、回路加法器933和數位消除邏輯95。第二量化器934對回路求和訊號V2f 進行數位轉換，並產生第二轉換輸出V2 。第二級量化誤差E2 在第二量化器934的量化操作中是固有的。
在第11圖中，第11圖所示實施例示出了兩個前饋路徑（即，第一前饋路徑ff1 和第二前饋路徑ff2 ）和兩個回饋路徑（即，第一回饋路徑fb1 和第二回饋路徑fb2 ）。
在雜訊整形量化器913中，第一前饋路徑ff1 將第一積分訊號V1e 傳送到第二內部加法器913c，以及，第一回饋路徑fb1 將第一轉換輸出V1 傳送到第一內部加法器913a。在雜訊整形量化器913和第二訊號轉換器93之間，第二前饋路徑ff2 將第二級輸入U2 傳送到回路加法器933，以及，第二回饋路徑fb2 將第二轉換輸出V2 傳送到第一內部加法器913a。
Δ-Σ調製器90的第一級雜訊傳遞函數NTFstage1 可由式（28）表示。
NTFstage1 =1/(1+H1 +Hx +H1 ·Hx )=1/(1+H1 ) (1+Hx ) （28）
Δ-Σ調製器90的訊號傳遞函數STF和雜訊傳遞函數NTF可以分別由式（29）和式（30）表示。式（28）中的第一級雜訊傳遞函數NTFstage1 可以用來替換式（30）中的NTFstage1 。
STF=NTFstage2 （29）
NTF=NTFstage1 (1+Hx )=(1/(1+H1 ) (1+Hx )) (1+Hx )=1/(1+H1 ) （30）
如上所述，數位消除濾波器951、953可被有意地設計成匹配Δ-Σ調製器90的訊號傳遞函數STF和雜訊傳遞函數NTF。式（29）和（30）表明，Δ-Σ調製器90的訊號傳遞函數STF和雜訊傳遞函數NTF均不與雜訊整形濾波器913b的傳遞函數Hx 相關聯。因此，使用雜訊整形濾波器913b不會導致數字濾波器951、953的傳遞函數的變化。
利用第一前饋路徑ff1 和第二前饋路徑ff2 ，雜訊整形濾波器913b的傳遞函數“Hx”可以獨立於數位消除濾波器951、953的設計。因此，本發明實施例能夠提供第二級輸入U2 而不改變數位消除濾波器951、953的設計。換句話說，可以簡化數位消除邏輯的設計複雜度。
減少失配設計引起的副作用不是本發明的唯一優點。此外，雜訊整形濾波器913的使用能夠提供降低設計複雜度的可能性。例如，若第一級訊號傳遞函數STFstage1 被設計成第二階系統或更高階系統，則所提出的多級雜訊整形（MASH）結構允許第一訊號轉換器91包括兩個獨立的濾波器，即第一回路濾波器和雜訊整形濾波器。換句話說，對設計更高階系統的要求可以轉化為設計兩個獨立且更簡單的設計。一旦第一級訊號傳遞函數STFstage1 的階數變低，則數位消除濾波器951、953的設計可以更簡單。因此，Δ-Σ調製器的設計變得更容易。
上述實施例表明，通過對第一級量化誤差E1 進行整形，Δ-Σ調製器變得更加魯棒且更容易實現。或者說，Δ-Σ調製器可以容忍數位消除濾波器和類比組件之間更大的失配。這些實施例並不意味著對本發明的限制。
第12圖係根據本發明實施例表示訊號量化雜訊比（Signal-to-quantization-noise ratio，SQNR）與失配之間的關係的示意圖。訊號量化雜訊比（SQNR）是分析數位化方案中廣泛使用的測量指標。可以選擇失配因數作為變數來評估傳統架構和本發明所提出的架構的失配的魯棒性。
通過假定第一級雜訊傳遞函數NTFstage1 為1/(1+H1 )，即NTFstage1 =1/(1+H1 )，得到第12圖所示的模擬結果。當失配因數等於1時，具有第一級雜訊傳遞函數NTFstage1 的第一訊號轉換器和具有上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 的第二數位消除濾波器完全匹配。當失配因數等於0.95或1.05時，第一級雜訊傳遞函數NTFstage1 的係數與上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 的係數之間具有5％的失配。
如第12圖所示的模擬結果，儘管第一級雜訊傳遞函數NTFstage1與上方標有抑揚符號的第一級雜訊傳遞函數NT̂Fstage1 之間的失配等於5％，所提出的架構的訊號量化雜訊比（SQNR）仍能夠保持為67dB或68dB。模擬結果還表明，根據本公開實施例的構思，具有50MHz訊號頻寬的Δ-Σ調製器可以容忍大約4％的失配，且保持其訊號量化雜訊比（SQNR）超過70dB。
典型的積分器可作為回路濾波器的示例。積分器的z域傳遞函數可以表示為1/（z-1），以及，積分器的s域傳遞函數可以表示為1/s。數位消除濾波器和回路濾波器之間的失配可以出現在增益值（傳遞函數的分子）和/或極值（傳遞函數的分母）上。
在存在增益變化的情況下，z域積分器的傳遞函數變為（1+a）/（z-1）。參數“a”表示工藝變化造成的增益變化。在極點變化存在的另一種情況下，z域積分器的傳遞函數可以表示為1/（z-（1+b））。也就是說，積分器的極點位於'1+b'上而不是位於1上。
通過假設增益變化和極點變化，即傳遞函數是（1+a）/（z-（1+b））），可以得出模擬結果。根據類比結果，類比回路濾波器和數位消除濾波器之間具有±10％的增益和極點失配時，本公開實施例所提出架構的訊號量化雜訊比（SQNR）具有6〜8dB的改善。因此，利用雜訊整形函數NTFx ，能夠減少由第一級量化誤差E1 造成的影響。
第13圖示出了一種基於三級MASH結構的Δ-Σ調製器的示意圖。Δ-Σ調製器500包括第一訊號轉換器510、第二訊號轉換器520、第三訊號轉換器530和數位消除邏輯550。
第13圖中的第一訊號轉換器510和第二轉換器520的操作與第4圖和第6圖中的第一訊號轉換器41、51類似，以及，第13圖中的第三訊號轉換器530的操作與第4圖和第6圖中的第二訊號轉換器43、53類似。第一訊號轉換器510將第一級輸入U1 轉換為第一轉換輸出V1 ，第二訊號轉換器520將第二級輸入U2 轉換為第二轉換輸出V2 ，以及，第三訊號轉換器53將第三級輸入U3 轉換為第三轉換輸出V3 。
第一訊號轉換器510包括第一輸入加法器5110、第一回路濾波器5120和雜訊整形量化器5130，第一輸入加法器5110、第一回路濾波器5120和雜訊整形量化器5130耦接，以形成第一回路。第一輸入加法器5110通過將第一級輸入U1 減去第一轉換輸出V1 來產生第一三角訊號V1d 。第一回路濾波器5120對從第一輸入加法器5110處接收到的第一三角訊號V1d 進行濾波，並產生第一積分訊號V1e 給雜訊整形量化器5130。雜訊整形量化器5130在接收到第一積分訊號V1e 之後，產生第二級輸入U2 到第二訊號轉換器520，且產生第一轉換輸出V1 到數位消除邏輯5530。
第二訊號轉換器520包括第二輸入加法器5210、第二回路濾波器5220和雜訊整形量化器5230，第二輸入加法器5210、第二回路濾波器5220和雜訊整形量化器5230耦接，以形成第二回路。第二輸入加法器5210通過將第二級輸入U2 減去第二轉換輸出V2 來產生第二三角訊號V2d 。第二回路濾波器5220對從第二輸入加法器5210處接收到的第二三角訊號V2d 進行濾波，並產生第二積分訊號V2e 給雜訊整形量化器5230。雜訊整形量化器5230在接收到第二積分訊號V2e 之後，產生第三級輸入U3 到第三訊號轉換器530，以及，產生第二轉換輸出V2 到數位消除邏輯5530。
第三訊號轉換器530包括第三輸入加法器5310、第三回路濾波器5320和第三量化器5330，第三輸入加法器5310、第三回路濾波器5320和第三量化器5530耦接，以形成第三回路。第三輸入加法器5310通過將第三級輸入U3 減去第三轉換輸出V3 來產生第三三角訊號V3d 。第三回路濾波器5320對來自第三輸入加法器5310的第三三角訊號V3d 進行濾波，並產生第三積分訊號V3e 給雜訊整形量化器5330，雜訊整形量化器5330產生第三轉換輸出V3 至數位消除邏輯5530。
第一級量化誤差E1 、第二級量化誤差E2 和第三量化誤差E3 分別對應於第一量化器513a、第二量化器5230a和第三量化器5330。雜訊整形量化器5130利用第一雜訊整形傳遞函數NTFx1 對第一級量化誤差E1 進行整形，且相應地產生第二級輸入U2 。雜訊整形量化器5230利用第二雜訊整形傳遞函數NTFx2 對第二級量化誤差E2 進行整形，且相應地產生第三級輸入U3 。與前一級的量化器不同，第三量化器5330不對第三量化誤差E3 進行整形。
數位消除邏輯550包括數位消除濾波器5510、5520、5530和輸出加法器5550，以及，所有的數位消除濾波器5510、5520、5530耦接於輸出加法器5550。數位消除濾波器5510耦接於第一訊號轉換器510，以接收第一轉換輸出V1 ，以及，數位消除濾波器5510產生第一級輸出D1 。數位消除濾波器5520耦接於第二訊號轉換器520，以接收第二轉換輸出V2 ，以及，數位消除濾波器5520產生第二級輸出D2 。數位消除濾波器5530耦接於第三訊號轉換器530，以接收第三轉換輸出V3 ，以及，數位消除濾波器5530產生第三級輸出D3 。輸出加法器5550將第一級輸出D1 減去第二級輸出D2 和第三級輸出D3 ，以產生數位輸出Dout 。根據本發明實施例公開的構思，最後一級之前的一個或多個量化器所對應的一個或多個量化誤差被整形。
如上所述，通過對不同級之間的量化誤差進行整形，Δ-Σ調製器能夠減少失配設計引起的副作用。使用基於雜訊整形（NS）的Δ-Σ調製器，Δ-Σ型類比-數位轉換器非常適合於低頻和高精度應用。
在上述描述中，數位消除邏輯中的數位消除濾波器的實施方式不受限制。因此，數位消除濾波器可以是有限脈衝回應（finite impulse response，FIR）濾波器（非遞迴濾波器），或者，無限脈衝回應（infinite impulse response，IIR）濾波器（遞迴濾波器），其中，有限脈衝回應濾波器的輸出僅依賴其輸入的過去值和現在值，無限脈衝回應濾波器的輸出取決於其輸入和輸出的過去值和現在值。
可以通過（包括，但不限於）使用本文討論的任何合適的組件以及任何合適的軟體、電路、集線器、電腦代碼、邏輯、演算法、硬體、控制器、鏈路、介面、匯流排、通信路徑等來實現以上提及的功能模組。或者，系統可以包括記憶體，記憶體包括用於執行上述任何活動的機器可讀指令。
應當注意的是，上面參考附圖的描述可應用於涉及訊號處理的任何積體電路，特別是那些可以執行專門的軟體程式或演算法的積體電路，其中一些可能與處理數位的即時資料相關聯。某些實施例可以涉及多DSP訊號處理、浮點處理、訊號/控制處理、固定功能處理、微控制器應用等。
已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
10‧‧‧Δ-Σ型類比-數位轉換器
101‧‧‧抗混疊濾波器
107‧‧‧抽取器
107a‧‧‧抽取濾波器
107b‧‧‧下採樣器
20、21、30、31‧‧‧單級Δ-Σ調製器
201、205a、21c、301、305a、31c‧‧‧加法器
203、303‧‧‧回路濾波器
205、305‧‧‧量化器
207、307、414‧‧‧採樣保持電路
21a、21b、31a、31b‧‧‧功能模組
411、511、711、811、911、5110‧‧‧第一輸入加法器
412、512、612、712、812、912、5120‧‧‧第一回路濾波器
413、513、613、713、913、5130、5230‧‧‧雜訊整形量化器
413a、513a、613d、713a、813b、913d、513a‧‧‧第一量化器
431、531、631、731、831、931、5210‧‧‧第二輸入加法器
432、532、632、732、832、932、5220‧‧‧第二回路濾波器
433、533、633、733、833、934、5230a‧‧‧第二量化器
105、40、50、60、70、80、90、500‧‧‧Δ-Σ調製器
41、51、61、71、81、91、510‧‧‧第一訊號轉換器
43、53、63、73、83、93、520‧‧‧第二訊號轉換器
45、55、65、75、85、95、550‧‧‧數位消除邏輯
611‧‧‧輸入加法器
613a、913a‧‧‧第一內部加法器
613b、913b‧‧‧雜訊整形濾波器
613c、913c‧‧‧第二內部加法器
451、453、551、553、651、653、751、753、851、853、951、953、5510、5520、5530‧‧‧數位消除濾波器
455、555、655、755、855、955、5550‧‧‧輸出加法器
514‧‧‧第一採樣保持電路
534‧‧‧第二採樣保持電路
713b、813a‧‧‧內部加法器
933‧‧‧回路加法器
530‧‧‧第三訊號轉換器
5310‧‧‧第三輸入加法器
5320‧‧‧第三回路濾波器
5330‧‧‧第三量化器
第1圖係根據本發明示出的一種Δ-Σ型類比-數位轉換器（ΔΣ-ADC）的框圖的示意圖； 第2A圖是從離散時間的角度示出的一種單級Δ-Σ調製器的整體結構的示意圖； 第2B圖示出了第2A圖中的單級Δ-Σ調製器的一種線性模型的示意圖； 第3A圖是從連續時間的角度示出的一種單級Δ-Σ調製器的整體結構的示意圖； 第3B圖示出了第3A圖中的單級Δ-Σ調製器的一種線性模型的示意圖； 第4圖係根據本發明實施例示出的一種Δ-Σ調製器的示意圖； 第5A圖和第5B圖示出了第4圖中基於多級雜訊整形（MASH）結構的Δ-Σ調製器的訊號轉換方法的流程圖； 第6圖係根據本發明另一實施例示出的一種Δ-Σ調製器的示意圖； 第7A圖和第7B圖示出了第6圖中基於多級雜訊整形（MASH）結構的Δ-Σ調製器的訊號轉換方法的流程圖； 第8圖係根據本發明另一實施例示出的一種Δ-Σ調製器的示意圖； 第9圖係根據本發明再一實施例示出的一種Δ-Σ調製器的示意圖； 第10圖係根據本發明又一個實施例示出的一種Δ-Σ調製器的示意圖； 第11圖示出了數位消除邏輯的設計可以獨立於雜訊整形（NS）量化器的示意圖； 第12圖係根據本發明實施例表示訊號量化雜訊比（Signal-to-quantization-noise ratio，SQNR）與失配之間的關係的示意圖； 第13圖示出了一種基於三級MASH結構的Δ-Σ調製器的示意圖。
60‧‧‧Δ-Σ調製器
61‧‧‧第一訊號轉換器
63‧‧‧第二訊號轉換器
65‧‧‧數位消除邏輯
611‧‧‧輸入加法器
612‧‧‧第一回路濾波器
613‧‧‧雜訊整形量化器
613a‧‧‧第一內部加法器
613b‧‧‧雜訊整形濾波器
613c‧‧‧第二內部加法器
613d‧‧‧第一量化器
631‧‧‧第二輸入加法器
632‧‧‧第二回路濾波器
633‧‧‧第二量化器
651、653‧‧‧數位消除濾波器
655‧‧‧輸出加法器

Claims (13)

  1. 一種Δ-Σ調製器，用於對第一級輸入進行數位轉換，其中，該Δ-Σ調製器包括： 第一訊號轉換器，用於將該第一級輸入轉換為第一轉換輸出，以及，對第一級量化誤差進行整形，以產生第二級輸入，其中，該第一級輸入和該第二級輸入是類比訊號； 第二訊號轉換器，用於將該第二級輸入轉換為第二轉換輸出；以及 數位消除邏輯，耦接於該第一訊號轉換器和該第二訊號轉換器，用於根據該第一轉換輸出和該第二轉換輸出產生數位輸出。
  2. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該第一訊號轉換器包括： 第一輸入加法器，耦接於該數位消除邏輯，用於將該第一級輸入減去該第一轉換輸出，以產生第一三角訊號； 第一回路濾波器，耦接於該第一輸入加法器，用於對該第一三角訊號進行濾波，以產生第一積分訊號；以及， 雜訊整形量化器，耦接於該第一回路濾波器和該數位消除邏輯，用於對該第一積分訊號進行數位轉換，以產生該第一轉換輸出，以及，對該第一級量化誤差進行整形，以產生該第二級輸入； 其中，該第一級量化誤差在該雜訊整形量化器的量化操作中是固有的。
  3. 根據申請專利範圍第2項所述之Δ-Σ調製器，其中，該雜訊整形量化器包括： 第一內部加法器，耦接於該第一回路濾波器，用於將該第一積分訊號減去該第一轉換輸出積分訊號，以產生第一內部求和訊號，其中，該第一內部求和訊號用作該第二級輸入； 雜訊整形濾波器，耦接於該第一內部加法器，用於對該第一內部求和訊號進行濾波，以產生雜訊整形訊號； 第二內部加法器，耦接於該第一回路濾波器、該雜訊整形濾波器和該第一內部加法器，用於將該雜訊整形訊號和該第一積分訊號求和，以產生第二內部求和訊號；以及， 第一量化器，耦接於該第一輸入加法器、該第二內部加法器和該數位消除邏輯，用於對該第二內部求和訊號進行數位轉換，以產生該第一轉換輸出，其中，該第一級量化誤差與該第一量化器對應。
  4. 根據申請專利範圍第2項所述之Δ-Σ調製器，其中，該雜訊整形量化器包括： 第一量化器，耦接於該第一回路濾波器和該數位消除邏輯，用於對該第一積分訊號進行數位轉換，以產生該第一轉換輸出，其中，該第一級量化誤差與該第一量化器對應；以及， 內部加法器，耦接於該第一回路濾波器、該第一量化器、該數位消除邏輯和該第二訊號轉換器，用於將該第一轉換輸出減去該第一積分訊號，以產生該第二級輸入。
  5. 根據申請專利範圍第2項所述之Δ-Σ調製器，其中，該第一積分訊號為該第二級輸入，以及，該雜訊整形量化器包括： 內部加法器，耦接於該第一輸入加法器、該第一回路濾波器和該第二訊號轉換器，用於將該第一積分訊號和該第一級輸入求和，以產生內部求和訊號；以及 第一量化器，耦接於該第一輸入加法器、該內部加法器和該數位消除邏輯，用於對該內部求和訊號進行數位轉換，以產生該第一轉換輸出，其中，該第一級量化誤差與該第一量化器對應。
  6. 根據申請專利範圍第2項所述之Δ-Σ調製器，其中，該第一訊號轉換器包括： 第一內部加法器，耦接於該第一輸入加法器、該第一回路濾波器、該第二訊號轉換器和該數位消除邏輯，用於將該第一積分訊號、被反相的該第一轉換輸出和被反相的該第二轉換輸出求和，以產生第一內部求和訊號； 雜訊整形濾波器，耦接於該第一內部加法器，用於對該第一內部求和訊號進行濾波，以產生雜訊整形訊號； 第二內部加法器，耦接於該第一回路濾波器、該第一內部加法器和該雜訊整形濾波器，用於對該第一積分訊號和該雜訊整形訊號求和，以產生第二內部求和訊號；以及， 第一量化器，耦接於該第一輸入加法器、該第一內部加法器、該第二內部加法器、該第二訊號轉換器和該數位消除邏輯，用於對該第二內部求和訊號進行數位轉換，以產生該第一轉換輸出，其中，該第一級量化誤差與該第一量化器對應。
  7. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該第二訊號轉換器包括： 第二輸入加法器，耦接於該第一訊號轉換器和該數位消除邏輯，用於將該第二級輸入減去該第二轉換輸出，以產生第二三角訊號； 第二回路濾波器，耦接於該第二輸入加法器，用於對該第二三角訊號進行濾波，以產生第二積分訊號；以及， 第二量化器，耦接於該第二輸入加法器、該第二回路濾波器和該數位消除邏輯，用於對該第二積分訊號進行數位轉換，以產生該第二轉換輸出，其中，該第二級量化誤差在該第二量化器的量化操作中是固有的。
  8. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該第二訊號轉換器包括： 第二輸入加法器，耦接於該第一訊號轉換器和該數位消除邏輯，用於將該第二級輸入減去該第二轉換輸出，以產生第二三角訊號； 第二回路濾波器，耦接於該第二輸入加法器，用於對該第二三角訊號進行濾波，以產生第二積分訊號； 回路加法器，耦接於該第一訊號轉換器、該第二輸入加法器和該第二回路濾波器，用於將該第二積分訊號和該第二級輸入求和，以產生回路求和訊號；以及 第二量化器，耦接於該回路加法器和該數位消除邏輯，用於對該回路求和訊號進行數位轉換，以產生該第二轉換輸出，其中，第二級量化誤差在該第二量化器的量化操作中是固有的。
  9. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該第二訊號轉換器是流水線型類比-數位轉換器、逐次逼近寄存器、雜訊整形逐次逼近寄存器，或雜訊整形類比-數位轉換器。
  10. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該數位消除邏輯包括： 第一數位消除濾波器，耦接於該第一訊號轉換器，用於對該第一轉換輸出進行濾波，以產生第一級輸出； 第二數位消除濾波器，耦接於該第二訊號轉換器，用於對該第二轉換輸出進行濾波，以產生第二級輸出；以及 輸出加法器，耦接於該第一數位消除濾波器和該第二數位消除濾波器，用於將該第一級輸出減去該第二級輸出，以產生該數位輸出。
  11. 一種類比-數位轉換器，其中，該類比-數位轉換器包括如申請專利範圍第1項至第10項中任一項所述的Δ-Σ調製器。
  12. 一種訊號轉換方法，適用於Δ-Σ調製器，該Δ-Σ調製器用於對第一級輸入進行數位轉換，其中，該訊號轉換方法包括以下製程： 將該第一級輸入轉換為第一轉換輸出； 對第一級量化誤差進行整形，以產生第二級輸入；其中，該第一級輸入和該第二級輸入是類比訊號； 將該第二級輸入轉換為第二轉換輸出；以及， 根據該第一轉換輸出和該第二轉換輸出產生數位輸出。
  13. 根據申請專利範圍第12項所述之訊號轉換方法，其中，將該第一級輸入轉換為該第一轉換輸出的製程進一步地包括以下製程： 將該第一級輸入減去該第一轉換輸出，以產生第一三角訊號； 對該第一三角訊號進行濾波，以產生第一積分訊號；以及， 對該第一積分訊號進行數位轉換，以產生該第一轉換輸出，其中，該第一級量化誤差在對該第一積分訊號進行數位轉換時是固有的。
TW106117259A 2016-06-06 2017-05-24 Δ-σ調製器、類比-數位轉換器和訊號轉換方法 TWI660588B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662346523P 2016-06-06 2016-06-06
US62/346,523 2016-06-06
US15/586,332 US10141948B2 (en) 2016-06-06 2017-05-04 Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
US15/586,332 2017-05-04

Publications (2)

Publication Number Publication Date
TW201743565A true TW201743565A (zh) 2017-12-16
TWI660588B TWI660588B (zh) 2019-05-21

Family

ID=58873739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117259A TWI660588B (zh) 2016-06-06 2017-05-24 Δ-σ調製器、類比-數位轉換器和訊號轉換方法

Country Status (4)

Country Link
US (1) US10141948B2 (zh)
EP (1) EP3255798B1 (zh)
CN (1) CN107465412B (zh)
TW (1) TWI660588B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10742321B2 (en) * 2016-12-19 2020-08-11 Cable Television Laboratories, Inc. Systems and methods for delta-sigma digitization
EP3691130A4 (en) * 2017-09-29 2021-06-30 Nagoya Institute Of Technology REQUANTIZATION DEVICE WITH NOISE SHAPING FUNCTION, SIGNAL COMPRESSION DEVICE WITH NOISE SHAPING FUNCTION AND SIGNAL TRANSFER DEVICE WITH NOISE SHAPING FUNCTION
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
US10833697B2 (en) * 2018-09-06 2020-11-10 Mediatek Singapore Pte. Ltd. Methods and circuits for suppressing quantization noise in digital-to-analog converters
US10536161B1 (en) * 2018-10-08 2020-01-14 Analog Devices, Inc. Noise shaping pipeline analog to digital converters
US10666286B1 (en) * 2019-01-31 2020-05-26 Avago Technologies International Sales Pte. Limited Partitioned delta-sigma modulator for high-speed applications
US10979069B2 (en) * 2019-03-14 2021-04-13 Mediatek Inc. Delta-sigma modulator with truncation error compensation and associated method
US11038515B2 (en) 2019-05-13 2021-06-15 Analog Devices, Inc. Noise shaping algorithmic analog-to-digital converter
FR3105897B1 (fr) * 2019-12-26 2023-10-27 Thales Sa Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
US11821731B2 (en) * 2020-08-19 2023-11-21 Invensense, Inc. Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope
CN114124089B (zh) * 2021-11-22 2024-04-26 西安交通大学 一种四阶噪声整形流水线逐次逼近模数转换器
US11616512B1 (en) * 2022-02-16 2023-03-28 National Cheng Kung University Series-connected delta-sigma modulator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936562A (en) 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
US6373417B1 (en) * 1999-02-23 2002-04-16 Cirrus Logic, Inc. Digital to analog converter using level and timing control signals to cancel noise
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
US6407689B1 (en) * 2000-11-01 2002-06-18 Qualcomm, Incorporated Method and apparatus for controlling stages of a multi-stage circuit
FR2826207B1 (fr) * 2001-06-13 2004-12-10 Eads Defence & Security Ntwk Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
US7129866B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a delta sigma ADC circuit
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US20060022854A1 (en) * 2004-07-29 2006-02-02 Johnny Bjornsen Method and apparatus for operating correlator of an ADC circuit
US7456766B2 (en) * 2006-07-19 2008-11-25 Qualcomm Incorporated Sigma-delta modulation with offset
US7545301B2 (en) * 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
US7460046B2 (en) * 2006-12-22 2008-12-02 Infineon Technologies Ag Sigma-delta modulators
JP4237230B2 (ja) * 2007-01-22 2009-03-11 パナソニック株式会社 パルス幅変調方法およびこれを用いたデジタル−アナログ変換器
US7432841B1 (en) * 2007-05-29 2008-10-07 Texas Instruments Incorporated Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US7768433B2 (en) * 2007-07-16 2010-08-03 Qualcomm Incorporated Dynamic slew rate control based on a feedback signal
US7609188B2 (en) * 2007-11-21 2009-10-27 Infineon Technologies Ag Multi-standard analog-to-digital data conversion
EP2611035B1 (en) * 2011-12-29 2014-07-16 ST-Ericsson SA Continuous-time MASH sigma-delta analogue to digital conversion
US9231614B2 (en) * 2014-04-07 2016-01-05 Analog Devices, Inc. Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters

Also Published As

Publication number Publication date
TWI660588B (zh) 2019-05-21
US10141948B2 (en) 2018-11-27
CN107465412A (zh) 2017-12-12
EP3255798B1 (en) 2021-06-30
CN107465412B (zh) 2021-04-02
US20170353191A1 (en) 2017-12-07
EP3255798A1 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
TWI660588B (zh) Δ-σ調製器、類比-數位轉換器和訊號轉換方法
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
JPH0613908A (ja) 疑似マルチビット・シグマデルタａｄ変換器
IL97837A (en) Multi-level delta sigma converters from analog to digital using both single-bit sampling and multi-cause sampling
KR20120063468A (ko) 델타?시그마?델타 변조기
US5949361A (en) Multi-stage delta sigma modulator with one or more high order sections
US8427350B2 (en) Sigma-delta modulator
US20110267211A1 (en) Analog-digital converter and operating method thereof
WO2012100437A1 (zh) 一种多位δ-σ调制器
CN109889203B (zh) 半导体器件及其操作方法
US9391634B1 (en) Systems and methods of low power decimation filter for sigma delta ADC
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
Colodro et al. Continuous-time sigma–delta modulator with a fast tracking quantizer and reduced number of comparators
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
JPH04129334A (ja) ディジタル・シグマデルタ変調器
WO2017084067A1 (zh) X-0级联式噪声整形结构的连续时间δ-∑调制器
Colodro et al. Spectral analysis of pulsewidth-modulated sampled signals
JP2001156642A (ja) マルチビット−デルタシグマａｄ変換器
CN107222216B (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
Wiesbuer et al. On-line digital compensation of analog circuit imperfections for cascaded/spl Sigma//spl Delta/modulators
RoyChowdhury et al. Verilog Modeling of 24 Bit Stereo DAC Using Multibit SDM
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
Pakniat et al. A/spl Sigma//spl Delta/-FIR-DAC for Multi-Bit/spl Sigma//spl Delta/Modulators
CN114679182A (zh) Σ-δ型模数转换器
Pelgrom Time-Discrete Σ Δ Modulation