CN101379709A - 带有偏移量的∑-△调制 - Google Patents
带有偏移量的∑-△调制 Download PDFInfo
- Publication number
- CN101379709A CN101379709A CNA2007800045284A CN200780004528A CN101379709A CN 101379709 A CN101379709 A CN 101379709A CN A2007800045284 A CNA2007800045284 A CN A2007800045284A CN 200780004528 A CN200780004528 A CN 200780004528A CN 101379709 A CN101379709 A CN 101379709A
- Authority
- CN
- China
- Prior art keywords
- sample
- dac
- play amount
- output
- output sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Abstract
描述了用于执行带有偏移量的ΣΔ调制以便降低带外量化噪声的技术。在实现带有偏移量的ΣΔ调制的示例性过采样DAC中,内插滤波器对数据样本执行上采样和内插滤波以生成输入样本。加法器向输入样本添加偏移量以生成中间样本。偏移量更改了来自ΣΔ调制器的量化噪声的特性并且可被选择成获得合需的量化噪声特性、获得尽可能大的动态范围、并简化偏移量的移除。ΣΔ调制器对中间样本执行上采样和噪声整形并提供输出样本。偏移量移除单元在数字或模拟域从输出样本中移除该偏移量的至少一部分。DAC将输出样本转换至模拟。
Description
本专利申请要求2006年1月11日提交且被转让给本发明受让人并因而被明确援引纳入于此的题为“Offset Sigma-Delta Modulation Scheme(偏移量∑-Δ调制方案)”的临时申请No.60/750,344的优先权。
背景
领域
本公开一般涉及电子学,尤其涉及∑-Δ(∑Δ)调制。
背景
∑Δ调制器被广泛用于诸如过采样音频数模转换器(DAC)、过采样模数转换器(ADC)、仪器DAC等各种应用。∑Δ调制器以低输入样本率接收若干比特(例如,16比特)的分辨率的数字输入并以高输出样本率生成具有同一分辨率但使用一个或极少几个比特的数字输出。∑Δ调制器可使用具有一个或极少几个比特的分辨率的量化器生成数字输出并由此可实现良好的线性。此外,∑Δ调制器可对量化噪声频谱整形以使得大部分噪声从合需信号带被推离至更高频率。更高频率上的带外噪声可以更容易地用简单的模拟滤波器来滤除。
然而,即使在存在模拟滤波的情况下,来自∑Δ调制器的高频带外噪声也可导致一些问题。例如,带外噪声可能在滤波之前与其他信号混合并折返进入合需信号带中,由此提高了带内噪声基底。较高的噪声基底可导致∑Δ调制器无法满足信噪比(SNR)和/或其它指标。此外,带外噪声可用位于模拟集成电路(IC)管芯上的数字电路来处理。量化噪声直接转换成操作敏感期期间数字电路的活动率并可破坏位于附近的模拟电路块,由此提升了这些模拟电路块的噪声基底。源于∑Δ调制器的带外噪声的这些不利效应是不合需要的,甚至可能是有害的。
因此,本领域需要一种用以降低来自∑Δ调制器的带外噪声的技术。
概要
在此描述了用于执行带有偏移量的∑Δ调制以便降低带外量化噪声的技术。在实现带有偏移量的∑Δ调制的过采样DAC的实施例中,内插滤波器对数据样本执行上采样和内插滤波并生成输入样本。加法器向输入样本添加偏移量以生成中间样本。偏移量更改了来自∑Δ调制器的量化噪声的特性并且可被选择成获得合需的量化噪声特性、获得尽可能大的动态范围、并简化偏移量的移除,如下所述。∑Δ调制器对中间样本执行上采样和噪声整形并提供输出样本。偏移量移除单元在数字域(例如,通过反转每个输出样本的所有比特)和/或在模拟域(例如,通过在模拟电路中添加偏移量)从输出样本中移除该偏移量的至少一部分。DAC使用多个DAC元件将输出样本转换至模拟。动态元件匹配(DEM)单元基于输出样本选择这多个DAC元件中的各不同元件。低通滤波器将来自DAC的模拟信号滤波以移除带外噪声。放大器放大和/或缓冲经滤波的信号以生成输出信号。
本发明的各个方面和实施例在下面进一步具体说明。
附图简述
结合附图理解下面阐述的具体说明,本发明的特征和本质将变得更加显而易见,在附图中,相同附图标记始终作相应标示。
图1示出了实现带有偏移量的∑Δ调制的过采样DAC。
图2示出了实现带有偏移量的∑Δ调制的另一过采样DAC。
图3示出了两阶4比特∑Δ调制器的框图。
图4A和4B示出了带有偏移量和不带有偏移量的量化噪声。
图5示出了DAC和低通滤波器的框图。
图6示出了DEM单元的操作。
图7示出了用于执行过采样和噪声整形的过程。
具体描述
本文中使用措辞“示例性”来表示“起到示例、实例、或例示的作用”。本文中描述为“示例性”的任何实施例或设计不必被解释为优于或胜过其他实施例或设计。
图1示出了实现带有偏移量的∑Δ调制的过采样DAC 100的实施例的框图。DAC 100可用于过采样音频DAC和其它应用。
对于图1中所示的实施例,数字处理器110以样本率fin生成具有合需数目个(N个)比特的数据样本XDAT。存储器112存储处理器110的数据和程序代码。加法器120向来自处理器110的每个数据样本加一偏移量并提供中间样本XINT。该偏移量是可如下选择的静态值。寄存器(图1中未示出但可以是∑Δ调制器130的一部分)对该中间样本执行组合的上采样及零阶保持内插操作。∑Δ调制器130对经上采样的样本执行噪声整形并以样本率fout提供具有一个或极少(M个)比特的输出样本XOUT。输出样本率通常比输入样本率高出数倍。例如,N可等于16,M可等于1、2或4,而过采样比(OSR)可等于32或256。特别地,OSR=fs/2fBW,其中fBW是正在处理的信号的带宽而fs是采样率。由于OSR对于数字处理器110为1,所以采样率增加K倍导致OSR相应地增加K倍。对于N、M、和OSR而言,其它值也是可能的。以下描述了∑Δ调制器130的示例性设计。∑Δ调制器130具有由该∑Δ调制器的设计决定的特定噪声转移函数。经由加法器120加到数据样本的偏移量导致量化噪声在高频被衰减,如下所述。
偏移量移除单元140移除输出样本中的全部或部分偏移量并提供经校正的样本XCOR。偏移量移除可在数字域(如图1所示)或在模拟域(图1中未示出)中执行。M比特DAC 150将经校正的数字样本转换成模拟并提供模拟信号。低通滤波器160对该模拟信号滤波以移除带外噪声并提供经滤波的信号。低通滤波器160还可被称为后置滤波器、重构滤波器等。放大器(Amp)170放大和/或缓冲该经滤波的信号并将输出信号提供给例如扬声器或一些其它输出电路。
图2示出了实现带有偏移量的∑Δ调制的过采样DAC 200的另一实施例的框图。DAC 200也可用于过采样音频DAC和其它应用。
对于图2中所示的实施例,数字处理器210以样本率fs生成具有N比特的分辨率的数据样本XDAT。存储器212存储处理器110的数据和程序代码。内插滤波器214将数据样本上采样8倍,执行内插滤波,并以样本率8fs提供具有N比特的分辨率的输入样本XIN。加法器220向来自滤波器214的每个输入样本加一偏移量并提供中间样本XINT。
单元226执行上采样和噪声整形。在单元226内,零阶保持(ZOH)单元228通过将每个中间样本保持32个用于∑Δ调制器230的时钟周期来执行32倍的上采样。∑Δ调制器230将来自ZOH单元228的样本量化为M比特,执行噪声整形,并以样本率256fs提供具有M比特的输出样本XOUT。偏移量移除单元240移除输出样本中的全部或部分偏移量并提供经校正的样本XCOR。动态元件匹配(DEM)单元242接收经校正的样本并动态地选择DAC 250内的不同元件以改善这些DAC元件失配的不利效应。DAC 250将经校正的样本转换成模拟并提供模拟信号。低通滤波器260对该模拟信号滤波以移除带外噪声并提供经滤波的信号。放大器270放大和/或缓冲经滤波的信号并提供输出信号。
图2还示出了用于实现过采样DAC 200的实施例。对于该实施例,数字处理器210到偏移量移除单元240被实现在数字IC管芯202上,而DEM单元242到放大器270被实现在模拟IC管芯204上。对于该实施例,DEM单元242被实现在模拟IC管芯上——即使其为数字电路也是如此,以便降低在数字IC管芯202与模拟IC管芯204之间通过的信号线的数目。M比特∑Δ调制器可经由仅M条信号线与DEM单元242接口。DEM单元242执行将数据更改成使其包含2M个水平的温度计码翻译。这2M个水平直接与模拟硬件接口。
DEM单元242可在模拟IC管芯的基底和/或电源中引入相对较大量的数字噪声。该数字噪声可使得附近模拟电路的性能降级。数字噪声可能依存于来自∑Δ调制器的量化噪声的特性。通过用添加的偏移量来更改量化噪声特性,可以减轻来自DEM单元242的数字噪声,并且可以改善附近模拟电路的性能。
图1中的∑Δ调制器130和图2中的∑Δ调制器230可以各种设计来实现。此外,∑Δ调制器130和230可接收具有任意比特数的样本并可提供具有任意比特数的输出样本。以下描述了一示例性∑Δ调制器设计。
图3示出了可分别用于图1和2中的∑Δ调制器130和230中的每一个的二阶M比特∑Δ调制器300的实施例的框图。对于图3中所示的实施例,∑Δ调制器300包括输入增益元件308、两个噪声整形级、以及M比特量化器330。增益元件308接收中间样本XINT并以增益A1对其定标。中间样本具有N比特的分辨率,其中N可以是16或一些其它值。
对于第一噪声整形级,加法器310从增益元件308的输出中减去增益元件318的输出并将差提供给滤波部分312。滤波部分312包括加法器314和延迟元件316。加法器314将加法器310的输出与延迟元件316的输出相加。延迟元件316接收加法器314的输出并提供一个时钟周期的延迟。对于第二噪声整形级,加法器320从增益元件316的输出中减去增益元件328的输出并将差提供给滤波部分322。在滤波部分322内,加法器将加法器320的输出与延迟元件326的输出相加。延迟元件326接收加法器324的输出并提供一个时钟周期的延迟。
∑Δ调制器300内的元件可以设计成具有大于N个比特的分辨率。量化器330量化延迟元件326的输出并提供M比特的输出样本XOUT。量化器330具有增益AQ,其对于多比特量化器而言可以为1,但对于1比特调制器可能是定义不明确的。增益元件318以增益A2对输出样本进行定标,而增益元件以增益A3对输出样本进行定标。
滤波部分312和322中的每一个的转移函数G(z)可表达为:
其中z-1标示延迟元件316和326中每一个的一个时钟周期的延迟。
对于∑Δ调制器300,合需信号的总转移函数H(z)可表达为:
在z平面上,信号转移函数H(z)在0+j0处具有两个零点而在a±jb处具有两个复极点,其中a和b是由增益A2、A3和AQ决定的。信号转移函数H(z)具有低通形状。
对于∑Δ调制器300,量化噪声的总转移函数N(z)可表达为:
在z平面上,噪声转移函数N(z)在1+j0处具有两个零点而在a±jb处具有两个复极点。噪声转移函数N(z)具有高通形状。
图3示出了∑Δ调制器的示例性设计。这里所述的技术可用于具有任意数目的输出比特、任意阶数、任意数目个部分和级的各种∑Δ调制器。为了简明起见,以下描述的一些部分针对图3中的∑Δ调制器300。
∑Δ调制器可实现本领域中已知的各种量化方案中的任意一种。在第一种方案中,在16比特域中“0”到“4095”的值域映射为4比特域中的“0”,而16比特域中“-1”到“-4096”的值域映射为4比特域中的“-1”。该方案允许例如通过丢弃比特在数字域进行简单量化。在第二方案中,16比特域中“2047”到“-2048”的值域映射为4比特域中的“0”。不同量化方案可具有不同的噪声特性。第二滤波部分322的输出对于较小的输入信号可能徘徊在“0”附近,这是量化噪声至关紧要的情形。在第一种方案中,量化器输出可在常规基础上转变为“-1”,因为阈值-1是如此的近。在第二种方案中,量化器输出变为“-1”和“1”的频繁程度可能小得多,因为阈值2047和-2048相距更远,因此其活动率将较低。这里所述的技术可用于所有量化方案并且特别有益于第一种方案。
向输入样本添加偏移量影响了来自∑Δ调制器的量化噪声的特性。特别地,高频处的带外噪声可通过施加恰当的偏移量来降低。带外噪声的这种降低将在下文示出。
图4A示出了在没有任何偏移量(被称为原始方案)情况下来自图3中∑Δ调制器300的量化噪声的曲线图410和在向16比特的输入样本施加了-4929的偏移量(被称为偏移量方案)的情况下来自同一∑Δ调制器的量化噪声的曲线图420。对于该示例,N=16,M=4,输入样本率为fs=48KHz,而输出样本率为256fs=12.288MHz。量化噪声被绘在以频率对数为x轴的图上。图4A示出了较小输入信号的量化噪声特性,这是非常重要的,因为对于较小的输入信号要求信噪比较高。量化噪声特性对于较大的输入信号可能是不同的。
在没有任何偏移量的情况下,如对于二阶∑Δ调制器所预期的,噪声振幅以每10倍频率40分贝(dB)的速率增加。如曲线图410所指示的,噪声振幅在约2MHz处变平。在具有-4929的偏移量的情况下,噪声特性以每10倍频率40dB的速率增加但在更高频率处倾斜得更低。如图4A以及以下图4B中所示,对于两种方案,来自∑Δ调制器的量化噪声大部分出现在从约1MHz到刚过6MHz的较高频率上,这两个频率中的后者标示输出样本率的一半。然而,具有偏移量情况下的噪声振幅在较高频率上具有比没有任何偏移量情况下更低的噪声振幅,如曲线410和420所示。
图4B示出了在较高频率上量化噪声的更具体的曲线。在没有任何偏移量情况下来自∑Δ调制器300的量化噪声由曲线412示出,而在具有-4929的偏移量的情况下来自同一∑Δ调制器的量化噪声由曲线422示出。曲线412和422指示通过添加偏移量将较高频率上的带外噪声降低了高达10dB。这一噪声降低量转化为偏移量方案具有比原始方案的信号方差小9倍以上的信号方差。
图4A和4B示出了在向16比特输入样本施加了-4929的特定偏移量情况下特定4比特∑Δ调制器的带外噪声的降低。该特定偏移量提供了诸多优点。首先,对16比特输入样本施加的-4929的偏移量导致来自∑Δ调制器的4比特输出样本的近似-1的偏移量。由于输出偏移量接近该4比特输出的一个最低有效位(LSB),所以大多数这种偏移量可容易数字地移除,如下所述。其次,-4929的16比特偏移量避免了∑Δ调制器对输入信号的箝位。∑Δ调制器具有+7到-8的4比特范围。在没有偏移量的情况下,∑Δ调制器的输出在范围+7到-7内。在具有-4929的偏移量的情况下,∑Δ调制器的输出在有效的范围+6到-8内。然而,如果使用+4929的偏移量,则∑Δ调制器的输出在无效的范围+8到-6之间,因为+8是不可用的。因此,对于非常大的信号,∑Δ调制器将以+4929的偏移量进行箝位,而输入信号将具有从顶端降低的动态范围。
图4A和4B示出了输入样本未施加和施加了特定偏移量情况下示例性∑Δ调制器设计的量化噪声。一般而言,偏移量可产生允许∑Δ调制器内的反馈更迅速地衰减内部状态的幅度的信号统计量,由此减小输出信号的方差。用不同的∑Δ调制器和/或不同偏移量可获得不同的噪声特性。对于给定的∑Δ调制器,可使用各种偏移量来降低带外量化噪声。可通过为∑Δ调制器选择合适的偏移量来获得合需噪声特性。该合适的偏移量可基于计算机仿真、实验测量、实验室测试等来确定。
移除经由加法器220引入的偏移量会是合需的。首先,该偏移量可能降低系统的有效动态范围,因为信号不再居中于两个电源轨线之间。因此,触碰轨线之一前的余量被降低。其次,输出信号可能是例如音频系统中从功率放大器耦合至扬声器的直流(DC)。在数字域中引入且未被移除的任何DC偏移量都将导致功率放大器输出处对标称中心电压的DC偏移。如果该DC偏移量相当大,则显著的DC功率可能流过扬声器线圈并且除了消耗更多的待机功率之外还可能损坏扬声器。
在一实施例中,在∑Δ调制器之前添加的偏移量在∑Δ调制器后被数字地移除,例如通过图1中的偏移量移除单元140或图2中的单元240。偏移量可通过从∑Δ调制器生成的输出样本减去该偏移量来移除。如果输出样本是以两种互补格式来表示且如果该偏移量在输入样本中近似为-1,则该偏移量可简单地通过反转输出样本中M个比特的每一个比特来移除。表1示出了4比特∑Δ调制器的二进制和十进制格式的输出以及二进制和十进制的反转后的输出。
表1
∑Δ调制器输出(二进制) | ∑Δ调制器输出(十进制) | 反转的∑Δ调制器输出(二进制) | 反转的∑Δ调制器输出(十进制) |
0111 | +7 | 1000 | -8 |
0110 | +6 | 1001 | -7 |
0101 | +5 | 1010 | -6 |
0100 | +4 | 1011 | -5 |
0011 | +3 | 1100 | -4 |
0010 | +2 | 1101 | -3 |
0001 | +1 | 1110 | -2 |
0000 | 0 | 1111 | -1 |
1111 | -1 | 0000 | 0 |
1110 | -2 | 0001 | +1 |
1101 | -3 | 0010 | +2 |
1100 | -4 | 0011 | +3 |
1011 | -5 | 0100 | +4 |
1010 | -6 | 0101 | +5 |
1001 | -7 | 0110 | +6 |
1000 | -8 | 0111 | +7 |
根据表1,∑Δ调制器的输出XOUT、和经反转的输出XCOR可表示为:
XCOR=-(1+XOUT) 式(4)
如表1和式(4)所示,将4比特∑Δ调制器的输出样本中4个比特的每个比特反转具有以下效应:(1)向输出样本添加偏移量+1和(2)反转结果样本。比特反转之后经校正的样本XOUT关于图2中来自数字处理器210的数据样本XDAT和来自内插滤波器214的输入样本XIN被反转。对于音频应用,信号反转不影响输出声音,从而无需校正信号反转。即使需要反转信号,在模拟电路内也通常有多条差分路径可以交换从而在没有电路开销的情况下反转信号。对于其中信号极性重要的应用,可将数据样本XDAT或输入样本XIN中任一个反转以应对源自比特反转的信号反转。
在另一示例中,在∑Δ调制器之前添加的偏移量在∑Δ调制器之后例如用图2中的DAC 250在模拟域中被移除。以下描述了用于在模拟域中移除偏移量的一特定实施例。
图5示出了图2中DAC 250的实施例的示意图。对于该实施例,DAC 250被实现为4比特开关电容器DAC。DAC 250包括对应4比特情形下16个可能水平的16个DAC元件510a到510p。每个DAC元件510包括电容器512和开关514、516、和518。电容器512具有耦合至节点A的一端和耦合至开关514、516、和518的一端的另一端。开关514的另一端耦合至高参考电压VREF_HI。开关516的另一端耦合至低参考电压VREF_LO。开关518的另一端耦合至中间或输入共模电压VICM。
这16个DAC元件510a到510p接收来自DEM单元242的16个控制信号,每个DAC元件一个控制信号。每个控制信号控制相关联的DAC元件510中的开关514和516。在时钟相位φ1期间,DAC元件510i的控制信号i(其中i=a,...,p)或者接通开关514以将电容器512耦合至VREF_HI或者将开关516接通将电容器512耦合至VREF_LO。取决于控制信号i的逻辑值,电容器512由此被耦合至VREF_HI或VREF_LO中的任意一个。在时钟相位φ2期间,所有16个DAC元件510a到510p的开关518都被接通,并且所有DAC元件的电容器512都被耦合至VICM。时钟相位φ1和φ2可分别对应用于DAC 250的时钟的逻辑高和逻辑低。
如果未向输入样本添加偏移量,则输出样本也将没有偏移量。在这种情形下,平均8个DAC元件将被耦合至VREF_HI,而平均8个DAC元件将被耦合至VREF_LO。如果VREF_HI=-VREF_LO,则提供给低通滤波器260的净平均输入可表达为:
8·Cunit·VREF_HI+8·Cunit·VREF_LO=0, 式(5)
其中Cunit是DAC元件510a到510p的每一个中电容器512的电容。
然而,如果向16比特输入样本添加了-4929的偏移量,则4比特输出样本将具有近似为-1的偏移量。在这种情形下,平均7个DAC元件将被耦合至VREF_HI,而平均9个DAC元件将被耦合至VREF_LO。如果VREF_HI=-VREF_LO,则提供给低通滤波器260的净平均输入可表达为:
7·Cunit·VREF_HI+9·Cunit·VREF_LO=-2·Cunit·VREF_HI。 Eq(6)
参照图5,两个DAC元件520a和520b可用于补偿式(6)中所示的偏移量。每个DAC元件520包括分别与DAC元件510内电容器512和开关514及518以相同方式工作的电容器522和开关524及528。DAC元件520a和520b的电容器522总是被耦合至VREF_HI并导致提供给低通滤波器260的净平均输入近似为0。
如果向16比特输入样本添加了-4929的16比特偏移量并且从4比特输出样本中移除了-1(对应于4096的16比特偏移量)的4比特偏移量,假定∑Δ调制器230具有1.0的增益,则残余的-833的16比特偏移量(对应于残余的0.20的4比特偏移量)残留在来自DAC的模拟信号中。在∑Δ调制器230具有1.0以外的其它增益的情况下,该残余偏移量可能不同。在任一情形下,该残余偏移量可在低通滤波器260中移除或留在模拟信号中。
图5还示出了图2中低通滤波器260的实施例。对于该实施例,低通滤波器260是用具有两个四路部分530a和530b的开关电容器双四路滤波器实现的。在每个四路部分530内,电容器534将一端耦合至放大器532的输出而将另一端耦合至开关536和538的一端。开关536的另一端耦合至放大器532的反相输入。开关538的另一端耦合至该四路部分的输入。电容器540耦合在放大器532的反相输入与该四路部分的输入之间。开关542耦合在该四路部分的输入与电路地之间。
开关550将其一端耦合至放大器532a的输出并将其另一端耦合至开关552的一端和电容器554的一端。开关552的另一端耦合至电路地。电容器554的另一端耦合至四路部分530b的输入。电容器560将其一端耦合至四路部分530b的输入并将另一端耦合至开关562和564的一端和反转缓冲器570的输入。反转缓冲器570可通过简单地交叉耦合差分电路设计中差分信号的配线来实现。开关562的另一端耦合至电路地,而开关564的另一端耦合至四路部分530b的输出。电容器572耦合在四路部分530a的输入与反转缓冲器570的输出之间。开关538a、536b、542b、550和562在时钟相位φ1期间被接通。开关536a、538b、542a、552和564在时钟相位φ2期间被接通。
图5示出了DAC 250和低通滤波器260的示例性设计。一般而言,DAC 250和低通滤波器260可用各种设计来实现。例如,低通滤波器260可用无源滤波器和/或有源滤波器来实现。
DEM单元242以预定或伪随机方式选择DAC 250中的不同DAC元件以减轻DAC中组件失配的不利影响。对于图5中所示的DAC实施例,组件失配可能是由于DAC元件510a到510p中电容器512的不同电容所引起的。通过选择不同的DAC元件,由于DAC元件的失配所引起的误差可被整形并被推至带外,从而无需先验地知道组件失配情况如何。
图6示出了图2中DEM单元242的实施例。对于该实施例,DEM单元242实现数据加权平均(DWA)方案。来自偏移量移除单元240的经校正的样本XCOR从零平均值表示被转换为平均值为8的表示。经转换的样本XDEM具有1到16的范围。每个经转换的样本启用该经转换的样本的值所指示的数目个DAC元件。这些DAC元件从紧跟在上一次选择的DAC元件之后的DAC元件开始以循环方式来选择。对于图6中所示的示例,DEM单元242接收经校正的样本序列-5,-3,+1,0,-2,...,并生成经转换的样本序列3,5,9,8,6,...DEM单元242为第一个经转换的样本3选择DAC元件1到3,然后为第二个经转换的样本5选择DAC元件4到8,然后为第三个经转换的样本9选择DAC元件9到16和DAC元件1,然后为第四个经转换的样本8选择DAC元件2到9,然后为第五个经转换的样本6选择DAC元件10到15,以此类推。
图6示出了DEM单元242的特定实施例。DEM单元242还可实现本领域已知的其它动态元件匹配算法。
图7示出了用于执行过采样和噪声整形的过程700的实施例。对数据样本执行上采样和内插滤波以生成输入样本(框712)。向输入样本添加偏移量以生成中间样本(框714)。对中间样本执行上采样和噪声整形以生成输出样本(框716)。从该输出样本中移除该偏移量的至少一部分(框718)。该偏移量可在数字域(例如,通过反转每个输出样本的所有比特)或在模拟域(例如,通过在DAC中添加偏移量)中移除。通常优选数字域中的偏移量移除,因为其通常不会增加噪声或损失或导致其它不利影响。
使用多个DAC元件将输出样本转换至模拟(框720)。例如使用DWA方案或一些其它DEM方案基于输出样本选择不同的DAC元件(框722)。对来自DAC的模拟信号滤波以移除带外噪声(框724)。经滤波的信号可被放大和/或缓冲以生成输出信号(框726)。
这里描述的带有偏移量的∑Δ调制技术和过采样DAC可用于诸如无线通信设备(例如,蜂窝电话、终端等)、电子消费设备(例如,立体声播放器、电视、CD播放器等)、计算机、及其它设备等各种电子设备。
过采样DAC可实现在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、和/或其它电子单元上。过采样DAC可实现在一个或多个IC管芯和一个或多个IC上。例如,图2中所示的数字IC管芯202上的所有电路都可实现在一个IC管芯上,所示的模拟IC管芯204上的所有电路都可实现在另一IC管芯上。作为另一示例,过采样DAC 100或200的所有或大部分电路都可实现在IC管芯上。过采样DAC还可用诸如CMOS、NMOS、BJT等各种IC工艺技术来制作。
过采样DAC的特定部分可以软件和/或固件来实现。例如,偏移量可用软件/固件来添加。这些软件/固件可被存储在存储器(例如,图1中的存储器112或图2中的存储器212)中,并由处理器(例如,处理器110或210)执行。该存储器可被实现在处理器内,或可外置于处理器。
提供前面对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对于本领域技术人员将是显而易见的,并且本文中定义的普适原理可被应用于其他实施例而不会脱离本发明的精神或范围。由此,本发明并非旨在被限定于本文中示出的实施例,而是应被授予与本文中公开的原理和新颖性特征一致的最广义的范围。
Claims (26)
1.一种装置,包括:
加法器,配置成向输入样本添加偏移量以生成中间样本;以及
Σ-Δ调制器,配置成对所述中间样本执行噪声整形并提供输出样本。
2.如权利要求1所述的装置,其特征在于,还包括:
偏移量移除单元,配置成从所述输出样本移除所述偏移量的至少一部分。
3.如权利要求1所述的装置,其特征在于,还包括:
偏移量移除单元,配置成从所述输出样本数字地移除所述偏移量的至少一部分。
4.如权利要求1所述的装置,其特征在于,每个输出样本包括多个比特。
5.如权利要求4所述的装置,其特征在于,还包括:
偏移量移除单元,配置成反转每个输出样本的所述多个比特的每一个以移除所述偏移量的至少一部分。
6.如权利要求1所述的装置,其特征在于,还包括:
内插滤波器,配置成对数据样本执行上采样和内插滤波并提供所述输入样本。
7.如权利要求1所述的装置,其特征在于,还包括:
数模转换器(DAC),其包括多个DAC元件并被配置成将所述输出样本转换至模拟;以及
动态元件匹配(DEM)单元,配置成基于所述输出样本选择所述多个DAC元件中的各不同元件。
8.如权利要求7所述的装置,其特征在于,所述DAC是开关电容器DAC,并且其中所述多个DAC元件包括多个可开关电容器。
9.如权利要求7所述的装置,其特征在于,所述DEM单元被配置成基于数据加权平均(DWA)方案来选择所述多个DAC元件。
10.如权利要求7所述的装置,其特征在于,还包括:
低通滤波器,配置成对来自所述DAC的模拟输出滤波。
11.如权利要求10所述的装置,其特征在于,所述低通滤波器是开关电容器滤波器。
12.如权利要求1所述的装置,其特征在于,添加至所述输入样本的所述偏移量导致所述输出样本具有约为-1的偏移量。
13.如权利要求1所述的装置,其特征在于,所述输入样本具有16比特的分辨率,以及其中所述偏移量为-4929。
14.如权利要求1所述的装置,其特征在于,所述加法器和所述Σ-Δ调制器是过采样DAC的部分。
15.如权利要求1所述的装置,其特征在于,所述输入样本对应音频信号。
16.一种集成电路,包括:
加法器,配置成向输入样本添加偏移量以生成中间样本;以及
Σ-Δ调制器,配置成对所述中间样本执行噪声整形并提供输出样本。
17.如权利要求16所述的集成电路,其特征在于,还包括:
偏移量移除单元,配置成从所述输出样本移除所述偏移量的至少一部分。
18.如权利要求16所述的集成电路,其特征在于,还包括:
内插滤波器,配置成对数据样本执行上采样和内插滤波并提供所述输入样本。
19.一种方法,包括:
向输入样本添加偏移量以生成中间样本;以及
对所述中间样本执行噪声整形以生成输出样本。
20.如权利要求19所述的方法,其特征在于,还包括:
从所述输出样本移除所述偏移量的至少一部分。
21.如权利要求19所述的方法,其特征在于,还包括:
对数据样本执行上采样和内插滤波以生成所述输入样本。
22.如权利要求19所述的方法,其特征在于,还包括:
使用多个数模转换器(DAC)元件将所述输出样本转换至模拟;以及
基于所述输出样本选择所述多个DAC元件中的各不同元件。
23.一种装置,包括:
用于向输入样本添加偏移量以生成中间样本的装置;以及
用于对所述中间样本执行噪声整形以生成输出样本的装置。
24.如权利要求23所述的装置,其特征在于,还包括:
用于从所述输出样本移除所述偏移量的至少一部分的装置。
25.如权利要求23所述的装置,其特征在于,还包括:
用于对数据样本执行上采样和内插滤波以生成所述输入样本的装置。
26.如权利要求23所述的装置,其特征在于,还包括:
用于使用多个数模转换器(DAC)元件将所述输出样本转换至模拟的装置;以及
用于基于所述输出样本选择所述多个DAC元件中的各不同元件的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/489,960 | 2006-07-19 | ||
US11/489,960 US7456766B2 (en) | 2006-07-19 | 2006-07-19 | Sigma-delta modulation with offset |
PCT/US2007/060340 WO2007082237A1 (en) | 2006-01-11 | 2007-01-10 | Sigma-delta modulation with offset |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101379709A true CN101379709A (zh) | 2009-03-04 |
CN101379709B CN101379709B (zh) | 2011-10-12 |
Family
ID=40155364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800045284A Active CN101379709B (zh) | 2006-07-19 | 2007-01-10 | 带有偏移量的∑-△调制 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7456766B2 (zh) |
EP (1) | EP2041875B1 (zh) |
KR (1) | KR100993155B1 (zh) |
CN (1) | CN101379709B (zh) |
AT (1) | ATE522980T1 (zh) |
WO (1) | WO2007082237A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340718A (zh) * | 2010-07-14 | 2012-02-01 | 扬智科技股份有限公司 | 具有三角积分调变架构的音讯产生装置及其方法 |
CN102545905A (zh) * | 2011-12-27 | 2012-07-04 | 华为技术有限公司 | 数模转换器 |
CN103457608A (zh) * | 2012-05-30 | 2013-12-18 | 英飞凌科技股份有限公司 | 用于操作模数转换器的系统和方法 |
CN106899304A (zh) * | 2017-01-19 | 2017-06-27 | 电子科技大学 | 一种基于数据权重平均化方法的多比特sigma‑delta调制器及调制方法 |
CN107465412A (zh) * | 2016-06-06 | 2017-12-12 | 联发科技股份有限公司 | Δ‑σ调制器、模拟‑数字转换器和信号转换方法 |
CN108028662A (zh) * | 2015-09-15 | 2018-05-11 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
CN111000578A (zh) * | 2019-12-25 | 2020-04-14 | 东软医疗系统股份有限公司 | 图像重建方法、装置、ct设备及ct系统 |
CN111083941A (zh) * | 2018-08-21 | 2020-04-28 | 康姆索利德有限责任公司 | 模数转换器 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528752B1 (en) * | 2007-04-13 | 2009-05-05 | Link—A—Media Devices Corporation | Offset compensation scheme using a DAC |
US7760123B2 (en) * | 2007-10-08 | 2010-07-20 | General Electric Company | Data acquisition system for photon counting and energy discriminating detectors |
US7825844B2 (en) | 2008-02-06 | 2010-11-02 | Qualcomm Incorporated | Adaptive high-order digital-to-analog conversion |
US20090240390A1 (en) * | 2008-03-21 | 2009-09-24 | Nenad Nenadic | System and method for component monitoring |
US8400337B1 (en) | 2010-01-27 | 2013-03-19 | Link—A—Media Devices Corporation | Offset cancellation by biasing the body of a transistor |
US8571309B2 (en) * | 2011-11-15 | 2013-10-29 | At&T Intellectual Property I, L.P. | System and method of image upsampling |
US9020066B2 (en) * | 2012-03-23 | 2015-04-28 | Innophase Inc. | Single-bit direct modulation transmitter |
US9264282B2 (en) | 2013-03-15 | 2016-02-16 | Innophase, Inc. | Polar receiver signal processing apparatus and methods |
US9083588B1 (en) | 2013-03-15 | 2015-07-14 | Innophase, Inc. | Polar receiver with adjustable delay and signal processing metho |
CN103762990B (zh) * | 2014-01-13 | 2017-01-25 | 东南大学 | 一种噪声抑制能力增强的σδ调制器结构 |
CN107809604B (zh) * | 2017-10-25 | 2020-11-06 | 天津大学 | 用于大面阵红外图像传感器的行通道读出电路 |
JP6970586B2 (ja) * | 2017-11-07 | 2021-11-24 | ローム株式会社 | Δς変調器 |
US11152951B2 (en) | 2019-12-17 | 2021-10-19 | Stmicroelectronics International N.V. | Quad switched multibit digital to analog converter and continuous time sigma-delta modulator |
US11451240B2 (en) | 2020-07-21 | 2022-09-20 | Stmicroelectronics International N.V. | Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator |
US11962317B2 (en) * | 2022-05-31 | 2024-04-16 | Qualcomm Incorporated | Noise shaping in multi-stage analog-to-digital converters |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1580447A (en) * | 1976-12-01 | 1980-12-03 | Post Office | Code converters |
JPH01198830A (ja) | 1988-02-03 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
JP2801644B2 (ja) * | 1989-06-05 | 1998-09-21 | パイオニア株式会社 | ディザ回路 |
JP3104108B2 (ja) * | 1992-09-07 | 2000-10-30 | ソニー株式会社 | アナログ/デジタルコンバータ |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
JP3425344B2 (ja) * | 1997-12-05 | 2003-07-14 | 株式会社東芝 | D/a変換器 |
US6834335B2 (en) * | 2001-06-11 | 2004-12-21 | Fujitsu Limited | System and method for reducing transitions on address buses |
US6677875B2 (en) * | 2002-04-29 | 2004-01-13 | Motorola, Inc. | Sigma-delta analog-to-digital converter and method |
US7116721B1 (en) * | 2002-05-20 | 2006-10-03 | Cirrus Logic, Inc. | Delta-sigma modulators with integral digital low-pass filtering |
CN100401638C (zh) * | 2003-09-29 | 2008-07-09 | 苏州顺芯半导体有限公司 | 数模转换器中的数字软开关及其控制数模转换的方法 |
JP3971414B2 (ja) * | 2004-07-16 | 2007-09-05 | ローム株式会社 | A/d変換装置、およびこれを用いた通信機器 |
-
2006
- 2006-07-19 US US11/489,960 patent/US7456766B2/en not_active Expired - Fee Related
-
2007
- 2007-01-10 EP EP07710039A patent/EP2041875B1/en not_active Not-in-force
- 2007-01-10 KR KR1020087019692A patent/KR100993155B1/ko active IP Right Grant
- 2007-01-10 WO PCT/US2007/060340 patent/WO2007082237A1/en active Application Filing
- 2007-01-10 CN CN2007800045284A patent/CN101379709B/zh active Active
- 2007-01-10 AT AT07710039T patent/ATE522980T1/de not_active IP Right Cessation
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340718A (zh) * | 2010-07-14 | 2012-02-01 | 扬智科技股份有限公司 | 具有三角积分调变架构的音讯产生装置及其方法 |
CN102545905A (zh) * | 2011-12-27 | 2012-07-04 | 华为技术有限公司 | 数模转换器 |
CN102545905B (zh) * | 2011-12-27 | 2015-05-06 | 华为技术有限公司 | 数模转换器 |
CN103457608A (zh) * | 2012-05-30 | 2013-12-18 | 英飞凌科技股份有限公司 | 用于操作模数转换器的系统和方法 |
CN103457608B (zh) * | 2012-05-30 | 2016-11-23 | 英飞凌科技股份有限公司 | 用于操作模数转换器的系统和方法 |
CN108028662A (zh) * | 2015-09-15 | 2018-05-11 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
CN108028662B (zh) * | 2015-09-15 | 2022-01-25 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
CN107465412A (zh) * | 2016-06-06 | 2017-12-12 | 联发科技股份有限公司 | Δ‑σ调制器、模拟‑数字转换器和信号转换方法 |
CN107465412B (zh) * | 2016-06-06 | 2021-04-02 | 联发科技股份有限公司 | Δ-σ调制器、模拟-数字转换器和信号转换方法 |
CN106899304B (zh) * | 2017-01-19 | 2020-02-18 | 电子科技大学 | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 |
CN106899304A (zh) * | 2017-01-19 | 2017-06-27 | 电子科技大学 | 一种基于数据权重平均化方法的多比特sigma‑delta调制器及调制方法 |
CN111083941A (zh) * | 2018-08-21 | 2020-04-28 | 康姆索利德有限责任公司 | 模数转换器 |
CN111000578A (zh) * | 2019-12-25 | 2020-04-14 | 东软医疗系统股份有限公司 | 图像重建方法、装置、ct设备及ct系统 |
CN111000578B (zh) * | 2019-12-25 | 2023-05-02 | 东软医疗系统股份有限公司 | 图像重建方法、装置、ct设备及ct系统 |
Also Published As
Publication number | Publication date |
---|---|
KR100993155B1 (ko) | 2010-11-09 |
EP2041875B1 (en) | 2011-08-31 |
WO2007082237A1 (en) | 2007-07-19 |
US20070139239A1 (en) | 2007-06-21 |
EP2041875A1 (en) | 2009-04-01 |
KR20080095874A (ko) | 2008-10-29 |
US7456766B2 (en) | 2008-11-25 |
CN101379709B (zh) | 2011-10-12 |
ATE522980T1 (de) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101379709B (zh) | 带有偏移量的∑-△调制 | |
CN107770708B (zh) | 具有可配置的灵敏度、频率响应和噪声传递函数的数字硅麦克风 | |
KR102197272B1 (ko) | 스위칭가능한 2차 재생 경로 | |
US6249237B1 (en) | System and method for bandpass shaping in an oversampling converter | |
KR101840730B1 (ko) | 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
US9191025B1 (en) | Segmented digital-to-analog converter | |
US6441761B1 (en) | High speed, high resolution digital-to-analog converter with off-line sigma delta conversion and storage | |
JP2011526453A (ja) | デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム | |
US20060087463A1 (en) | Error feedback structure for delta-sigma modulators with improved stability | |
KR20100005217A (ko) | 저전력 디지털-아날로그 변환기 | |
US20140185835A1 (en) | One-bit digital-to-analog converter offset cancellation | |
US20020171571A1 (en) | PC card and wlan system having high speed, high resolution, digital-to analog converter with off-line sigma delta conversion and storage | |
JP5113285B2 (ja) | オフセットを用いるシグマ−デルタ変調 | |
JP3636130B2 (ja) | トレリス型ノイズシェイピング変調器 | |
US11303295B1 (en) | SDM encoder and related signal processing system | |
CN101145785A (zh) | 一种过采样增量调制方法和装置 | |
US11329634B1 (en) | Digital filter structure | |
CN104796680B (zh) | 音频或视频信号处理系统、方法和电子设备 | |
CN111865322B (zh) | 和差式模拟数字转换器及其操作方法 | |
Wong et al. | A 1-V 90dB DR audio stereo DAC with embedding headphone driver | |
Zhao et al. | A digital front-end of 16-bit audio delta-sigma DAC with improved CSE method and novel DWA | |
Reefman et al. | ÓÒÚ ÒØ ÓÒ È Ô Ö | |
JP2005123713A (ja) | マルチ・チャネル共有抵抗列デジタル/アナログ・コンバータのシステム及び該コンバータの出力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |