CN111865322B - 和差式模拟数字转换器及其操作方法 - Google Patents

和差式模拟数字转换器及其操作方法 Download PDF

Info

Publication number
CN111865322B
CN111865322B CN201910707886.6A CN201910707886A CN111865322B CN 111865322 B CN111865322 B CN 111865322B CN 201910707886 A CN201910707886 A CN 201910707886A CN 111865322 B CN111865322 B CN 111865322B
Authority
CN
China
Prior art keywords
dynamic element
element matching
feedback signal
algorithm
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910707886.6A
Other languages
English (en)
Other versions
CN111865322A (zh
Inventor
陈乔民
吴明远
石世一
陈柏良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN111865322A publication Critical patent/CN111865322A/zh
Application granted granted Critical
Publication of CN111865322B publication Critical patent/CN111865322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开一种和差式(Σ‑Δ)模拟数字转换器及其操作方法。Σ‑Δ模拟数字转换器包括Σ‑Δ调制器、动态元件匹配(DEM)电路以及控制电路。Σ‑Δ调制器的输入端用以接收模拟信号。Σ‑Δ调制器经配置以依据反馈信号而将模拟信号转换为数字信号。DEM电路耦接至Σ‑Δ调制器，以接收该数字信号。DEM电路经配置以对数字信号进行DEM算法而产生反馈信号，并将反馈信号提供给Σ‑Δ调制器。控制电路监听数字信号，以检测静音期间。控制电路在静音期间禁能DEM电路，以暂停DEM算法的进行。

Description

和差式模拟数字转换器及其操作方法
技术领域
本发明涉及一种模拟数字转换器(analog-to-digital converter，ADC)，且特别涉及一种和差式(Sigma-Delta，以下称Σ-Δ)模拟数字转换器及其操作方法。
背景技术
模拟数字转换器已广泛应用于各种电子装置(例如通信装置、消费性电子产品、音响设备等)。然而，在模拟数字转换器内部，无可避免的会有元件不匹配所造成的非线性问题。此类问题对于Σ-Δ调制器(Modulator)格外重要。动态元件匹配(dynamic elementmatching，以下称DEM)技术可以解决模拟数字转换器的非线性问题。一般的DEM电路可以进行数据加权平均(Data Weighted Averaging，以下称DWA)算法，以提供反馈信号(数字码)给Σ-Δ调制器。一般来说，DWA算法的优点如下：可达成第一阶噪声整波(first-ordernoise shaping)；其可降低模拟数字转换器内部的元件不匹配效应；从信号噪声比(signalnoise ratio，SNR)与整体谐波失真(total harmonic distortion，THD)的观点来看，其效能较佳，因其可降低在模拟数字转换器的模拟部分(如切换电容滤波器，switched-capacitor reconstruction filter，SCF)的输入端的电容不匹配现象。不过，DWA算法仍有待解决的问题。比如，DWA算法可能会产生频带内音频(in-band tone)，所以，无噪声动态范围(spur-free dynamic range，SFDR)性能可能较差。
再者，当被输入至模拟数字转换器的模拟信号处于静音(mute)期间，一般的DEM电路仍然持续进行DWA算法，以扰乱反馈信号(数字码)。然而，对于处于静音期间的模拟信号而言，DEM电路运行DWA算法所耗费的功率是无意义的。
须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的已知技术。在“背景技术”段落所公开的内容，不代表该内容在本发明申请前已被本领域技术人员所知悉。
发明内容
本发明提供一种和差式(Sigma-Delta，以下称Σ-Δ)模拟数字转换器(analog-to-digital converter，ADC)及其操作方法，用以在静音(mute)期间降低动态元件匹配(dynamic element matching，以下称DEM)电路的功耗。
本发明的一实施例提供一种Σ-Δ模拟数字转换器。所述Σ-Δ模拟数字转换器包括Σ-Δ调制器、DEM电路以及控制电路。Σ-Δ调制器的输入端用以接收模拟信号。Σ-Δ调制器经配置以依据反馈信号而将模拟信号转换为数字信号。DEM电路耦接至Σ-Δ调制器，以接收该数字信号。DEM电路经配置以对数字信号进行至少一DEM算法而产生反馈信号，并将反馈信号提供给Σ-Δ调制器。控制电路耦接至Σ-Δ调制器，以接收该数字信号。控制电路监听数字信号，以检测静音期间。控制电路在静音期间禁能DEM电路，以暂停所述至少一DEM算法的进行。
本发明的一实施例提供一种Σ-Δ模拟数字转换器的操作方法。所述操作方法包括：由Σ-Δ调制器依据反馈信号而将模拟信号转换为数字信号；由DEM电路对数字信号进行至少一DEM算法，以产生反馈信号；由DEM电路将反馈信号提供给Σ-Δ调制器；由控制电路监听数字信号，以检测静音期间；以及由控制电路在静音期间禁能DEM电路，以暂停所述至少一DEM算法的进行。
本发明的一实施例提供一种Σ-Δ模拟数字转换器。所述Σ-Δ模拟数字转换器包括Σ-Δ调制器、第一DEM电路、第二DEM电路以及切换电路。Σ-Δ调制器的输入端用以接收模拟信号。Σ-Δ调制器经配置以依据反馈信号而将模拟信号转换为数字信号。第一DEM电路的输入端耦接至Σ-Δ调制器，以接收数字信号。第一DEM电路经配置以对数字信号进行第一DEM算法而产生第一反馈信号。第二DEM电路的输入端耦接至Σ-Δ调制器，以接收数字信号。第二DEM电路经配置以对数字信号进行不同于第一DEM算法的第二DEM算法，而产生第二反馈信号。切换电路的共同端耦接至Σ-Δ调制器，以提供反馈信号。切换电路的第一选择端耦接至第一DEM电路，以接收第一反馈信号。切换电路的第二选择端耦接至第二DEM电路，以接收第二反馈信号。
本发明的一实施例提供一种Σ-Δ模拟数字转换器的操作方法。所述操作方法包括：由Σ-Δ调制器依据反馈信号而将模拟信号转换为数字信号；由第一DEM电路对数字信号进行第一DEM算法，以产生第一反馈信号；由第二DEM电路对数字信号进行不同于第一DEM算法的第二DEM算法，以产生第二反馈信号；以及由切换电路动态选择第一反馈信号与第二反馈信号其中一个做为反馈信号。
基于上述，在本发明的一些实施例中，所述Σ-Δ模拟数字转换器及其操作方法可以在静音期间禁能DEM电路，以暂停DEM算法的进行。因此，在静音期间DEM电路的功耗可以被降低。在本发明的另一些实施例中，所述Σ-Δ模拟数字转换器及其操作方法可以运行两种(或更多种)DEM算法，以产生两种(或更多种)反馈信号。所述Σ-Δ模拟数字转换器可以动态选择(切换)这些反馈信号其中一个给Σ-Δ调制器(亦即Σ-Δ调制器所接收的反馈信号混和了不同DEM算法的输出码)。因此，相较于一般的Σ-Δ模拟数字转换器，本发明的实施例所述Σ-Δ模拟数字转换器的无噪声动态范围(spur-free dynamic range，SFDR)性能较佳。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例所绘示的一种多通道和差式(Σ-Δ)模拟数字转换装置的电路方块(circuit block)示意图。
图2是依照本发明的一实施例所绘示的一种Σ-Δ模拟数字转换器的操作方法的流程示意图。
图3是依照本发明的一实施例说明图1所示动态元件匹配(DEM)电路的电路方块示意图。
图4是依照本发明的一实施例所绘示的一种Σ-Δ模拟数字转换器的操作方法的流程示意图。
图5是依照本发明的一实施例说明图3所示切换电路的切换操作示意图。
图6是依照本发明的一实施例说明图3所示Σ-Δ模拟数字转换器在静音期间的切换操作示意图。
【符号说明】
100：多通道和差式(Σ-Δ)模拟数字转换装置
110：多工器
120：和差式(Σ-Δ)模拟数字转换器
121：和差(Σ-Δ)调制器
122：动态元件匹配(DEM)电路
123：控制电路
130：降频滤波器
140：解多工器
150：高通滤波器(HPF)
310：第一DEM电路
320：第二DEM电路
330：切换电路
AIN、IN1、IN2、INn：模拟信号
DOUT、OUT1、OUT2、OUTn：数字信号
FB、FB1、FB2：反馈信号
S210～S240、S410～S440：步骤
t1、t2、t3、t4、t5、t6、t7、t8、t9、t10：时间
E1、E2、E3、E4、E5、E6、E7、E8：位
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本申请说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例所绘示的一种多通道和差式(Sigma-Delta，以下称Σ-Δ)模拟数字转换装置100的电路方块(circuit block)示意图。多通道Σ-Δ模拟数字转换装置100可以被应用于具有多个影音通道(多个监视摄影机)的监视系统。图1所示多通道Σ-Δ模拟数字转换装置100包括多工器110、Σ-Δ模拟数字转换器(analog-to-digitalconverter，ADC)120、降频滤波器(decimation filter)130、解多工器140以及高通滤波器(high pass filter，HPF)150。多工器110的n个选择端接收来自不同通道的多个模拟信号(例如音频信号)IN1、IN2、…、INn，其中通道的数量n可以依照设计需求来决定。
Σ-Δ模拟数字转换器120的输入端耦接至多工器110的共同端，以接收模拟信号AIN。Σ-Δ模拟数字转换器120可以将模拟信号转换为数字信号。降频滤波器130的输入端耦接至Σ-Δ模拟数字转换器120的输出端，以接收数字信号DOUT。依照设计需求，降频滤波器130可以是串联积分梳形(cascaded integrator-comb，CIC)滤波器或是其他滤波器。解多工器140的共同端耦接至降频滤波器130的输出端。解多工器140的n个选择端通过高通滤波器150提供多个数字信号(例如音频信号)OUT1、OUT2、…、OUTn至不同通道。因此，多个通道可以时分(time division)共用单一个Σ-Δ模拟数字转换器120。
在图1所示实施例中，Σ-Δ模拟数字转换器120包括和差(Σ-Δ)调制器121、动态元件匹配(dynamic element matching，以下称DEM)电路122以及控制电路123。Σ-Δ调制器121的输入端接收来自多工器110的模拟信号AIN。Σ-Δ调制器121可以依据反馈信号FB而将模拟信号AIN转换为数字信号DOUT。数字信号DOUT被传输至降频滤波器130的输入端。依照设计需求，Σ-Δ调制器121可以是一般的(或已知的)Σ-Δ调制器或是其他Σ-Δ调制器。
图2是依照本发明的一实施例所绘示的一种Σ-Δ模拟数字转换器120的操作方法的流程示意图。请参照图1与图2。在步骤S210中，Σ-Δ调制器121可以依据反馈信号FB而将模拟信号AIN转换为数字信号DOUT。DEM电路122耦接至Σ-Δ调制器121，以接收数字信号DOUT。在步骤S220中，DEM电路122可以对数字信号DOUT进行至少一DEM算法，以产生反馈信号FB。依照设计需求，所述至少一DEM算法包括数据加权平均(Data Weighted Averaging，以下称DWA)算法、树状结构(Tree Structured)算法或是其他DEM算法。DWA算法与树状结构算法为公知技术，故在此不予赘述。DEM电路122在步骤S220中可以将反馈信号FB提供给Σ-Δ调制器121。
控制电路123耦接至Σ-Δ调制器121，以接收数字信号DOUT。在步骤S230中，控制电路123可以监听数字信号DOUT，以检测静音期间。举例来说，当数字信号DOUT在一段时间内都保持于某个数字码(例如在数字信号DOUT的值域中的中央值)时，控制电路123可以判断数字信号DOUT处于静音期间(亦即模拟信号AIN处于静音期间)。
在静音期间，控制电路123可以禁能(disable)DEM电路122，以暂停所述至少一DEM算法的进行(步骤S240)。因此，在静音期间DEM电路122的功耗可以被降低。在静音期间结束后，控制电路123可以致能(enable)DEM电路122，以恢复所述至少一DEM算法的进行。
图3是依照本发明的一实施例说明图1所示动态元件匹配(DEM)电路122的电路方块示意图。图3所示DEM电路122包括第一DEM电路310、第二DEM电路320以及切换电路330。在图3所示实施例中，DEM电路122配置了两个DEM电路310与320，然而DEM电路122的实施方式不应因此受限。依照设计需求，在其他实施例中，DEM电路122可以配置三个(或更多个)DEM电路。
图4是依照本发明的一实施例所绘示的一种Σ-Δ模拟数字转换器120的操作方法的流程示意图。请参照图3与图4。在步骤S410中，Σ-Δ调制器121可以依据反馈信号FB而将模拟信号AIN转换为数字信号DOUT。第一DEM电路310的输入端耦接至Σ-Δ调制器121，以接收数字信号DOUT。在步骤S420中，第一DEM电路310可以对数字信号DOUT进行第一DEM算法，以产生第一反馈信号FB1。第二DEM电路320的输入端耦接至Σ-Δ调制器121，以接收数字信号DOUT。在步骤S430中，第二DEM电路320可以对数字信号DOUT进行的第二DEM算法(不同于第一DEM算法)，以产生第二反馈信号FB2。
所述第一DEM算法与所述第二DEM算法可以依照设计需求来选定。举例来说，所述第一DEM算法可以包括位连续性算法，以及所述第二DEM算法可以包括位分散性算法。所述位连续性算法可以包括数据加权平均(DWA)算法或是其他算法，而所述位分散性算法可以包括树状结构(Tree Structured)算法或是其他算法。
切换电路330的共同端耦接至Σ-Δ调制器121，以提供反馈信号FB。切换电路330的第一选择端耦接至第一DEM电路310，以接收第一反馈信号FB1。切换电路330的第二选择端耦接至第二DEM电路320，以接收第二反馈信号FB2。切换电路330可以是开关、多工器或是其他路由电路/元件。切换电路330受控于控制电路123，来动态动态选择第一反馈信号FB1与第二反馈信号FB2其中一个做为反馈信号FB(步骤S440)。控制电路123可以依照预设切换规则来控制切换电路330的切换操作。所述预设切换规则可以依照设计需求来决定。
图5是依照本发明的一实施例说明图3所示切换电路330的切换操作示意图。在图5所示具体范例中，第一DEM电路310所进行的第一DEM算法被假设是一般的数据加权平均(DWA)算法，而第二DEM电路320所进行的第二DEM算法被假设是一般的树状结构(TreeStructured)算法。如图5所示，第一DEM电路310可以对数字信号DOUT分别在时间t1、t2、t3、t4、t5、t6、t7、t8、t9与t10进行DWA算法，以产生第一反馈信号FB1。在图5所示具体范例中，第一反馈信号FB1具有位E1、位E2、位E3、位E4、位E5、位E6、位E7与位E8。第二DEM电路320可以对数字信号DOUT分别在时间t1～t10进行的树状结构算法，以产生第二反馈信号FB2。在图5所示具体范例中，第二反馈信号FB2具有位E1～E8。在图5所示表格中，填有数字的方格表示对应的位的逻辑值为“真”，而空白的方格表示对应的位的逻辑值为“伪”。
控制电路123可以依照预设切换规则来控制切换电路330的切换操作。基于控制电路123的控制，切换电路330可以动态动态选择第一反馈信号FB1与第二反馈信号FB2其中一个做为反馈信号FB。举例来说，在图5所示具体范例中，切换电路330在时间t1选择第一反馈信号FB1做为反馈信号FB，在时间t2选择第二反馈信号FB2做为反馈信号FB，在时间t3选择第二反馈信号FB2做为反馈信号FB，以及在时间t4选择第一反馈信号FB1做为反馈信号FB。
第一DEM电路310所运行的第一DEM算法与第二DEM电路320所运行的第二DEM算法可以是互补的不同算法。所述第一DEM算法可以包括位连续性算法，以及所述第二DEM算法可以包括位分散性算法。切换电路330可以动态选择(切换)第一DEM算法所产生的第一反馈信号FB1以及第二DEM算法所产生的第二反馈信号FB2其中一个给Σ-Δ调制器121。亦即，Σ-Δ调制器121所接收的反馈信号FB混和了不同DEM算法的输出码。因此，相较于一般的Σ-Δ模拟数字转换器，本发明的实施例所述Σ-Δ模拟数字转换器120的无噪声动态范围(spur-free dynamic range，SFDR)性能较佳。
图6是依照本发明的一实施例说明图3所示Σ-Δ模拟数字转换器120在静音期间的切换操作示意图。图5所示表格与时间的相关说明可以适用于图6所示具体范例，故不再赘述这些内容。
控制电路123可以监听数字信号DOUT，以检测静音期间。在图6所示具体范例中，当数字信号DOUT在一段时间内都保持于数字信号DOUT的值域中的中央值(例如为“4”)时，控制电路123可以判断数字信号DOUT处于静音期间(亦即模拟信号AIN处于静音期间)。在此假设，控制电路123检测到从时间t4至时间t8是静音期间。在静音期间，控制电路123可以禁能第一DEM电路310与第二DEM电路320。因此，第一DEM电路310在静音期间可以暂停DWA算法(第一DEM算法)的进行，以及第二DEM电路320在静音期间可以暂停树状结构算法(第二DEM算法)的进行。在静音期间，控制电路123还可以控制切换电路330在静音期间保持先前状态，亦即以第一反馈信号FB1与第二反馈信号FB2其中一个做为反馈信号FB，如图6所示。因此，在静音期间DEM电路122的功耗可以被降低。
在静音期间结束后，控制电路123在正常操作期间可以致能第一DEM电路310与第二DEM电路320，以恢复DWA算法与树状结构算法的进行。基于控制电路123的控制，切换电路330在正常操作期间可以动态选择第一反馈信号FB1与第二反馈信号FB2其中一个做为反馈信号FB。
依照不同的设计需求，上述控制电路123、第一DEM电路310和/或第二DEM电路320的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多个的组合形式。
以硬件形式而言，上述控制电路123、第一DEM电路310和/或第二DEM电路320可以实现于集成电路(integrated circuit)上的逻辑电路。上述控制电路123、第一DEM电路310和/或第二DEM电路320的相关功能可以利用硬件描述语言(hardware descriptionlanguages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述控制电路123、第一DEM电路310和/或第二DEM电路320的相关功能可以被实现于一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integratedcircuit，ASIC)、数字信号处理器(digital signal processor，DSP)、场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)和/或其他处理单元中的各种逻辑区块、模块和电路。
以软件形式和/或固件形式而言，上述控制电路123、第一DEM电路310和/或第二DEM电路320的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或组合语言)或其他合适的编程语言来实现上述控制电路123、第一DEM电路310和/或第二DEM电路320的相关功能。所述编程码可以被记录/存放在记录介质中，所述记录介质中例如包括只读存储器(Read Only Memory，ROM)、存储装置和/或随机存取存储器(Random Access Memory，RAM)。计算机、中央处理器(CentralProcessing Unit，CPU)、控制器、微控制器或微处理器可以从所述记录介质中读取并执行所述编程码，从而达成相关功能。作为所述记录介质，可使用“非临时的计算机可读介质(non-transitory computer readable medium)”，例如可使用带(tape)、碟(disk)、卡(card)、半导体存储器、可编程设计的逻辑电路等。而且，所述程序也可经由任意传输介质(通信网络或广播电波等)而提供给所述计算机(或CPU)。所述通信网络例如是互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质。
综上所述，在本发明的一些实施例中，Σ-Δ模拟数字转换器120及其操作方法可以在静音期间禁能DEM电路122，以暂停DEM算法的进行。因此，在静音期间DEM电路122的功耗可以被降低。在本发明的另一些实施例中，Σ-Δ模拟数字转换器120及其操作方法可以运行两种(或更多种)DEM算法，以产生两种(或更多种)反馈信号。Σ-Δ模拟数字转换器120可以动态选择(切换)这些反馈信号其中一个给Σ-Δ调制器121。亦即，Σ-Δ调制器121所接收的反馈信号FB混和了不同DEM算法的输出码。因此，相较于一般的Σ-Δ模拟数字转换器，本发明的实施例所述Σ-Δ模拟数字转换器120的无噪声动态范围(SFDR)性能较佳。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (28)

1.一种和差式模拟数字转换器，其特征在于，所述和差式模拟数字转换器包括：
和差调制器，具有输入端用以接收模拟信号，经配置以依据反馈信号而将该模拟信号转换为数字信号；
动态元件匹配电路，耦接至该和差调制器以接收该数字信号，经配置以对该数字信号进行至少一个动态元件匹配算法而产生该反馈信号，并将该反馈信号提供给该和差调制器；以及
控制电路，耦接至该和差调制器以接收该数字信号，其中该控制电路监听该数字信号以检测静音期间，该控制电路在该静音期间禁能该动态元件匹配电路以降低该动态元件匹配电路的功率消耗，且该动态元件匹配电路在该静音期间暂停所述至少一个动态元件匹配算法的进行。
2.如权利要求1所述的和差式模拟数字转换器，其特征在于，所述控制电路在该静音期间结束后致能该动态元件匹配电路以恢复所述至少一个动态元件匹配算法的进行。
3.如权利要求1所述的和差式模拟数字转换器，其特征在于，所述动态元件匹配电路包括：
第一动态元件匹配电路，具有输入端耦接至该和差调制器以接收该数字信号，其中该第一动态元件匹配电路对该数字信号进行第一动态元件匹配算法而产生第一反馈信号；
第二动态元件匹配电路，具有输入端耦接至该和差调制器以接收该数字信号，其中该第二动态元件匹配电路对该数字信号进行不同于该第一动态元件匹配算法的第二动态元件匹配算法而产生第二反馈信号；以及
切换电路，具有共同端耦接至该和差调制器以提供该反馈信号，其中该切换电路的第一选择端耦接至该第一动态元件匹配电路以接收该第一反馈信号，以及该切换电路的一第二选择端耦接至该第二动态元件匹配电路以接收该第二反馈信号。
4.如权利要求3所述的和差式模拟数字转换器，其特征在于，所述第一动态元件匹配算法包括位连续性算法，以及该第二动态元件匹配算法包括位分散性算法。
5.如权利要求4所述的和差式模拟数字转换器，其特征在于，所述位连续性算法包括数据加权平均算法，以及该位分散性算法包括树状结构算法。
6.如权利要求3所述的和差式模拟数字转换器，其特征在于，所述第一动态元件匹配电路受控于该控制电路，以及该控制电路在该静音期间禁能该第一动态元件匹配电路以暂停该第一动态元件匹配算法的进行。
7.如权利要求3所述的和差式模拟数字转换器，其特征在于，所述第二动态元件匹配电路受控于该控制电路，以及该控制电路在该静音期间禁能该第二动态元件匹配电路以暂停该第二动态元件匹配算法的进行。
8.如权利要求3所述的和差式模拟数字转换器，其特征在于，所述切换电路受控于该控制电路，该控制电路在正常操作期间控制该切换电路以动态选择该第一反馈信号与该第二反馈信号其中一个做为该反馈信号，以及该控制电路在该静音期间控制该切换电路以保持以该第一反馈信号与该第二反馈信号其中一个做为该反馈信号。
9.一种和差式模拟数字转换器的操作方法，其特征在于，所述操作方法包括：
由和差调制器依据反馈信号而将模拟信号转换为数字信号；
由动态元件匹配电路对该数字信号进行至少一个动态元件匹配算法，以产生该反馈信号；
由该动态元件匹配电路将该反馈信号提供给该和差调制器；
由控制电路监听该数字信号，以检测静音期间；以及
由该控制电路在该静音期间禁能该动态元件匹配电路，以降低该动态元件匹配电路的功率消耗，且该动态元件匹配电路在该静音期间暂停所述至少一个动态元件匹配算法的进行。
10.如权利要求9所述的操作方法，其特征在于，所述操作方法还包括：
由该控制电路在该静音期间结束后致能该动态元件匹配电路，以恢复所述至少一个动态元件匹配算法的进行。
11.如权利要求9所述的操作方法，其特征在于，进行至少一个动态元件匹配算法的步骤包括：
由第一动态元件匹配电路对该数字信号进行第一动态元件匹配算法，以产生第一反馈信号；
由第二动态元件匹配电路对该数字信号进行不同于该第一动态元件匹配算法的第二动态元件匹配算法，以产生第二反馈信号；以及
由切换电路动态选择该第一反馈信号与该第二反馈信号其中一个做为该反馈信号。
12.如权利要求11所述的操作方法，其特征在于，所述第一动态元件匹配算法包括位连续性算法，以及该第二动态元件匹配算法包括位分散性算法。
13.如权利要求12所述的操作方法，其特征在于，所述位连续性算法包括数据加权平均算法，以及该位分散性算法包括树状结构算法。
14.如权利要求11所述的操作方法，其特征在于，所述操作方法还包括：
由该控制电路在该静音期间禁能该第一动态元件匹配电路，以暂停该第一动态元件匹配算法的进行。
15.如权利要求11所述的操作方法，其特征在于，所述操作方法还包括：
由该控制电路在该静音期间禁能该第二动态元件匹配电路，以暂停该第二动态元件匹配算法的进行。
16.如权利要求11所述的操作方法，其特征在于，所述操作方法还包括：
由该控制电路在正常操作期间控制该切换电路，以动态选择该第一反馈信号与该第二反馈信号其中一个做为该反馈信号；以及
由该控制电路在该静音期间控制该切换电路，以保持以该第一反馈信号与该第二反馈信号其中一个做为该反馈信号。
17.一种和差式模拟数字转换器，其特征在于，所述和差式模拟数字转换器包括：
和差调制器，具有输入端用以接收模拟信号，经配置以依据反馈信号而将该模拟信号转换为数字信号；
第一动态元件匹配电路，具有输入端耦接至该和差调制器以接收该数字信号，其中该第一动态元件匹配电路经配置以对该数字信号进行第一动态元件匹配算法而产生第一反馈信号；
第二动态元件匹配电路，具有输入端耦接至该和差调制器以接收该数字信号，其中该第二动态元件匹配电路经配置以对该数字信号进行不同于该第一动态元件匹配算法的第二动态元件匹配算法而产生第二反馈信号；以及
切换电路，具有共同端耦接至该和差调制器以提供该反馈信号，其中该切换电路的第一选择端耦接至该第一动态元件匹配电路以接收该第一反馈信号，以及该切换电路的第二选择端耦接至该第二动态元件匹配电路以接收该第二反馈信号，
其中该切换电路在正常操作期间将该第一反馈信号与该第二反馈信号提供给该和差调制器，使得该和差调制器在该正常操作期间的不同时间点分别接收该第一反馈信号与该第二反馈信号的其中之一，以提升该和差式模拟数字转换器的无噪声动态范围。
18.如权利要求17所述的和差式模拟数字转换器，其特征在于，所述第一动态元件匹配算法包括位连续性算法，以及该第二动态元件匹配算法包括位分散性算法。
19.如权利要求18所述的和差式模拟数字转换器，其特征在于，所述位连续性算法包括数据加权平均算法，以及该位分散性算法包括树状结构算法。
20.如权利要求17所述的和差式模拟数字转换器，其特征在于，所述第一动态元件匹配电路在静音期间暂停该第一动态元件匹配算法的进行。
21.如权利要求17所述的和差式模拟数字转换器，其特征在于，所述第二动态元件匹配电路在静音期间暂停该第二动态元件匹配算法的进行。
22.如权利要求17所述的和差式模拟数字转换器，其特征在于，所述切换电路在该正常操作期间动态选择该第一反馈信号与该第二反馈信号其中一个做为该反馈信号，以及该切换电路在静音期间保持以该第一反馈信号与该第二反馈信号其中一个做为该反馈信号。
23.一种和差式模拟数字转换器的操作方法，其特征在于，所述操作方法包括：
由和差调制器依据反馈信号而将模拟信号转换为数字信号；
由第一动态元件匹配电路对该数字信号进行第一动态元件匹配算法，以产生第一反馈信号；
由第二动态元件匹配电路对该数字信号进行不同于该第一动态元件匹配算法的第二动态元件匹配算法，以产生第二反馈信号；以及
由切换电路在正常操作期间将该第一反馈信号与该第二反馈信号提供给该和差调制器，使得该和差调制器在该正常操作期间的不同时间点分别接收该第一反馈信号与该第二反馈信号的其中之一，以提升该和差式模拟数字转换器的无噪声动态范围。
24.如权利要求23所述的操作方法，其特征在于，所述第一动态元件匹配算法包括位连续性算法，以及该第二动态元件匹配算法包括位分散性算法。
25.如权利要求24所述的操作方法，其特征在于，所述位连续性算法包括数据加权平均算法，以及该位分散性算法包括树状结构算法。
26.如权利要求23所述的操作方法，其特征在于，所述操作方法还包括：
由该第一动态元件匹配电路在静音期间暂停该第一动态元件匹配算法的进行。
27.如权利要求23所述的操作方法，其特征在于，所述操作方法还包括：
由该第二动态元件匹配电路在一静音期间暂停该第二动态元件匹配算法的进行。
28.如权利要求23所述的操作方法，其特征在于，所述操作方法还包括：
由该切换电路在该正常操作期间动态选择该第一反馈信号与该第二反馈信号其中一个做为该反馈信号；以及
由该切换电路在静音期间保持以该第一反馈信号与该第二反馈信号其中一个做为该反馈信号。
CN201910707886.6A 2019-04-24 2019-08-01 和差式模拟数字转换器及其操作方法 Active CN111865322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108114324 2019-04-24
TW108114324A TWI690164B (zh) 2019-04-24 2019-04-24 差和式類比數位轉換器及其操作方法

Publications (2)

Publication Number Publication Date
CN111865322A CN111865322A (zh) 2020-10-30
CN111865322B true CN111865322B (zh) 2024-03-22

Family

ID=71105007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910707886.6A Active CN111865322B (zh) 2019-04-24 2019-08-01 和差式模拟数字转换器及其操作方法

Country Status (3)

Country Link
US (1) US10693490B1 (zh)
CN (1) CN111865322B (zh)
TW (1) TWI690164B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918343A (ja) * 1995-06-30 1997-01-17 Sanyo Electric Co Ltd Ｄａ変換回路
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
CN101667834A (zh) * 2008-09-01 2010-03-10 联发科技股份有限公司 动态组件匹配方法及使用此方法的连续时间σ-δ调制器
WO2010098918A2 (en) * 2009-02-27 2010-09-02 Freescale Semiconductor Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627536A (en) 1994-12-27 1997-05-06 Advanced Micro Devices, Inc. Multiplexed delta-sigma modulator
US6535155B2 (en) 2001-06-27 2003-03-18 Nokia Corporation Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US7173550B1 (en) * 2001-07-13 2007-02-06 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
AU2002244265A1 (en) * 2001-07-13 2003-01-29 Cirrus Logic, Inc. Circuits, systems and methods for volume control in 1-bit digital audio systems
US7183954B1 (en) * 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
US6556159B1 (en) * 2001-09-17 2003-04-29 Cirrus Logic, Inc. Variable order modulator
US6577258B2 (en) 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
JP4539446B2 (ja) * 2004-06-24 2010-09-08 ソニー株式会社 デルタシグマ変調装置及びデルタシグマ変調方法
US7860189B2 (en) * 2004-08-19 2010-12-28 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
US7561088B1 (en) 2008-04-16 2009-07-14 Adtran, Inc. Multi-loop data weighted averaging in a delta-sigma DAC
EP2339754A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. A converter
US8553909B2 (en) * 2011-04-29 2013-10-08 Smsc Holdings S.A.R.L. Low-power class D amplifier using multistate analog feedback loops
US10062391B2 (en) 2016-01-06 2018-08-28 Onkyo Corporation Audio processing device
US9900023B1 (en) * 2016-11-28 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
US10164653B1 (en) * 2017-08-24 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
US10200054B1 (en) * 2018-01-12 2019-02-05 Semiconductor Components Industries, Llc Adaptive dynamic element matching of circuit components
DE102018106071B4 (de) * 2018-03-15 2019-12-12 Tdk Electronics Ag Verstärkerschaltungsanordnung und Verfahren zum Kalibrieren derselben

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918343A (ja) * 1995-06-30 1997-01-17 Sanyo Electric Co Ltd Ｄａ変換回路
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
CN101667834A (zh) * 2008-09-01 2010-03-10 联发科技股份有限公司 动态组件匹配方法及使用此方法的连续时间σ-δ调制器
WO2010098918A2 (en) * 2009-02-27 2010-09-02 Freescale Semiconductor Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers
US9729166B1 (en) * 2014-01-21 2017-08-08 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers

Also Published As

Publication number Publication date
US10693490B1 (en) 2020-06-23
TW202040946A (zh) 2020-11-01
TWI690164B (zh) 2020-04-01
CN111865322A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US7456766B2 (en) Sigma-delta modulation with offset
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
US9484947B1 (en) Variable length dynamic element matching in digital-to-analog converters
TW201735548A (zh) 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
JP2012527187A (ja) シグマ−デルタ変換器及びアナログ−デジタル変換の方法
US20090128384A1 (en) Multi-Standard Analog-To-Digital Data Conversion
US7760121B2 (en) Dual data weighted average dynamic element matching in analog-to-digital converters
JP2007037156A (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
KR20100005217A (ko) 저전력 디지털-아날로그 변환기
US8570202B2 (en) Digital-to-analog converter implementing hybrid conversion architecture
US10833697B2 (en) Methods and circuits for suppressing quantization noise in digital-to-analog converters
CN111865322B (zh) 和差式模拟数字转换器及其操作方法
CN101291152A (zh) 用于通讯系统的接收机的干扰消除装置及其方法
JP5113285B2 (ja) オフセットを用いるシグマ−デルタ変調
US6753799B2 (en) Randomizer for sigma-delta-type converter
WO2010041187A1 (en) A method of gain calibration of an adc stage and an adc stage
JP5538381B2 (ja) Δσａｄｃ
US10326469B1 (en) Segmented digital-to-analog converter (DAC)
US20200169228A1 (en) A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
US7567195B2 (en) Digital-to-analog converter using selected single bit converter elements
EP3675364B1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
CN114095030A (zh) 一种全差分带弦音消除的sigma-delta ADC
CN112422131A (zh) 提高信号动态输入范围的数模转换器的动态误差消除方法
CN116647238A (zh) 一种自适应伪随机扰动注入方法和自扰动σ-δ调制器
CN115951862A (zh) Dither信号产生方法、电路及Sigma Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant