TWI397266B - 用於σδ轉換器雜訊消除之裝置、系統及方法 - Google Patents

用於σδ轉換器雜訊消除之裝置、系統及方法 Download PDF

Info

Publication number
TWI397266B
TWI397266B TW098132267A TW98132267A TWI397266B TW I397266 B TWI397266 B TW I397266B TW 098132267 A TW098132267 A TW 098132267A TW 98132267 A TW98132267 A TW 98132267A TW I397266 B TWI397266 B TW I397266B
Authority
TW
Taiwan
Prior art keywords
analog
signal
output
sampling rate
digital
Prior art date
Application number
TW098132267A
Other languages
English (en)
Other versions
TW201021428A (en
Inventor
Hasnain Lakdawala
Soumyanath Krishnamurthy
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201021428A publication Critical patent/TW201021428A/zh
Application granted granted Critical
Publication of TWI397266B publication Critical patent/TWI397266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

用於Σ△轉換器雜訊消除之裝置、系統及方法 技術領域
實施例有關於類比至數位轉換器的領域，且特別地有關於一ΣΔ轉換器中的雜訊消除。
 背景
ΣΔ類比至數位轉換器(ADC)使用雜訊整型來將量化雜訊移至在注意頻帶外的較高頻率。接著，該信號通過一低通濾波器以消除此等較高頻率。為了增加樣本率，必須使用一較高階的ΣΔ轉換器來適當地雜訊整型該信號且將量化雜訊移出該注意頻帶。此等較高階的ΣΔ轉換器與較低階的ΣΔ轉換器相比，消耗較多的功率，較複雜，且佔據較大的晶粒空間。
依據本發明之一實施例，係特地提出一種裝置，包含：一ΣΔ轉換器，其用以在一取樣率下將一類比輸入信號轉換為一ΣΔ數位輸出，該ΣΔ數位輸出具有量化誤差；一類比濾波器，其耦接於該ΣΔ轉換器，用以接受來自該ΣΔ轉換器之不同於該ΣΔ數位輸出的一經雜訊整型的類比信號，且用以削弱在多個摺疊頻率下之該經雜訊整型之類比信號的信號成分，以產生一經濾波輸出，該等摺疊頻率與另一取樣率相關聯，而該另一取樣率低於該取樣率；及一類比至數位(ADC)轉換器，其耦接於該類比濾波器的一輸出，以在該另一取樣率下取樣該類比濾波器之該經濾波輸出，以輸出一ADC數位輸出。
圖式簡述
透過下面結合附加圖式的詳細描述，實施例將獲得更輕易的理解。實施例作為範例來說明，且不作為對附加圖式的限制條件。
第1圖繪示根據實施例之一ΣΔ轉換器的一方塊圖；第2圖繪示根據各種實施例之具有類比減法的一雜訊消除電路的一方塊圖；第3a圖繪示根據各種實施例之一無限脈衝回應(IIR)及有限脈衝回應(FIR)整數倍降低取樣率濾波器；第3b圖繪示根據實施例，第3a圖所示之該IIR及FIR整數倍降低取樣率濾波器之操作的一時序圖；第4圖繪示根據各種實施例之一無限脈衝回應及有限脈衝回應整數倍降低取樣率濾波器的一濾波器回應；第5圖表示根據各種實施例之一ΣΔ轉換器的功率譜密度；第6圖繪示藉由實施例經濾波的一雜訊信號的功率譜密度；以及第7圖繪示根據各種實施例之具有數位減法之一雜訊消除電路的一方塊圖。
 實施例之詳細描述
在下面詳細的描述中，參照形成其一部分的附圖，該等附圖以可以實現本發明之說明實施例的方式來顯示。應理解的是，可使用其他的實施例，且可作出結構或邏輯的改變而不背離該揭露的範圍。因而，下面的詳細描述不以一限制性的意義來理解，且實施例的範圍由附加的申請專利範圍及其等效物來定義。
各種操作可用能幫助理解實施例的方式，依次描述成多個分離的操作；然而，描述的次序不應理解為是指此等操作是次序相關的。而且，實施例可具有比所描述更少的操作。多個分離操作的描述不可理解成是指所有的操作是必要的。而且，實施例可具有比所描述更少的操作。多個分離操作的描述不可理解成是指所有的操作是必要的。
該描述可使用透視式描述，諸如上/下、後/前、及頂部/底部。此等描述僅用以促進討論，而不打算限制實施例的應用。
術語“耦接”及“連接”，與其等派生詞一起可予以使用。應理解的是，此等術語是不打算作為相互的同義字。而是，在特定實施例中，“連接”可用以指示二或更多個元件直接實體地或電氣地相互接觸。“耦接”可意指二或更多個元件直接實體地或電氣地接觸。然而，“耦接”也可意指二或更多個元件不是直接地相互接觸，但仍相互協作或作用。
以描述為目的，形式“A/B”的片語意指A或B。以描述為目的，形式“A及/或B”的片語意指“(A)、(B)或(A及B)”。以描述為目的，形式“A、B及C之至少一個”的片語意指“(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)”。以描述為目的，形式“(A)B”的片語意指“(B)或(AB)”，也就是說，A是一可取捨的元件。
該描述可使用該等片語“在一實施例中”或“在多數個實施例中”，其可分別是指一或多個相同或不同的實施例。另外，針對於實施例所使用的術語“包含”、“包括”及“具有”等是同義的。
在實施例中，一類比整數倍降低取樣率濾波器可用以接受一類比信號，該類比信號由一低階ΣΔ回路轉移函數產生。該類比整數倍降低取樣率濾波器可受組配，以削弱在一低速類比至數位轉換器(ADC)的摺疊頻率下的經雜訊整型之信號的信號成分。換句話說，可削弱(例如減小或消除)在該低速ADC的取樣率之上的尼奎斯特(Nyquist)頻率之倍數處或附近的信號成分。因此，當該信號接著通過該低速ADC時，該等較高頻率成分可能少量摺疊至注意頻帶，該等較高頻率成分由在該等尼奎斯特頻率之倍數處或附近的偏壓所導致。該數位化的信號接著可與該ΣΔ的一數位化輸出相結合，以數位地消除該ΣΔ轉換器之數位化輸出的雜訊成分。由一高階ΣΔ轉換器來實現適當的雜訊整型可能需要較高的功率消耗，且增加電路的複雜性。該低速ADC可允許較低的功率消耗；該類比整數倍降低取樣率濾波器可允許該低速ADC在低速下操作，而不使雜訊成分摺疊回注意頻帶。後面的描述使用示範實施例來更詳細地描述，但實施例不限於此等示範實施例。
第1圖繪示根據實施例之一ΣΔ轉換器的一方塊圖。一輸入類比信號U(z)可輸入於該ΣΔ轉換器中。一回路轉移函數L(z)可用於該輸入信號，接著對該信號積分，且產生數位輸出信號V(z)。量化誤差或雜訊E(z)在第1圖中顯示出在積分過程之前獲得使用。E(z)可不用有目的地予以加入，而是可以是該量化過程的副產品。因而，E(z)僅以說明為目的予以加入而顯示。一回饋機制可雜訊整型該信號。一信號轉移函數(STF)可由STF=L(z)/(1-L(z))給出，且一雜訊轉移函數可由NTF=1/(1-L(z))給出。第1圖所示的ΣΔ調變器可受組配，以產生由V(z)-E(z)表示的一經雜訊整型的類比信號。第1圖所示之ΣΔ轉換器的輸出回應可由V(z)=STF(z)‧U(z)+NTF(z)‧E(z)給出。
如上所述，削弱該量化雜訊可透過設計該ΣΔ轉換器具有一雜訊轉移函數來實現，以將該量化雜訊推出注意頻帶(例如使用一高階ΣΔ)。另一方面，如果ΣΔ轉換器的雜訊整型特性使得並非所有的量化雜訊遭移出注意頻帶，那麼可能期望有一些其他的誤差校正。如果可以高精確度地測量或估計來自第1圖的量化雜訊信號E(z)，那麼其就可從該ΣΔ數位輸出中消除。與習知的估計E(z)之方法相關聯的一挑戰是，需要在與該ΣΔ轉換器自身相同的速度下操作的一轉換器。實施例可透過減小用以估計E(z)之一轉換器的取樣率來節省功率。
第2圖繪示根據各種實施例之具有類比減法的一雜訊消除電路的一方塊圖。與第1圖所示之ΣΔ轉換器相似，ΣΔ轉換器201具有二個輸出。輸出V(z)是在一量化率下取樣的一數位輸出信號，該輸出V(z)具有某一誤差成分(例如雜訊或誤差)E(z)。而且，一類比經雜訊整型的信號予以輸出且顯示由V(z)-E(z)表示。第2圖中未顯示的是，用以藉由類比減法器207的減法，將該V(z)信號轉換為一類比信號的一數位至類比轉換器(DAC)。減法器207的輸出可以是表示或近似於該量化誤差E(z)的一類比誤差信號。諸如類比整數倍降低取樣率濾波器(ADF)203的一濾波器可受組配，以濾波此類比誤差信號。在實施例中，其可受組配以削弱在多個摺疊頻率下的類比誤差信號之信號成分，該等摺疊頻率與低速ADC 205的一取樣率相關聯。低速ADC 205可受組配，以轉換此經濾波之類比誤差信號，以產生該量化誤差E(z)的一數位表示。在實施例中，低速ADC 205的取樣率可低於ΣΔ轉換器201的樣本率。在藉由類比整數倍降低取樣率濾波器203濾波之後，該誤差信號可具有少數或沒有在低速ADC 205的該等摺疊頻率之倍數下的信號成分。在沒有該類比整數倍降低取樣率濾波器的情況下，低速ADC 205(其可部分地作為低通濾波器)可取樣該經濾波類比誤差信號，且產生偏壓，該偏壓由在低速ADC 205的該取樣頻率之倍數處或附近的信號成分導致，該等信號成分摺疊回該注意頻帶。因而，在這種情況下，該誤差信號的數位表示可具有偏壓成分。另一方面，削弱在該等取樣頻率之倍數處或附近之信號成分促使此等偏壓信號的消除或顯著減小。實施例可削弱僅在該取樣頻率之倍數處或實質上附近的類比信號。任何的低通濾波器，只要其受組配能削弱在該取樣頻率之倍數處或附近的信號成分，就能起作用。在實施例中，可能不需要這樣一濾波器來僅削弱在此等頻率下的信號成分。
數位整數倍降低取樣率濾波器(DDF)209可用以向下轉換該ΣΔ轉換器的數位輸出V(z)。接著，數位雜訊消除電路211可受組配以使用表示該量化誤差的一近似值的低速ADC的數位化輸出以及該經向下轉換的數位信號來消除V(z)的量化雜訊成分。
低速ADC 205可以是一快閃轉換器、一管式ADC、一連續近似式暫存器(SAR)、一第二ΣΔ轉換器或其他的ADC，與該ΣΔ轉換器內之量化器相比，該第二ΣΔ轉換器具有一較低的信號雜訊比。
第3a圖繪示根據各種實施例之一無限脈衝回應(IIR)及有限脈衝回應(FIR)整數倍降低取樣率濾波器。在實施例中，類比整數倍降低取樣率濾波器203可以是第3圖所示之濾波器300。在其他實施例中，類比整數倍降低取樣率濾波器203可具有某一其他的組態。一類比輸入E(z)(諸如關於第2圖所討論的類比誤差信號)可輸入於濾波器300中。濾波器300可包括在每一時鐘循環處閉合及開路的一開關S0 。開關P0 至PN-1 的每一開關可耦接於一共用節點，該共用節點耦接於開關S0 。每一開關也可耦接於電容器C0 至CN-1 之一者。開關P0 至PN-1 的每一開關可在每一第N個時鐘循環處閉合，但不在相同的時鐘循環上。這顯示於第3b圖中。例如，開關P0 可在時鐘循環0的下降邊緣上開始閉合以開始該過程，且在後續的上升邊緣上再次開路。開關P1 可接著在後續時鐘循環1上閉合。開關P2 可接著在後續時鐘循環2上閉合等，直至開關PN-1 可在時鐘循環N-1上閉合。開關P0 至PN-1 的每一開關可耦接於電容器C0 至CN-1 。隨著該過程的進行，類比整數倍降低取樣率濾波器可受組配以在連續的時鐘脈衝上，取樣該類比信號E(z)且將該類比信號E(z)儲存於電容器C0 至CN-1 上。在第N個時鐘循環上，每一開關S1 可受組配而閉合，以對儲存於電容器C0 至CN-1 上的連續時鐘脈衝求和至輸出電容器Cf 上。電容器Cf 上電荷共用的過程可產生除了一FIR回應之外的一IIR回應。由此方案所實施之近似分離時間濾波器形式可描述為：
其中：
在Tf (z)可以是該濾波器的轉移函數時，α可以是判定滾離頻率的IIR濾波器係數，αk 可以是該FIR濾波器的係數，Cq 可以是該等單元N個電容器C0 至CN-1 的值，且Cf 可以是終端電荷共用電容器的值。
在實施例中，一校正電荷電容器(未顯示)可增加至濾波器300，從而提供等於該校正電荷電容器之電容與一供應電壓之乘積之一校正電荷。
第4圖繪示根據各種實施例，一無限脈衝回應及有限脈衝回應整數倍降低取樣率濾波器(諸如對於第3圖之示範濾波器300)的一濾波器回應。在適當地選擇諸如顯示於第3圖中的經結合之IIR及FIR濾波器中的係數時，可產生該頻率回應，如第4圖所示。如果該等係數獲得適當地選擇，那麼第4圖所示之功率譜密度中的週期下降可在一低速ADC之該等摺疊頻率之倍數處相符，如此說明書在別處所描述者。以此方式，一旦該經濾波信號通過該低速ADC，該低速ADC就可數位化該信號，而不產生不期望的偏壓誤差，該等偏壓誤差由發生在此等摺疊頻率處之類比誤差信號中的信號成分導致。相同的事情可藉由標準的低通濾波器的使用來完成。但是，此標準的低通濾波器在多數情況下，與例如類比整數倍降低取樣率濾波器300相比，可能較複雜且消耗較大功率。另一方面，實施例可提供一低功率、少元件的解決方案，該解決方案不是削弱該注意頻帶外所有的信號元素，而是僅削弱在該低速ADC之摺疊頻率處或附近的信號元素。
第5圖表示根據各種實施例之一ΣΔ轉換器輸出信號的功率譜密度。第6圖繪示經一類比整數倍降低取樣率濾波器(諸如第3圖之濾波器300)濾波的ΣΔ轉換器輸出信號的功率譜密度。如果對於該類比整數倍降低取樣率濾波器，係數獲得適當地選擇，那麼在該信號中的下降(圓形的)可在一低速ADC的該等摺疊頻率之倍數處發生，如此說明書在別處所描述者。接著該低速ADC可用以數位化該信號，而不產生由在該摺疊頻率之倍數處的信號元素所導致的偏壓。
第7圖繪示根據各種實施例之具有數位減法的一雜訊消除電路的一方塊圖。ΣΔ轉換器701、ADF 703、低速ADC 705、數位雜訊消除電路711及DDF 709可與顯示於第2圖中及描述於此說明書之別處的相對應組件相同或相似。然而，其不具有類比減法器(如第2圖所示)。相反地，數位減法器707可位於低速ADC 705與數位雜訊消除電路711之間。因而，第7圖所示之電路不會如關於第2圖所描述，將ΣΔ調變器之數位輸出的一類比版本，從來自ΣΔ轉換器之經雜訊整型的類比信號中減去。另外，類比整數倍降低取樣率濾波器703可受組配以直接地接受該經雜訊整型的類比信號，且低速ADC 705可受組配以將該信號轉換為一數位表示。接著，減法器707可受組配以將數位整數倍降低取樣率濾波器709的輸出從產生的經濾波信號中減去，以產生該量化誤差的一數位化近似值，該數位化近似值需由數位雜訊消除電路711用來校正ΣΔ數位輸出V(z)中的量化誤差。
雖然某些實施例在此已經以對較佳實施例的描述為目的予以說明及描述，但是在該技藝中具有通常知識者應理解的是，經計算用以實現相同目的之各種替代及/或等效實施例或實施可代替所顯示及所描述的實施例，而不背離該揭露的範圍。在該技藝中具有通常知識者將輕易理解的是，該揭露的實施例可藉由各種方式來實施。本申請案是打算涵蓋在此所討論之該等實施例的任何改作或變化。因而，其明顯的企圖是，該揭露的實施例僅由申請專利範圍及其等效物來限制。
201．．．ΣΔ轉換器
203．．．類比整數倍降低取樣率濾波器/ADF
205．．．低速ADC
207．．．類比減法器
209．．．數位整數倍降低取樣率濾波器/DDF
211．．．數位雜訊消除電路
300．．．濾波器
701．．．ΣΔ轉換器
703．．．ADF
705．．．低速ADC
707．．．數位減法器
709．．．DDF
711．．．數位雜訊消除電路
U(z)．．．輸入類比信號
L(z)．．．回路轉移函數
V(z)．．．數位輸出信號
E(z)．．．量化誤差或雜訊
STF．．．信號轉移函數
NTF．．．雜訊轉移函數
S0 /P0 ~PN-1 /S1 ．．．開關
C0 ~CN-1 /Cf ．．．電容器
第1圖繪示根據實施例之一ΣΔ轉換器的一方塊圖；
第2圖繪示根據各種實施例之具有類比減法的一雜訊消除電路的一方塊圖；
第3a圖繪示根據各種實施例之一無限脈衝回應(IIR)及有限脈衝回應(FIR)整數倍降低取樣率濾波器；
第3b圖繪示根據實施例，第3a圖所示之該IIR及FIR整數倍降低取樣率濾波器之操作的一時序圖；
第4圖繪示根據各種實施例之一無限脈衝回應及有限脈衝回應整數倍降低取樣率濾波器的一濾波器回應；
第5圖表示根據各種實施例之一ΣΔ轉換器的功率譜密度；
第6圖繪示藉由實施例經濾波的一雜訊信號的功率譜密度；以及
第7圖繪示根據各種實施例之具有數位減法之一雜訊消除電路的一方塊圖。
201‧‧‧Σ△轉換器
203‧‧‧類比整數倍降低取樣率濾波器/ADF
205‧‧‧低速ADC
207‧‧‧類比減法器
209‧‧‧數位整數倍降低取樣率濾波器/DDF
211‧‧‧數位雜訊消除電路
U(z)‧‧‧輸入類比信號
V(z)‧‧‧數位輸出信號
E(z)‧‧‧量化誤差或雜訊

Claims (20)

  1. 一種用於Σ△轉換器雜訊消除之裝置，包含：一Σ△轉換器，其用以在一取樣率下將一類比輸入信號轉換為一Σ△數位輸出，該Σ△數位輸出具有量化誤差；一類比濾波器，其耦接於該Σ△轉換器，用以接受來自該Σ△轉換器之不同於該Σ△數位輸出的一經雜訊整型的類比信號，且用以削弱在多個摺疊頻率下之該經雜訊整型之類比信號的信號成分，以產生一經濾波輸出，該等摺疊頻率與另一取樣率相關聯，而該另一取樣率低於該取樣率；及一類比至數位轉換器(ADC)，其耦接於該類比濾波器的一輸出，以在該另一取樣率下取樣該類比濾波器之該經濾波輸出，以輸出一ADC數位輸出。
  2. 如申請專利範圍第1項所述之裝置，其中該類比濾波器係組配來削弱僅在該ADC之該等多個摺疊頻率處或實質上附近的該經雜訊整型之類比信號的信號成分。
  3. 如申請專利範圍第1項所述之裝置，其中該類比濾波器是一類比整數倍降低取樣率濾波器。
  4. 如申請專利範圍第3項所述之裝置，更包含：一數位整數倍降低取樣率濾波器，其耦接於該Σ△轉換器以降低取樣率取樣該Σ△數位輸出，而產生一經降低取樣率取樣的輸出；及一數位減法器，其用以將該經降低取樣率取樣的輸 出從該ADC數位輸出中減去，而產生近似於該Σ△數位輸出中之該等量化誤差的一數位誤差信號。
  5. 如申請專利範圍第4項所述之裝置，其更包含一數位校正電路，耦接於該減法器且耦接於該數位整數倍降低取樣率濾波器，以使用該數位誤差信號來數位地校正該經降低取樣率取樣的輸出。
  6. 如申請專利範圍第3項所述之裝置，其中該類比整數倍降低取樣率濾波器包含N個電容器組，每一電容器組經由N個開關組中之一者耦接於該類比整數倍降低取樣率濾波器的一輸入，該類比整數倍降低取樣率濾波器更包含一輸出電容器及至少一輸出開關，該至少一輸出開關將該等N個電容器組耦接於該輸出電容器，每一開關組受組配來每隔N個時鐘循環開路一次以充電其相對應的電容器組，且該至少一個輸出開關受組配來在每一N個時鐘循環期間開路一次，以使每一電容器組上的電荷遭相加於該輸出電容器上。
  7. 如申請專利範圍第3項所述之裝置，其包含位於該Σ△調變器與該類比整數倍降低取樣率濾波器間之一類比減法器，且其中該經雜訊整型之類比信號是近似於該Σ△數位輸出中之該等量化誤差的一類比誤差信號，該類比誤差信號藉由該類比減法器，由該Σ△數位輸出之一類比版本與來自該Σ△轉換器之一非量化經雜訊整型之信號相減而形成。
  8. 如申請專利範圍第7項所述之裝置，其更包含一數位整 數倍降低取樣率濾波器，耦接於該Σ△轉換器，以降低取樣率取樣該Σ△數位輸出，而產生一經降低取樣率取樣的輸出。
  9. 如申請專利範圍第8項所述之裝置，其更包含一數位校正電路，耦接於該ADC且耦接於該數位整數倍降低取樣率濾波器，以使用該ADC數位輸出來數位地校正該經降低取樣率取樣的輸出。
  10. 如申請專利範圍第1項所述之裝置，其中該ADC是一快閃轉換器、一管式ADC、一連續近似暫存器(SAR)或一第二Σ△轉換器，與該Σ△轉換器內的一量化器相比，該第二Σ△轉換器具有一較低的信號雜訊比。
  11. 一種用於Σ△轉換器雜訊消除之方法，其包含以下步驟：接受一類比輸入信號；對該類比輸入信號進行雜訊整型，以產生一經雜訊整型的類比信號；在一取樣率下數位化該類比輸入信號，以產生具有一經雜訊整型之雜訊成分的一Σ△數位輸出信號；至少濾波該經雜訊整型之類比信號的成分，以削弱在多個摺疊頻率下的該經雜訊整型之類比信號的信號成分，以產生一經濾波信號，該等摺疊頻率與另一取樣率相關聯，而該另一取樣率低於該取樣率；及在其他取樣率下數位化該經濾波信號，以產生一數位化經濾波的信號。
  12. 如申請專利範圍第11項所述之方法，其中該經雜訊整型之類比信號的該濾波步驟削弱僅實質上在該ADC之該等多個摺疊頻率附近的該經雜訊整型之類比信號。
  13. 如申請專利範圍第11項所述之方法，其更包含將該Σ△數位輸出之一類比版本與該經雜訊整型之類比信號相減，以產生近似於該Σ△數位輸出之該經雜訊整型之雜訊成分的一誤差信號，且該濾波步驟包含濾波該誤差信號。
  14. 如申請專利範圍第11項所述之方法，其更包含使用該數位化經濾波信號來校正該Σ△數位輸出信號。
  15. 如申請專利範圍第14項所述之方法，其中該校正步驟包含將該Σ△輸出信號的一經降低取樣率取樣版本從該數位化經濾波信號中減去，且對該Σ△數位輸出信號執行數位誤差校正。
  16. 一種用於Σ△轉換器雜訊消除之系統，包含：一天線，其用以轉送一經調變信號；及一調變電路，其耦接於該天線且包括：一Σ△轉換器，其用以在一取樣率下將一類比信號輸入轉換為一Σ△數位輸出，該Σ△數位輸出具有量化誤差；一類比濾波器，其耦接於該Σ△轉換器，用以接受來自該Σ△轉換器之不同於該數位輸出的一經雜訊整型的類比信號，且用以削弱在多個摺疊頻率下之該經雜訊整型之類比信號的信號成分，以產生 一經濾波輸出，該等摺疊頻率與另一取樣率相關聯，該另一取樣率低於該取樣率；一類比至數位轉換器(ADC)，其耦接於該類比濾波器之一輸出，以在該另一取樣率下取樣該類比濾波器之該經濾波輸出，而輸出一ADC數位輸出；及一誤差校正電路，其用以對該Σ△數位輸出進行誤差校正，用於由該天線發送該Σ△數位輸出。
  17. 如申請專利範圍第16項所述之系統，其中該類比濾波器係組配來削弱僅在該ADC之該等多個摺疊頻率處或實質上附近的該經雜訊整型之類比信號的信號成分。
  18. 如申請專利範圍第16項所述之系統，其中該類比濾波器是一類比整數倍降低取樣率濾波器。
  19. 如申請專利範圍第18項所述之系統，其更包含一數位整數倍降低取樣率濾波器以及一數位減法器，該數位整數倍降低取樣率濾波器耦接於該Σ△轉換器，用以降低取樣率取樣該Σ△數位輸出而產生一經降低取樣率取樣的輸出，該數位減法器用以將該經降低取樣率取樣的輸出從該ADC數位輸出中減去而產生近似於該Σ△數位輸出中之該等量化誤差的一數位誤差信號。
  20. 如申請專利範圍第18項所述之系統，其包含位於該Σ△調變器與該類比整數倍降低取樣率濾波器間之一類比減法器，且其中該經雜訊整型的類比信號是近似於該Σ△數位輸出中之該等量化誤差的一類比誤差信號，該類比誤差信號藉由該類比減法器，由該Σ△數位輸出的 一類比版本與來自該Σ△轉換器之一非量化經雜訊整型的信號相減而產生。
TW098132267A 2008-09-26 2009-09-24 用於σδ轉換器雜訊消除之裝置、系統及方法 TWI397266B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/239,294 US7812750B2 (en) 2008-09-26 2008-09-26 Sigma-delta converter noise cancellation

Publications (2)

Publication Number Publication Date
TW201021428A TW201021428A (en) 2010-06-01
TWI397266B true TWI397266B (zh) 2013-05-21

Family

ID=42056828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132267A TWI397266B (zh) 2008-09-26 2009-09-24 用於σδ轉換器雜訊消除之裝置、系統及方法

Country Status (3)

Country Link
US (1) US7812750B2 (zh)
TW (1) TWI397266B (zh)
WO (1) WO2010036601A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928867B2 (en) * 2009-08-31 2011-04-19 Infineon Technologies Ag Analog to digital converter with digital filter
US8659455B2 (en) * 2012-05-30 2014-02-25 Infineon Technologies Ag System and method for operating an analog to digital converter
US9490944B2 (en) 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US9484969B2 (en) 2012-10-12 2016-11-01 Innoventure L.P. Delta-pi signal acquisition
US9225368B2 (en) 2012-10-12 2015-12-29 Innoventure L.P. Periodic time segment sequence based signal generation
US9264268B2 (en) 2012-10-12 2016-02-16 Innoventure L.P. Periodic time segment sequence based decimation
US9484968B2 (en) 2012-10-12 2016-11-01 Innoventure L.P. Post conversion mixing
US9136868B1 (en) * 2014-08-22 2015-09-15 Nokia Technologies Oy Methods and apparatus for an improved analog to digital converter
US10305520B2 (en) 2016-05-27 2019-05-28 Apple Inc. Removing RF interference through scan rate locking
US10736195B2 (en) * 2018-02-07 2020-08-04 Maxim Integrated Products, Inc. Matched filter techniques configured to fire led using a sloped response
CN110504969B (zh) * 2018-05-18 2023-03-24 创意电子股份有限公司 模拟数字转换器装置与待测信号产生方法
JP7118867B2 (ja) 2018-11-22 2022-08-16 ルネサスエレクトロニクス株式会社 Ａｄ変換装置及びそれを備えたミリ波レーダシステム
CN112583406B (zh) * 2019-09-30 2024-02-09 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152967A (ja) * 1990-04-26 1993-06-18 Hughes Aircraft Co シグマデルタアナログ／デジタル変換器
US6489913B1 (en) * 2001-09-24 2002-12-03 Tektronix, Inc. Sub-ranging analog-to-digital converter using a sigma delta converter
US20040252038A1 (en) * 2003-06-12 2004-12-16 Robinson Ian Stuart Conversion employing delta-sigma modulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218972B1 (en) * 1997-09-11 2001-04-17 Rockwell Science Center, Inc. Tunable bandpass sigma-delta digital receiver
US6525682B2 (en) * 2001-05-03 2003-02-25 Hrl Laboratories, Llc Photonic parallel analog-to-digital converter
US6577258B2 (en) 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
US7565393B2 (en) * 2005-06-29 2009-07-21 Intel Corporation Discrete time filter having gain for digital sampling receivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152967A (ja) * 1990-04-26 1993-06-18 Hughes Aircraft Co シグマデルタアナログ／デジタル変換器
US6489913B1 (en) * 2001-09-24 2002-12-03 Tektronix, Inc. Sub-ranging analog-to-digital converter using a sigma delta converter
US20040252038A1 (en) * 2003-06-12 2004-12-16 Robinson Ian Stuart Conversion employing delta-sigma modulation

Also Published As

Publication number Publication date
WO2010036601A3 (en) 2010-07-01
US7812750B2 (en) 2010-10-12
TW201021428A (en) 2010-06-01
WO2010036601A2 (en) 2010-04-01
US20100079324A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
TWI397266B (zh) 用於σδ轉換器雜訊消除之裝置、系統及方法
CN110492885B (zh) 一种无源噪声整形逐次逼近sar模数转换器
TWI645679B (zh) 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
TWI660588B (zh) Δ-σ調製器、類比-數位轉換器和訊號轉換方法
EP3998707A1 (en) Dither injection for continuous-time mash adcs
TWI489789B (zh) 類比至數位轉換器
US7084797B2 (en) Delta sigma modulating apparatus
WO2013157127A1 (ja) Δς変調器及びδς型ａ／ｄ変換器
JP4331188B2 (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
US11329660B2 (en) VCO-based continuous-time pipelined ADC
EP3748860A1 (en) Mixed chopping and correlated double sampling two-step analog-to-digital converter
US6147631A (en) Input sampling structure for delta-sigma modulator
JP3407871B2 (ja) アナログデジタル混在δς変調器
US20040233081A1 (en) Analog-to-digital converter with correction of offset errors
CN103762983A (zh) 三角积分模拟数字转换器
JP2011234154A (ja) アナログデジタル変換器およびその動作方法
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
JPH08274665A (ja) ノイズ相殺回路および構成
JP6316751B2 (ja) 変換器
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
JP3113525B2 (ja) Ａ／ｄ変換器
Adrian et al. Design of a 5 GS/s fully-digital digital-to-analog converter
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
CN116366067A (zh) 一种模数转换器及其操作方法
Gande Design techniques for time based data converters

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees