CN112865751A - 三级级联结构滤波器 - Google Patents

Abstract

本发明公开了一种本发明提供一种三级级联结构滤波器，采用级联积分梳状(Cascade Integrator Comb，CIC)滤波器、余弦级联滤波器+线性内插二阶多项式(Interpolated Second‑Order Polynomials，ISOP)、半带滤波器共三级级联的级联结构，对CIC滤波器与余弦级联滤波器、半带滤波器进行改进，从而减少了整体硬件的面积和功耗，大大改善了数字滤波器的性能，达到了提高输出精度的目的。

Description

三级级联结构滤波器

技术领域

本发明涉及滤波器技术领域，具体为一种三级级联结构滤波器。

背景技术

随着计算机、通信和多媒体技术的飞速发展，全球高新领域的数字化程度不断加深。高精度的模数转换器在现代电子工业中得到了非常广泛应用，如雷达、音视频信号的处理、高速高分辨率的视频和图像显示、军用和医疗成像、声纳、通信等领域，均需要高精度的ADC。模数转换器的分辨率高低将直接决定这些系统的性能，所以对于现代电子系统而言无疑是一个十分关键的构成部分。

根据采样率，模数转换器(Analog-to-digital,ADC)可分为两类，采样频率等于或稍大于Nyquist频率者称为Nyquist ADC，这一类的ADC主要架构包括快闪式(Flash)、流水线式(Pipeline)、逐次逼近式(Successive Approximation，SAR)等等；采样频率多倍于Nyquist频率的，称为过采样ADC，以Σ-ΔADC(Sigma Delta ADC)为代表。Σ-ΔADC不同于奈奎斯特型的ADC，它采用过采样技术和噪声整形技术，其采样速率远远大于Nyquist速率，并将信号带宽内的噪声均匀分布到整个带宽内，使带宽内的噪声密度降低，再通过数字滤波器将高频的噪声进行滤除并进行降采样抽取，使得ADC可以实现更高的精度与信噪比。Σ-ΔADC相比于传统的Nyquist ADC，它能利用设计好的的反馈回路以及低精度量化器就达到更高的输出信噪比，精度也就更高。不仅如此，模拟调制器与数字滤波器结合的数模混合结构也减少了特征尺寸对整体电路所造成的负面影响，更加容易集成，更加符合现代电子产品的发展趋势。

Σ-ΔADC由模拟调制器和数字抽取滤波器两部分组成，借助模拟调制器进行低精度处理，降低了对模拟电路单元的性能要求，利用过采样技术和噪声整形技术将噪声搬移到高频，从而降低了信号带内的量化噪声，从而提高信噪比。而后面的数字抽取滤波器则负责将带宽外的高频噪声滤出，输出高精度的数字信号，并将采样率降回到奈奎斯特频率。

数字滤波器则需要大量的数字单元构成,因此整个芯片的面积和功耗往往是由数字滤波器部分决定的。它不但需要考虑在滤除噪声的同时实现数字滤波器的良好性能，而且需要考虑过高降采样率以及精度要求对面积和功耗所带来的压力。高精度高性能的数字滤波器，其通带应具有出色的增益平坦度，阻带衰减应将残余带外信号降低至最低，在保证大幅度提高信噪比的前提下，减少硬件消耗和面积。

目前大多数字滤波器采用CIC滤波器、补偿滤波器、半带滤波器三级级联的传统级联结构。但这种传统结构，尽管能达到不错的性能，对于功耗和面积的优化程度是一定的，无法满足现代电子产品的发展趋势。因此，在当今不断追求低功耗的背景下，想要保证精度来满足应用需求同时，能够提高Σ-ΔADC的整体性能，降低它的面积功耗积，如何设计其中的滤波器将是至关重要。

发明内容

针对上述技术中存在的不足之处，本发明提供一种三级级联结构滤波器，采用级联积分梳状(Cascade Integrator Comb，CIC)滤波器、余弦级联滤波器+线性内插二阶多项式(Interpolated Second-Order Polynomials，ISOP)、半带滤波器共三级级联的级联结构，对CIC滤波器与余弦级联滤波器、半带滤波器进行改进，从而减少了整体硬件的面积和功耗，大大改善了数字滤波器的性能，达到了提高输出精度的目的。

为了实现上述目的，本发明提供了一种三级级联结构滤波器，包括依次连接的CIC滤波器、余弦级联滤波器、ISOP滤波器和半带滤波器；输入信号输入至CIC滤波器后、依次经过余弦级联滤波器和ISOP滤波器，最终从半带滤波器输出。

具体的方案，CIC滤波器为L阶的多级滤波器，其传递函数为：

其中，D为CIC滤波器的抽取倍数，L为CIC滤波器的阶数：对L阶CIC滤波器的传递函数进行等价变形，则可得到非递归结构表达式：

具体的方案，在非递归结构表达式中，设第一级的抽取倍数为M，剩余级数的抽取倍数为D/M，根据CIC滤波器的第一级传递函数和剩余级数的传递函数，分别计算得到两部分CIC滤波器的输入字长函数，再将两部分的输入字长函数分别代入到CIC滤波器的功耗和面积中并进行加和，得到整体的功耗函数和面积函数，由于D为固定值，因此函数中仅存在M一个自变量，求解M的最小值及面积函数和功耗函数的最小值。

具体的方案，余弦滤波器的传递函数为：

H_cos(z^N)＝0.125(1+z^-2N)(1+z^-N)²

其频率响应函数为：

H_cos(e^jωN)＝0.5[cos(Nω)+cos²(Nω)]；K级级联余弦滤波器的传递函数为：

具体的方案，需要使得余弦滤波器的零点与CIC滤波器的零点重合。

具体的方案，ISOP滤波器的系统传输函数为：

其中I是正整数，c是实数。其频率响应函数为：

具体的方案，频率响应函数的单调递增区间的宽度应与输入带宽2πf_c相同。

具体的方案，半带滤波器为一种FIR线性相位滤波器，其系数最中间的一项为0.5，其他的奇系数为0，而且其偶系数以中心对称轴对称；且半带滤波器在降采样多相分解时，可以分为奇支路和偶支路，对应奇系数和偶系数。

具体的方案，，半带滤波器的奇系数除最中间一项为0.5，其他奇系数均为零。

具体的方案，输入信号频率为25.6KHz，通带截止频率为90Hz，过采样率为128，调制器设为4阶，调制器中的量化器采用4位，CIC滤波器抽取率为32，采用两级半带滤波器，半带滤波器抽取率均为2，最终输出精度为24位。

本发明的有益效果是：本发明提供的三级级联结构滤波器，包括依次连接的CIC滤波器、余弦级联滤波器、ISOP滤波器和半带滤波器；输入信号输入至CIC滤波器后、依次经过余弦级联滤波器和ISOP滤波器，最终从半带滤波器输出；与现有技术相比，对CIC滤波器与余弦级联滤波器、半带滤波器进行改进，从而减少了整体硬件的面积和功耗，大大改善了数字滤波器的性能，达到了提高输出精度的目的。

附图说明

图1为本发明的整体结构方框图；

图2为传统CIC滤波器非递归结构图；

图3本发明CIC滤波器的非递归结构图；

图4为本发明的级联余弦滤波器与非递归结构结合递归结构图；

图5本发明的为半带滤波器的支路结构图；

图6为本发明的频带响应图；

图7为传统乘法器结构图；

图8为本发明乘法器结构图；

图9为本发明阶数字滤波器整体架构图；

图10为本发明CIC+级联余弦滤波器的改进结构图；

图11为本发明simulink结构图；

图12为本发明根据传递函数搭建的simulink结构；

图13为本发明频谱响应曲线；

图14为图13通带部分放大图；

图15为本发明第一级半带滤波器的simulink结构；

图16为本发明第二级半带滤波器的simulink结构；

图17为本发明滤波器级联起来后的频谱响应曲线；

图18为本发明的最终输出的频谱响应曲线。

具体实施方式

为了更清楚地表述本发明，下面结合附图对本发明作进一步地描述。

如背景技术所述，现有技术中的滤波器无法满足现代电子产品的发展趋势，基于此，本发明提供了一种三级级联结构滤波器，本专利采用级联积分梳状(CascadeIntegrator Comb，CIC)滤波器、余弦级联滤波器+线性内插二阶多项式(InterpolatedSecond-Order Polynomials，ISOP)、半带滤波器共三级级联的级联结构，对CIC滤波器与余弦级联滤波器、半带滤波器进行改进，从而减少了整体硬件的面积和功耗，大大改善了数字滤波器的性能，达到了提高输出精度的目的。

系统结构的整体框图如图1所示：图中第一个模块主要是对输入信号进行大倍率抽取以及阻带抑制，避免信后抽取后发生混叠；L阶的多级CIC滤波器传递函数为，其中D为CIC滤波器的抽取倍数，L为CIC滤波器的阶数：

对L阶CIC滤波器的传递函数进行等价变形，则可得到非递归结构表达式：

参阅图2，传统的CIC滤波器非递归结构图；传统的非递归结构采取置换原则，将每级变成阶数相同的低阶FIR滤波器，但是每级的采样频率相差两倍，从下图也可以看出，由于采用置换原则，相邻两级之间的抽取倍数都是2，每级都是均为传输函数相同的FIR滤波器。

参阅图3，本发明CIC滤波器的非递归结构图；但是本专利对上述结构进行改进，设第一级的抽取倍数为M，剩余级数的抽取倍数为D/M，根据CIC滤波器的第一级传递函数和剩余级数的传递函数，分别计算得到两部分CIC滤波器的输入字长函数，再将两部分的输入字长函数分别代入到CIC滤波器的功耗和面积中并进行加和，得到整体的功耗函数和面积函数，由于D为固定值，因此函数中仅存在M一个自变量，求解M的最小值及面积函数和功耗函数的最小值。

余弦滤波器的传递函数为：

H_cos(z^N)＝0.125(1+z^-2N)(1+z^-N)²

其频率响应函数为：

H_cos(e^jωN)＝0.5[cos(Nω)+cos²(Nω)]

K级级联余弦滤波器相当于把多个单级余弦滤波器级联起来，从而达到更好的阻带衰减效果，其传递函数为：

为了保证余弦滤波器能增大CIC滤波器的抑制混叠效果，需要使得余弦滤波器的零点与CIC滤波器的零点重合。由频率响应函数可以看出，当Nω＝π/2时，H_cos(e^jωN)得到第一个零点，即

CIC滤波器的第一零点位置为2/D_cic，令二者的零点重合，即可得到：

1/2N₁＝2/D_cic

即：

N₁＝D_cic/2²

在一般情况下，则有：

N_i＝D_cic/2ⁱ⁺¹

当N的取值与CIC降采样倍数D_cic满足上述关系时，即可实现增加CIC滤波器的阻带衰减。

可以发现每级余弦滤波器中都存在高阶延时单元，且CIC滤波器非递归结构中每一级进行一次2倍降采样，因此可以将级联余弦滤波器与非递归结构结合起来。参阅图4级联余弦滤波器与非递归结构结合递归结构图；将具有高阶延迟单元的余弦滤波器放在CIC滤波器非递归结构的后级，具有低阶延迟单元的余弦滤波器放在CIC滤波器非递归结构的前级，这样不仅可以有效减少余弦滤波器的延迟单元数量，还可以降低硬件实现难度。

在此基础上，对两者进行级联后，进行多相流水线处理，从而进一步降低功耗和面积。

第二个模块对大倍率抽取后所产生的通带衰减进行补偿；

ISOP滤波器的系统传输函数可以写为：

其中I是正整数，c是实数。其频率响应函数为：

由频率响应函数可以看出，频率响应在ω∈[0，π/I]区间单调递增，且以2π/I为周期。此外，H(e^jω)的斜率会随K值的增加以及|c|的减少而增加。为了补偿CIC滤波器的通带衰减，其单调递增区间的宽度应与输入带宽2πf_c一致。因此，可以得到：

1≤I≤1/2f_c

其中，f_c是归一化通带宽度。令I＝k×D_cic，则有

1≤k≤1/(2×D_cic×f_c)

其中，D_cic为CIC滤波器降采样倍数。经过CIC滤波器的设计，我们可以根据约束条件进行优化设计，得到最优(k,c)值。

|H(e^jω)·P(e^jω)-1|<δ_p

其中，H(e^jω)是CIC滤波器的幅频响应，P(e^jω)是ISOP滤波器的幅频响应，δ_p是设计指标中的通带波纹系数，f_c是归一化通带宽度。

第三模块主要对高频噪声进行过滤；

半带滤波器作为一种特殊的FIR线性相位滤波器，不仅其系数最中间的一项为0.5，其他的奇系数为0，而且其偶系数以中心对称轴对称。

半带滤波器在降采样多相分解时，可以分为奇支路和偶支路，对应奇系数和偶系数。考虑到半带滤波器有效系数的特殊性，可以对结构进行改进。由于其奇系数除最中间一项为0.5之外，其他奇系数均为零，奇支路上仅需要若干个延迟和一个乘法器即可实现；而由于其偶系数的对称性，偶支路可以采用流水线对称实现。这种改进结构可以在减少将近一半的乘法器的同时，大大改善传统结构的延迟性，其改进结构如图5所示。

针对第一部分的改进，在级联余弦滤波器后，其阻带衰减大大减小。参阅图6，蓝色(纵坐标较大的拱形线)为原本的频带响应，黄色(纵坐标较低的拱形线)为级联后的频带响应。

对于第三部分的结构，原本的结构有n个乘法器，且每得到一个输出需要计算2n+1个时钟，计算M个输出需要M(2n+1)个时钟，如图7所示。

改进后，则减少到n/2个乘法器，由于采用了流水线设计，计算M个输出，则需要M*2n+1，相比减少了M-1个时钟，这对于系统频率以及功耗和面积有着很大的提升；如图8所示

实施例1：参阅图9，首先使用MATLAB/Simulink软件搭建仿真平台，采样频率为25.6KHz，通带截止频率为90Hz，过采样率为128，调制器设为4阶，调制器中的量化器采用4位，CIC滤波器抽取率为32，采用两级半带滤波器，半带滤波器抽取率均为2，最终输出精度为24位。

根据CIC滤波器的非递归结构传递函数可以得到：

设M为第一级抽取率，32/M为第二部分抽取率：

第一级

将第一级扩展至一般情况，可得到

第二部分

故整体传递函数为：

由于调制器的量化器为4位，量化器输出即为数字滤波器的输入，因此第一级的输入字长为4位：

第一部分的输出字长B_out1即为第二部分的输入字长B_in2，第二部分的输出字长B_out2为：

将得到的字长函数进行面积、功耗函数计算：

其中，FA为全加器，FF为寄存器，均可视为常数。因此，面积函数与功耗函数中均只含有一个自变量M，且M仅可取整数，对函数进行函数最小值求解，得到的值均为M＝4，即在第一级抽取为4时，递归结构的面积和功耗均为最小。

因此可得到第一级抽取率为4，后面三级抽取率都为2的级联积分改进递归结构。数字抽取滤波器对于降采样倍数为32的CIC滤波器而言，可得，N值则有N₁＝32/4＝8，N₂＝32/8＝4，N₃＝32/16＝2，N₄＝32/32＝1。

根据级联余弦滤波器的传递函数可得：

其中：

H_cos1(z¹)＝0.125(1+z^-2)(1+z^-1)²

H_cos2(z²)＝0.125(1+z^-4)(1+z^-2)²

H_cos3(z⁴)＝0.125(1+z^-8)(1+z^-4)²

H_cos4(z⁸)＝0.125(1+z^-16)(1+z^-8)²

因此可以得到CIC+级联余弦滤波器的改进结构，其框图如图10所示：

对上述改进结构进行，进行多相流水线处理，则其simulink结构如图11所示。根据ISOP滤波器的系统传输函数可以得到：

根据k的取值范围，将各个参数代入1≤k≤1/(2×D_cic×f_c)，可得k有且仅有1的取值。当k＝1时，根据约束条件，可以得到ISOP因子c为-6.705。因此，ISOP滤波器的传递函数可以简化为以下公式，其中c＝-6.705：

根据其传递函数，则搭建的simulink结构如下图12所示：

对第一部分和第二部分的结构进行联合仿真，可以得到频谱响应曲线图13和图14，如下图所示。其中蓝色为级联前的频谱曲线，橙色为级联后的频谱曲线，可以看到阻带衰减大大减小，且通带衰减也被很好地补偿。

两级半带滤波器根据输入信号频率与通带截止频率确定阶数与滤波器系数后，可以得到其改进结构，两件半带滤波器的simulink结构如图15和图16所示：

将所有的滤波器级联起来后，可以得到数字滤波器的各级频谱响应曲线如图17所示。最终输出的频谱响应曲线如图18所示。

以上公开的仅为本发明的几个具体实施例，但是本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种三级级联结构滤波器，其特征在于，包括依次连接的CIC滤波器、余弦级联滤波器、ISOP滤波器和半带滤波器；输入信号输入至CIC滤波器后、依次经过余弦级联滤波器和ISOP滤波器，最终从半带滤波器输出。

2.根据权利要求1所述的三级级联结构滤波器，其特征在于，CIC滤波器为L阶的多级滤波器，其传递函数为：

其中，D为CIC滤波器的抽取倍数，L为CIC滤波器的阶数：对L阶CIC滤波器的传递函数进行等价变形，则可得到非递归结构表达式：

3.根据权利要求2所述的三级级联结构滤波器，其特征在于，在非递归结构表达式中，设第一级的抽取倍数为M，剩余级数的抽取倍数为D/M，根据CIC滤波器的第一级传递函数和剩余级数的传递函数，分别计算得到两部分CIC滤波器的输入字长函数，再将两部分的输入字长函数分别代入到CIC滤波器的功耗和面积中并进行加和，得到整体的功耗函数和面积函数，由于D为固定值，因此函数中仅存在M一个自变量，求解M的最小值及面积函数和功耗函数的最小值。

4.根据权利要求1所述的三级级联结构滤波器，其特征在于，余弦滤波器的传递函数为：

H_cos(z^N)＝0.125(1+z^-2N)(1+z^-N)²

其频率响应函数为：

H_cos(e^jωN)＝0.5[cos(Nω)+cos²(Nω)]；K级级联余弦滤波器的传递函数为：

5.根据权利要求4所述的三级级联结构滤波器，其特征在于，需要使得余弦滤波器的零点与CIC滤波器的零点重合。

6.根据权利要求1所述的三级级联结构滤波器，其特征在于，ISOP滤波器的系统传输函数为：

其中I是正整数，c是实数。其频率响应函数为：

7.根据权利要求6所述的三级级联结构滤波器，其特征在于，频率响应函数的单调递增区间的宽度应与输入带宽2πf_c相同。

8.根据权利要求1所述的三级级联结构滤波器，其特征在于，半带滤波器为FIR线性相位滤波器，其系数最中间的一项为0.5，其他的奇系数为0，而且其偶系数以中心对称轴对称；且半带滤波器在降采样多相分解时，可以分为奇支路和偶支路，对应奇系数和偶系数。

9.根据权利要求8所述的三级级联结构滤波器，其特征在于，半带滤波器的奇系数除最中间一项为0.5，其他奇系数均为零。

10.根据权利要求1所述的三级级联结构滤波器，其特征在于，输入信号频率为25.6KHz，通带截止频率为90Hz，过采样率为128，调制器设为4阶，调制器中的量化器采用4位，CIC滤波器抽取率为32，采用两级半带滤波器，半带滤波器抽取率均为2，最终输出精度为24位。

Images