CN100426677C - 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 - Google Patents

用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 Download PDF

Info

Publication number
CN100426677C
CN100426677C CNB02812278XA CN02812278A CN100426677C CN 100426677 C CN100426677 C CN 100426677C CN B02812278X A CNB02812278X A CN B02812278XA CN 02812278 A CN02812278 A CN 02812278A CN 100426677 C CN100426677 C CN 100426677C
Authority
CN
China
Prior art keywords
signal
input
comparator
current signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02812278XA
Other languages
English (en)
Other versions
CN1593009A (zh
Inventor
A·鲁哈
T·罗特萨莱宁
J·-P·特尔瓦罗托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1593009A publication Critical patent/CN1593009A/zh
Application granted granted Critical
Publication of CN100426677C publication Critical patent/CN100426677C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/3287—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being at least partially dependent on the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一个N级量化器电路，具有一个模拟输入端子和N-1个数字输出端子，并且包括耦合到输入端子的一个抽样电路，用于提供一个抽样输入电压信号；至少一个前置放大级，用于把抽样的输入电压信号转换为一个电流信号并提供一个已放大抽样输入信号；和N-1个比较器级，其每一个都具有一个输入，它耦合到至少一个前置放大级输出上并且平等地共享输入电流。N-1个比较器级的各比较器级操作来把已放大已抽样信号与N-1个基准信号中相关的一个信号进行比较。量化器还包括：N-1个闩锁，其各闩锁锁住N-1个比较器之一的输出状态并且具有一个耦合到量化器电路的N-1个数字输出端子之一的输出。N-1个比较器的各比较器是使用多个共栅极配置的晶体管来构造的，所述晶体管用于抑制从N-1个闩锁到所述比较器中的其它比较器以及到量化器电路输入端子的噪声反馈。在一个实施例中，公共前置放大级的使用也用来减少量化器的输入电容，从而减少环路滤波器的输出放大器看到的电容负载，输出放大器可以是一个积分器。量化器还包括：一个高频脉动信号发生器，它的一个输出耦合到至少一个前置放大级的输出；和一个输出N-1个基准信号的阈值信号发生器。阈值信号发生器可以简单地使用连接在正负基准电压之间的一串串联耦合的电阻来构成，或者可以使用馈给定标的电流反射镜的互导体。

Description

用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级
技术领域
本发明通常涉及∑-Δ(SD)调制器，尤其涉及使用于多比特SD调制器中的N级量化器。
背景技术
使用于模数转换器(ADC)以及其它应用中的SD调制器在本领域中是熟知的。例如，可以参考S.R.Norsworthy等人的″Delta-Sigma Data Converters(Delta-Sigma数据转换器)″(IEEE出版社，纽约，1997)以及参考J.G.Proakis等人的″Digital Signal Processing(数字信号处理)″(第三版，Prentice Hall，1996)。SD调制器的一个典型实施例包括一个环路滤波器、接着是量化器、以及反馈路径中的一个数字模拟转换器(DAC)。
在输出多个比特(多比特)的SD调制器中，用一个多比特量化器来量化环路滤波器的输出信号。例如，在四比特SD调制器中，环路滤波器的输出被量化为16级。可是，量化成为N级(例如，16)需要有N-1个或者说15个比较器。可以理解，使用这么多比较器可能会引起许多问题。例如，比较器的切换操作和/或定时的或动态的输出闩锁操作会导致产生回扫噪声，从而减少精确度而且还会干扰其它电路：比如，其它比较器以及产生使用于多比特量化器中的多个阈值电压的电路。而且，比较器的输入电容把最后一个放大器的输出载入环路滤波器中，因此增加了它的电流消耗。注意：相对大型的输入晶体管通常使用于多级量化器中以便获得一个低偏移，这与使用于单比特∑-Δ调制器中的相对简单的比较器成对比。此外，比较器本身可能会消耗相当数量的电流以及集成电路区域。还要注意：在多比特量化器中，一个连续时间前置放大器常常被使用来获得一个低偏移值，这与动态闩锁通常会在单比特量化器中得到的一个简单的低耗用电流成对比。
因此需要提供一个改良的多比特∑-Δ调制器，比如开关电容器(SC)多比特SD调制器以及一个连续时间多比特SD调制器，其具有一个改良的量化器，这个改良的量化器表现出减少产生回扫噪声、输入电容以及功耗。
发明内容
前述的以及其它的问题被按照这些教义的实施例的方法和设备所克服。
这些教义提供使用在n阶∑-Δ调制器(SDM)中的N级量化器的实施例，其中：到其它电路中的回扫噪声的耦合与输入电容两者都被减少。通过减少干扰和量化误差，则回扫噪声中的减少具有增强SDM的动态范围的有益效果。量化器减少的输入电容减少了功耗，因为环路滤波器的最后一个放大器的负载减少，并且因此，放大器可以被设计来以减少了的偏置电流进行操作。这些教义的另一个益处是：在产生使用于多级量化中所需的多个比较器阈值电压或电流的电路中回扫噪声也被减少，从而与对阈值取样的诸如开关电容器电路这类的传统方法相比，允许使用更简单且更低功率的电路。另外，所公开的电路允许以一种简单的方式附加高频脉动信号，从而为低输入信号电平减少不必要音调的产生并且改善了SDM的动态范围。
按照这些教义来提供的N级量化器具有一个模拟输入端子和N-1个数字输出端子，并且包括：耦合到输入端子的一个抽样电路，用于提供一个已抽样输入信号；至少一个前置放大级，用于把已抽样电压输入信号转换为一个电流信号并提供一个已放大已抽样输入信号；和N-1个比较器级，其每一个都具有一个输入，耦合到公共前置放大级的输出。N-1个比较器级的各比较器级操作来把放大的抽样输入信号与N-1个基准信号中相关的一个信号进行比较。量化器还包括：N-1个闩锁，其各闩锁锁住N-1个比较器之一的输出状态并且使一个输出耦合到量化器电路的N-1个数字输出端子之一。使用多个共栅极配置的晶体管来构成N-1个比较器中的各比较器，用于抑制从N-1个闩锁到所述比较器中的其它比较器以及到量化器电路输入端子的噪声反馈。公共前置放大级的使用也用来减少量化器的输入电容，从而减少环路滤波器的输出放大器看到的电容负载，输出放大器可以是一个积分器。
作为这些教义的目的，因为闩锁在正反馈的帮助下执行从模拟信号表示到数字信号表示的实际转换，所以输出闩锁可以被认为是比较器的积分部分。如此，可以认为在上下文中的比较器由两个公共栅流缓存器和输出中的闩锁形成，其中两个缓存器一个用于输入信号而另外一个用于基准信号。
量化器还包括：一个高频脉动信号发生器，它的一个输出耦合到公共前置放大级的输出；和一个输出N-1个基准信号的阈值信号发生器。可以使用连接在正负基准电压之间的一串串联耦合的电阻来简单地构成阈值信号发生器。
所公开的量化器电路可以被扩展来支持一个具有一连串积分器的∑-Δ调制器拓扑结构，这一连串的积分器具有加权前向求和。在此结构中，所有积分器的输出首先在加法器中被求和，其输出然后被馈送给量化器。在所公开的量化器结构中，通过给每一积分器提供一个线性化前置放大器以及通过把这些前置放大器的输出接线到一起则可以容易地以电流模式实现求和。电流模式高频脉动信号可以被连接到同样的这个求和节点。求和的电流然后被馈送给N-1个比较器级。
前置放大级(组)包括第一差动晶体管对，它把已抽样输入电压信号转换为第一电流信号。N-1个比较器的各比较器包括一个输入级，该输入级被构造来包括第一共栅极配置的晶体管，这些晶体管操作来抑制从N-1个闩锁到量化器电路的输入端子的噪声反馈。因为所有共栅极晶体管可以具有完全相同的尺度并且因为它们全部都具有同一源极与栅极电压，因此通过这些晶体管的电流相等。因此电流在N-1个比较器级之间被等划分。各比较器还包括：一个阈值输入级，使用第二差动输入晶体管对来构成该输入级，用于把一个相关的基准信号电压转换为第二电流；并且还包括第二共栅极配置的晶体管，它操作来抑制从N-1个闩锁到基准信号发生器的噪声反馈。第二电流被耦合通过第二共栅极配置的晶体管并且在比较器的一个输出节点处与第一电流信号进行求和。
N级量化器可以形成一个多比特、第n阶∑-Δ调制器的一部分。
一种按照这些教义用于操作N级量化器的方法包括如下步骤：(a)对一个输入信号进行抽样以便提供一个已抽样输入电压信号；(b)把已抽样输入电压信号前置放大并且输出表示前置放大已抽样输入信号的第一电流信号；(c)把一个高频脉动电流信号加到第一电流信号上以便产生一个高频脉动的第一电流信号；(d)把高频脉动的第一电流信号耦合到N-1个比较器级的各比较器级的输入端子，其中：电流在N-1个比较器级之间被等划分；(e)操作N-1个比较器级的各比较器级来把高频脉动的第一电流信号与N-1个基准电流信号中相关的一个信号进行比较；和(f)用一个动态闩锁锁住N-1个比较器级的每一个的输出；其中：使用多个共栅极配置的晶体管来构造N-1个比较器的各比较器，所述晶体管用于抑制由闩锁步骤向所述比较器中的其它比较器以及向N级量化器的输入端子所产生的噪声反馈。
当这些教义被扩展为具有一连串积分器的∑-Δ调制器拓扑结构的情况时(其中一连串的积分器具有加权前向求和)，该方法通过如下步骤来操作一个合并的加法器/N级量化器：(a)对多个输入信号抽样以便提供已抽样输入信号；(b)操作多个前置放大器用于前置放大已抽样输入电压信号并输出表示前置放大已抽样输入信号的第一电流信号；(c)通过把前置放大器的输出连接到一起来对第一电流信号求和；(d)把一个高频脉动电流信号加到第一电流信号之和上以便产生第一电流信号一个高频脉动的和；(e)把第一电流信号高频脉动的和耦合到N-1个比较器级的各比较器级的输入端子，在此，电流在N-1个比较器级之间被等划分；(f)操作N-1个比较器级的各比较器级来把高频脉动的第一电流信号之和与N-1个基准电流信号中相关的一个信号进行比较；和(g)用一个动态闩锁锁住N-1个比较器级的每一个的输出。在优选实施例中，N-1个比较器的各比较器是使用多个共栅极配置的晶体管来构造的，所述晶体管用于抑制由闩锁步骤向所述比较器中的其它比较器以及向N级量化器输入端子所产生的噪声反馈。
把高频脉动电流信号加到第一电流信号的步骤包括：产生具有伪随机幅度波动的高频脉动信号的步骤，并且幅度与输入信号的幅度相反地变化。
附图说明
在结合附图阅读的优选实施例的详细描述中，上面阐明的以及其他关于这些教义的特征将变得更明显，附图中：
图1A是传统多比特SDM的简化框图，其具有环路滤波器、N级量化器、DAC和高频脉动信号发生器；
图1B说明了一个第n阶SD调制器的传统结构，在此，环路滤波器包含一连串具有分布反馈(系数为b1到bn)的n个积分器；
图1C示出了一个第n阶SD调制器，其中，环路滤波器包含一连串具有加权前向求和(系数为b1到bn)的N个积分器；
图2的简化概念上的电路图示出了图1A的N级量化器；
图3的简化概念上的电路图示出了图2的N级量化器，增加了输入信号抽样以及(可选择的)分布反馈；
图4的简化电路图示出了图2的N级量化器，增加了和图3中的输入信号抽样，以及一个前置放大器，其对于每个比较器都具有串联晶体管；
图5的简化电路图示出了图2的N级量化器，增加了和图3中一样的输入信号抽样，以及用于多个电流输入比较器的一个公共前置放大器；
图6的局部电路图示出了图2的N级量化器，具有和图3中一样的输入信号抽样、用于多个电流输入比较器的公共前置放大器、高频脉动以及产生比较器阈值的一个电阻串；
图7A的完整电路图是根据图6实施例的N级量化器，示出了一个比较器结构、公共电路块以及动态闩锁、输出闩锁和输出缓冲器的结构；
图7B示出为图7B-1、7B-2和7B-3，说明如图1C所示的SDM电路结构合并的求和与量化的改进。
图7C示出了图1C的多比特量化器在设备级的一个实现；
图7D示出了基准电流发生器的替换实施例，在此，使用单个线性化互导体和多个(例如六个)定标(scaled)的电流反射镜来构造基准电流发生器；和
图8和9分别描述了一个可仿效的伪随机高频脉动信号和用于产生伪随机高频脉动信号的电路。
具体实施方式
参见图1A，示出了按照这些教义操作的一种多比特∑-Δ调制器(SDM)10的简化电路框图。SDM 10包括用于接收模拟输入信号的一个输入节点和用于输出多比特(k比特)数字输出信号的一个输出节点。输入信号被应用到环路滤波器12，并且从环路滤波器12的输出到量化器14。输入信号还被应用到高频脉动信号发生器块15，高频脉动信号发生器块15包括一个幅度测量块，幅度测量块输出一个幅度控制信号给伪随机高频脉动信号产生块(未示出)。伪随机高频脉动信号产生块的输出是一个高频脉动信号，比如一个高频脉动电流(Idither)，该高频脉动信号作为第二输入被应用到量化器14。该结果在量化器14的输入处加上伪随机噪声，即一个高频脉动信号。以这样一种方式控制伪随机噪声的幅度(Idither)以便与输入信号的幅度成反比。也就是说，当输入信号的幅度最大时，高频脉动信号的幅度最小，反之亦然。高频脉动信号的使用是首选的，因为它在输入信号幅度小的时候减少了SDM 10的输出信号中音调的产生，并从而还增加了SDM 10的动态范围。作为一个非限制示例，伪随机高频脉动信号产生块可以包含按照幅度测量块的输出来操作的至少一个线性反馈移位寄存器(LFSR)，用于控制形成电流导引DAC的多个晶体管的开关状态以及因此的高频脉动电流信号的幅度(和极性)。可以对下面将进一步详细描述的图8和9进行参考，图8和9分别用于描述一个可仿效的伪随机高频脉动信号和用于产生伪随机高频脉动信号的电路。
量化器14的输出被应用到适当的编码器16并且还被应用到DAC 18，其中编码器16输出多比特数字信号，DAC 18形成一个反馈路径回到环路滤波器12的第二输入。
图2示出了图1A的N级量化器14的实施例的简化概念上的电路图。量化器14接收环路滤波器12的最后一个放大器(通常是n个积分器的最后一个积分器12A)的输出。量化器14包含并联连接的N-1个比较器(comp 1到compN-1)，用于接收最后一个积分器12A的输出。每个比较器1到N-1利用不同的阈值电压来操作，并且当来自放大器12A的输入信号的幅度变化时，改变它的输出状态。
图2的实施例存在许多问题，这些教义一个目的是要克服这些问题。首先，比较器1一直到N-1向放大器12A的输出呈现出一个大电容负载，即该电容负载等于(N-1)倍的每个比较器的Cin。其次，由于比较器1到N-1每一个的状态改变所导致的回扫噪声干扰了其它比较器的操作，并且还直接反馈到放大器12A的输出级。
图3是图2的N级量化器的简化概念上的电路图，但增加了输入信号抽样以及(任选的)使用多个DAC 12B的分布反馈，其中输入信号抽样被具体化为抽样开关SWsamp和抽样电容Cs。在这个实施例中，抽样开关SWsamp定期闭合以便把在最后一个积分器12A的输出处出现的信号存储在抽样电容Cs之上，并因此用来减少对环路滤波器12的最后一个积分器12A的回扫噪声。可是，对于Cs，需要相对大的电容值来抑制回扫噪声，并且此外积分器12A的输出看到的总电容目前在关闭抽样开关的时间期间变成等于(N-1)倍的比较器的Cm，加上Cs。
正如可以理解的那样，图2或3中没有一个实施例目前对于使用在多级SDM量化器14中是优选的。
图4示出了图2的N级量化器的电路图，增加了由抽样开关SWsamp和抽样电容Cs提供的输入信号抽样，就像图3中的那样，并且对于每个比较器14B还增加了一个前置放大器14A。用差分对晶体管M1和M2、串联晶体管M3和M4以及电流源CS1一直到CSN-1来构造前置放大器/比较器。量化器14还包括由闩锁信号控制的动态闩锁14C。动态闩锁14C的实施例如图7C所示。
这个实施例对图2和3的实施例加以改良，因为它对积分器12A引入较少的回扫噪声，并且从一个比较器到另一比较器也引入较少的回扫噪声。此外，前置放大器14A的使用允许对于抽样电容Cs使用一个较小值的电容，从而减少从最后一个环路滤波器积分器放大器12A的输出所看到的总电容负载。
图5示出了图2的N级量化器的电路图，增加了由抽样开关SWsamp和抽样电容Cs提供的输入信号抽样，就像图3中的那样，并且图5是图4实施例的一个变体。也就是说，对于每个电流输入比较器14B只提供有一个公共前置放大器14A。
正如图4的实施例，这个实施例也对放大器12A引入较少的回扫噪声，并且从一个比较器到另一比较器也引入较少的回扫噪声。另外，单个公共的前置放大器14A比N-1个分开的前置放大器提供更小的电容负载给滤波器积分器放大器12A。
图6示出了图1A的N级量化器的电路图，具有如图3中的输入信号抽样、如图5中的用于多个电流输入比较器14B的公共前置放大器14A，增加了来自高频脉动发生器15中的高频脉动信号以及一个基准电流发生器14D，基准电流发生器14D包含连接在电位Vref+和Vref-之间的一个电阻串14D′，用于产生双极比较器阈值基准电压thresh1、thresh 2，...，threshN-1。图6还示出一个阈值输入(TI)级14E(每个比较器一个)，它把电阻串14D′产生的应用的双极阈值电压转换为一个电流，该电流与从信号输入块14B′输出的电流进行求和。
图7D示出了产生N-1个基准电流的基准电流发生器14D的一个替换实施例，其中单个线性化互导体25被用来创建单个基准电流，基准电流被应用到刻度电流反射镜26并因此以不同的定标因子(例如X1、X3、X5)被镜像到N-1个比较器14B。在这个实施例中，不需要电阻14D′。
应该注意：在N-1个比较器14B的输入处的所有共栅极晶体管最好具有完全相同的尺度，并且因为它们全部都具有相同的源电压与栅电压，所以共栅极配置的晶体管的电流也同样相等。因此，高频脉动输入电流在N-1个比较器级之间被等划分。
还应该注意，TI级14E的电流源CS’具有Ib/(N-1)的幅度，在此，Ib是来源于前置放大器14A电流源CS的电流的幅度。还要注意，一个比较器14B实际上是从共栅极配置的信号输入级14B′和相关的共栅极配置的TI级14E中构成的。
这个实施例在信号输入级14B′和阈值输入级14E中使用共栅极晶体管，类似地抑制对放大器12A的回扫噪声引入并且也抑制了回扫噪声从一个比较器14B耦合到另一比较器，因为它抑制对公共阈值发生器电路14D的回扫噪声引入。而且，前置放大器14A的使用允许对于抽样电容Cs使用一个较小值，从而减少从最后一个环路滤波器放大器12A的输出看到的总电容负载。并且，高频脉动信号只不过是被共同地直接加到所有比较器14B的输入上。由于串联晶体管结构的使用，很少有回扫噪声被引入到使用来产生阈值电压的电阻串中，使得电阻串14D′的电阻更大，从而减低功耗。
高频脉动信号的幅度最好与电流源CS的Ib幅度成比例，而与量化级别数以及输入信号幅度的平方成反比。以这种方式来抑制不希望的音调产生。
图8是可仿效的伪随机高频脉动信号以及它的幅度与例如正弦波输入信号幅度的关系。
图9是高频脉动发生器15的一个适当实施例的电路图，正如在此专利申请主题的发明者于___提交的标题为″Method and Apparatus for ProvidingSignal Dependent Dither Generator for ∑-ΔModulator(用于为∑-Δ调制器提供信号相关的高频脉动发生器的方法和设备)″的共同未决的美国专利申请S.N.09/____中所公开的一样。
如图9所示的高频脉动发生器15实施例使用一个输入信号平方和差分电路30，以及一连串的电流反射镜(CM)32，在电流导引DAC 24上提供电流控制从而调制高频脉动电流的幅度。高频脉动电路15的输入信号在Csmp上被抽样。为了避免回扫噪声，当SDM 10未抽样输入信号的时刻出现由开关S1控制的输入信号抽样，也就是，高频脉动电路的输入信号的抽样与SDM抽样异相。高频脉动电路的抽样不需要很精确，因此Csmp的值可以很小。用矩形脉冲产生电路30来产生输入信号的抽样幅度的平方。平方功能不需要很精确，因此可以使用由小设备组成的一个简单结构。矩形脉冲电路的输出是与输入信号抽样幅度的平方成正比的一个电流，加上某个偏移。偏移量不是关键的，并且如果期望的话，则可以使用熟知的技术将其最小化。从恒定的预确定电流(IditherMAX)中被Q1减去表示输入幅度平方的此电流，这样得到的差动电流被馈送给电流反射镜32的链。电流反射镜32经由信号Vgs(PMOS)和Vgs(NMOS)被用来控制电流导引DACs 24的电流源电流。如此，电流反射镜32的一个输出是电流导向DACs 24的PMOS电流源的信号Vgs(栅源电压)，而电流反射镜32的第二输出是电流导引DACs 24的NMOS电流源的信号Vgs。PMOS和NMOS FET的栅源电压形成电流导向DACs 24的电流源，控制该栅源电压用来控制流过这些FET的电流量，并且使Vgs成为输入信号幅度的一个函数会控制所得到的高频脉动电流信号的幅度以便成为输入信号幅度的一个函数，这是一个期望的结果。
在此实施例中，高频脉动电流信号的值是伪随机的，因为它由多个LFSR22A、22B、22C和相关的反馈逻辑23A、23B、23C来控制。高频脉动电流信号的最大幅度可以假定预确定连续范围值内的任意值，因为由平方-减法电路来控制。
LFSR 22A、22B、22C产生一个伪随机码。最长的LFSR 20A提供一个输出，该输出(伪随机地)通过直接或是通过反相器驱动器27控制开关S3、S4、S5、S6的状态来控制高频脉动电流的符号(正或负)。第二长的LFSR 22B被分配加权＝2，并且控制两个PMOS电流源和两个NMOS电流源的状态(开或关)。第三长的LFSR 22B被分配加权＝1，并且控制每一PMOS和NMOS电流源的状态。
按照这种方式，在电流导引DAC 24正在被伪随机地切换入和出以及所得到的高频脉动电流的符号也正被伪随机地选择时，矩形脉冲发生器和差分逻辑30以及电流反射镜32操作来以这样一种方式控制流过电流导引DAC的电流幅度以便在输入信号的幅度减少时增加电流流量，并且在输入信号的幅度增加时减少电流流量。结果是产生一个幅度调制的高频脉动电流信号，它类似白噪声(参见图8)，即，理想上是与SDM 10的输入信号高度不相关的一个高频脉动信号。
应当指出，图9中描述的高频脉动信号发生器15的特定实施例不被解释为限制本发明的实践，其它实施例也同样可以被使用。此外，在某些应用中，高频脉动信号实际上不需要是伪随机的，并且在某些应用中可能根本不需要使用高频脉动信号。
现在返回图6中描述的实施例，应当指出：晶体管沟道宽度/长度比(被表示为图6中的宽高比S1和S2)最好足够小以便在整个量化范围上提供线性运算。然而，不需要精确的线性，因为来自两个类似的差动对中的电流被比较，只有宽高比的匹配很重要。注意：前置放大器14A差动晶体管对的宽高比被表示为S1，TI 14E差动晶体管对的宽高比被表示为S2，并且对于每个比较器，接收阈值电压的差动晶体管对的宽高比具有表示为S1/(N-1)的一个宽高比，即，此宽高比，并且由电流源CS′输出的电流幅度与量化级的数量(即，与比较器级的数量)成比例。
图7A是根据图6实施例的N级量化器14的完整电路图，它描述了一个比较器14B的结构，以及公共电路块以及动态闩锁14C、输出(静态)闩锁14F和输出缓冲器14G的结构。
如图7A所示的电路操作如下。量化器14的输入信号(环路滤波器12的最后一个积分器放大器12A的输出信号)被抽样开关SWsamp在抽样电容Cs上抽样。差动对前置放大器14A把输入电压转换为电流。来自高频脉动发生器15中的输出电流被加到前置放大器14A产生的电流上。所得到的求和电流被馈送给电流缓冲级14B′的N-1个(N级量化)共栅极输入晶体管的源极端子。这些共栅极晶体管把量化器14的输入级从第二级的动态闩锁14C中隔离开来，从而减少对环路滤波器12的回扫噪声。阈值发生器14D的电阻串14D’(或者图7D实施例的互导体25和电流反射镜26)操作以便在正负基准电压之间产生(N-1)/2等分配的电压。阈值输入块14E的差动晶体管对抽出适当的阈值电压对并把这些电压转换为电流。这些电流被馈送给阈值输入块14E的共栅极输入晶体管的源极端子。这些共栅极晶体管(宽高比S2)用来把基准电流阈值发生器14D从动态闩锁14C中隔离开来，并且因此操作来减少耦合到基准电流阈值发生器14D中的回扫噪声。在信号输入块14B′的共栅极晶体管漏极端子处出现的电流和在阈值输入块14E的共栅极晶体管的漏极端子处出现的电流被求和并且被馈送给动态闩锁14C的输入，它操作来把输入状态锁住在闩锁信号的上升沿上。取决于来自环路滤波器12中的输入信号的幅度以及高频脉动电流信号的瞬时幅度，则在信号输入块14B′的共栅极晶体管的漏极端子处出现的电流将小于或大于在阈值输入块14E的共栅极晶体管的漏极端子处出现的电流，它由阈值发生器14D产生的阈值电压的幅度来设置，从而提供比较器功能。闩锁14F的″与非″门和输出缓冲器14G的倒相器放大动态闩锁14C的输出。如果期望的话，增加的与非电路可用来提供一个门控功能。
所公开的量化器可以被扩展来支持一个具有一连串积分器12A的∑-Δ调制器结构，该积分器12A具有加权前向求和，如图1C所示。在此结构中，所有积分器的输出首先在求和块13中被求和，其输出然后被馈送给量化器14。在所公开的量化器结构中，通过给每一积分器提供一个线性化前置放大器14A以及通过把这些前置放大器的输出接线到一起则可以容易地以电流方式实现求和。电流方式高频脉动信号可以被连接到同样的这个求和节点。此实施例的优点是：加法器13和量化器14可以被合并，使得实现一个紧密且低功率的结构，并且施加于求和与量化操作上的时间限制被放松。
图7B示出为图7B-1、7B-2和7B-3，说明如图1C所示的SDM电路结构合并的求和与量化的改进。图7B-1示出环路滤波器12的积分器12A、系数bn到b1、求和块13和量化器14。图7B-2说明了一种方式，按照这种方式，积分器12A的输出首先被抽样(以便避免回扫噪声从量化器14传播到环路滤波器12)、在互导体(跨导gmn到gm1对应于系数bn到b1)中转换成电流，以电流方式被求和13并且在电流方式量化器14中被量化。图7B-3更详细地示出多比特量化器14，并且在公共电流求和节点中增加了高频脉动信号。
在图7C中更详细地描述了这个实施例的块级结构和操作。所说明的示例是一个多比特量化器14，它是最一般的情况，但是求和与量化的合并同样很好地应用到单比特调制器。∑-A环路滤波器12的每个开关电容器积分器12A的输出被抽样为一个简单的抽样电容器。例如，在第三阶调制器中，有三个积分器12A，因此三个不同的电压被抽样。抽样被用来避免回扫噪声从量化器14传播到环路滤波器12。使用一个线性化差动对14A把每一抽样电压被转换成一个电流抽样。每个差动对14A具有由它的偏置电流、设备尺度和衰减来设定的跨导，并且可以通过适当使用已知类型的匹配技术来精确地控制转换系数比(跨导)。因此，可以精确地控制电流抽样比(精确的绝对值并不是特别关心的)。通过在求和接合点或节点13处把线性化差动对14A的输出连接在一起来以电流的方式对电流抽样进行求和。并且，高频脉动块15的输出电流在公共求和节点13处被相加。求和电流被馈送给N-1个比较器14B的共栅极输入晶体管的源极。共栅极配置呈现出低输入电阻，这使得电流求和更精确。另外，共栅极晶体管14E把输入级从输出级的动态闩锁14C中隔离开来，并且因此减少回扫噪声传播到环路滤波器12。可以用一个电阻串(用电阻或晶体管制成)实现阈值发生器14D，阈值发生器14D被用来在正负基准电压之间产生等分配电压，该电压是在多比特量化器中产生阈值电压时所需要的。线性化差动对14E被用来抽出适当的阈值电压并把这些电压转换为电流。同样，可以通过适当使用匹配技术来精确地控制转换系数比(跨导)。因此，这些转换系数与用于转换积分器的抽样输出电压的互导体转换系数有精确的关系。这个精确的关系很重要，不是精确的绝对值。基准电流被馈送给N-1个比较器的共栅极输入晶体管14B的源极。共栅极晶体管14B把阈值发生器14D的电阻串从动态闩锁14C中隔离开来。并因此减少回扫噪声到阈值发生器14D的传播。来自感测环路滤波器12的积分器12A输出的输入级中的电流以及来自感测基准电流阈值的输入级中的电流在节点13A处被求和并被馈送给被闩锁的再生负载14C之一。
可以用与积分器12A相同的硬件实现反馈DAC 18以便节省电路区域和功率。另外，减少噪声。与如图3所示具有带分布反馈的一连串积分器的结构相反，每个积分器12A都需要支持数字模拟转换，它使得硬件更复杂。在具有带加权前向求和的一连串积分器的结构中，只有第一个积分器需要支持数字模拟转换，而其它积分器可以是传统结构。
基准电流缓存器的加载也减少，因为只在第一个积分器中执行数字模拟转换。通常，基准缓存器的电流消耗与调制器本身的是同一数量级。这些教义减少了整个模拟数字转换器的区域和电流消耗。
在积分器12A的电容定标和电流消耗中也实现了改善，因为只有第一个积分器需要支持数字模拟转换，那么可以更自由地定标其它积分器的电容。
在下一数字模拟转换之前，求和与量化最好发生在滤波器相位结束时的一个短时期内。这对积分器12A的稳定(settling)、求和块13的稳定以及量化器14的判定时刻提出更苛刻的定时限制。这导致更高的电流消耗。可是，在图1C和7C实施例中的区域和功率需求、以及求和与量化的速度被改善。例如，当与使用单独的求和块和量化器相比时，环路滤波器中的延迟(电流模式求和紧密且快速)被改善。
一般来说，这些教义所公开的实施例有利减少了回扫噪声的产生，此外减少了量化器14的输入电容，从而减少了环路滤波器12中最后一个放大器的负载。
使用标准集成电路技术可容易实现所公开的这些实施例，它们只需要一个适度量的集成电路区域，并且它们的功率消耗比较适度。这些实施例还可以被实现在数字开关电容器(SC)或模拟CMOS电路中，并且可以被使用来例如有利于多级量化音频和接收机模拟数字转换器。
比如通过提供其它类型的高频脉动信号发生器和/或提供不同类型的基准信号发生器(例如，依赖二极管甚至使用数字模拟转换器的发生器)，可以对这些教义进行各种修改。
在说明的实施例中，抽样和闩锁频率是应用特定的，范围例如可以从几kHz到大约100MHz。
关于在闭合输入抽样开关和闩锁信号上升沿之间的延迟，应当指出，这些事件可以同时发生，因为比较器的输入级和闩锁连续地跟踪输入信号。如果这些事件同时发生，则由于抽样和闩锁电路的物理分离(和相关的延迟)，所以输入抽样开关产生的干扰不会影响闩锁，反之亦然。如果这些事件未同时发生，那么一个适当的延迟从抽样时钟到闩锁时钟可能至少大约为一纳秒，因此抽样时钟产生的干扰在闩锁动作发生之前已经被衰减。
因此，虽然关于本发明的优选实施例已经特别地示出并描述了这些教义，但是本领域技术人员应该理解，可以在形式和细节上进行各种改变而不偏离本发明的精神和范围。

Claims (20)

1. 一种装置，包括：
一抽样电路，被配置用于将一已抽样输入电压信号提供给输入端子；
至少一个前置放大级，被配置用于放大所述已抽样输入电压信号并且被配置用于提供一已抽样输入电流信号；
N-1个比较器，每一个都具有一输入，该输入被连接到所述至少一个前置放大级的输出，所述N-1个比较器中的各比较器被配置用于操作以共享所述已抽样输入电流信号并把所述已抽样输入电流信号与N-1个基准电流信号中相关的一个进行比较；和
N-1个闩锁，该N-1个闩锁中的各闩锁各自被配置用于锁住所述N-1个比较器之一的输出状态并且各自被配置用于将输出提供给所述装置的N-1个数字输出端子之一；其中，
所述N-1个比较器中的各比较器各自用共栅极配置的晶体管对来构造，所述晶体管被配置用于抑制从所述N-1个闩锁到所述N一1个比较器中的其它比较器以及到所述装置的所述输入端子的噪声反馈。
2. 权利要求1的装置，还包括一高频脉动信号发生器，该高频脉动信号发生器具有耦合到所述至少一个前置放大级的所述输出上的一输出。
3. 权利要求1的装置，还包括输出所述N-1个基准电流信号的一阈值信号发生器。
4. 权利要求3的装置，其中：所述阈值信号发生器由在正负基准电压之间连接的一串串联耦合电阻组成。
5. 权利要求3的装置，其中：所述至少一个前置放大级由第一差动晶体管对组成，第一差动晶体管对被配置用于把所述已抽样输入信号转换为第一电流信号，其中：所述N-1个比较器中的各比较器包括一输入级，该输入级由第一共栅极配置的晶体管组成，所述晶体管操作来抑制从所述N-1个闩锁到所述装置的所述输入端子的噪声反馈，并且还包括一阈值输入级，该阈值输入级由第二差动输入晶体管对组成，该第二差动输入晶体管对被配置用于把一相关的基准信号电压转换为第二电流，并且还包括第二共栅极配置的晶体管，操作来抑制从所述N-1个闩锁到所述基准信号发生器的噪声反馈，其中：所述第二电流被配置用于通过所述第二共栅极配置的晶体管来连接并且被配置用于在所述比较器的-输出节点处与所述第一电流信号求和。
6. 权利要求1的装置，其中：在所述装置的所述输入端子处所看到的电容负载由所述前置放大级的输入电容加所述抽样电路的电容组成。
7. 权利要求1的装置，其中：所述装置形成多比特∑-Δ调制器的一部分，并且其中所述装置被配置用于从至少一个形成环路滤波器的一部分的积分器接收信号。
8. 权利要求1的装置，其中：所述至少一个前置放大级由多个前置放大级组成，这些前置放大级具有连接在一起的输出并且被配置用于为已抽样输入电流信号提供加权前向求和用于在一公共输出节点处求和。
9. 一种装置，包括：
一环路滤波器，被配置用于接收模拟输入信号，该环路滤波器具有由放大器组成的至少一个积分器；
一N级量化器电路，被配置用于从所述至少一个环路滤波器放大器接收信号并且具有N-1个数字输出端子，所述量化器还包括一抽样电路，该抽样电路被配置用于对所述环路滤波器放大器的输出进行抽样并且被配置用于提供一已抽样输入信号；
至少一个前置放大级，被配置用于提供一表示所述已抽样输入信号的第一电流信号；
N-1个比较器，每一个都被配置用于平等共享所述第一电流信号并且把所述第一电流信号的共享的部分与N-1个基准电流信号中相关的一个进行比较；和
N-1个动态闩锁，该N-1个动态闩锁中的各闩锁被配置用于锁住所述N-1个比较器之一的输出状态并且该N-1个动态闩锁中的每一个被配置用于将输出提供给所述量化器电路的所述N-1个数字输出端子之一；
其中，所述N-1个比较器中的各比较器各自用共栅极配置的晶体管对来构造，所述晶体管被配置用于抑制从所述N-1个动态闩锁到所述N-1个比较器中的其它比较器和到所述量化器电路的所述输入端子的噪声反馈；和
一伪随机高频脉动电流信号发生器，具有一耦合到所述至少一个前置放大级的所述输出的高频脉动电流输出信号，其中所述高频脉动电流输出信号在被共享以及与所述N-1个基准电流信号中所述相关的一个进行比较之前与所述第一电流信号求和。
10. 权利要求9的装置，还包括-被配置用于产生N-1个基准电压的阈值信号发生器，并且其中，所述N-1个比较器中的各比较器由一阈值输入级组成，所述阈值输入级包含一差动输入晶体管对，该差动输入晶体管对被配置用于把所述N-1个基准电压中相关的一个转换为所述N-1个基准电流信号之一。
11. 权利要求10的装置，其中：所述前置放大级由第一差动晶体管对组成，所述第一差动晶体管对被配置用于把所述已抽样输入信号转换为所述第一电流信号，其中，所述N-1个比较器中的各比较器各自包括一输入级，该输入级由第一共栅极配置的晶体管组成，所述晶体管操作来抑制从所述N-1闩锁到所述量化器电路的所述输入端子的噪声反馈，并且还包括一阈值输入级，该阈值输入级包含第二差动输入对，该第二差动输入对被配置用于把所述N-1个基准电压中相关的一个转换为N-1个基准电流信号中所述相关的一个，并且还包括第二共栅极配置的晶体管，操作来抑制从所述N-1个闩锁到所述基准信号发生器的噪声反馈，其中N-1个基准电流信号中所述相关的一个通过所述第二共栅极配置的晶体管来耦合并在所述比较器的输出节点处与所述第一电流信号进行求和。
12. 权利要求10的装置，其中：所述阈值信号发生器由在正负基准电压之间连接的一串串联耦合电阻组成。
13. 权利要求10的装置，其中：所述阈值信号发生器包括给多个定标电流反射镜馈电的互导体，被配置用于输出多个定标的基准电流。
14. 权利要求9的装置，其中：所述至少一个前置放大级由具有加权前向求和的多个前置放大级组成，该多个前置放大级被配置用于放大所述已抽样输入电压信号并且被配置用于提供放大的已抽样输入电流信号以便在一公共输出节点处求和。
15. 权利要求9的装置，其中：在所述量化器的所述输入端子处所看到的电容负载由所述前置放大级的输入电容加上包含所述抽样电路的一部分的电容的电容量所组成。
16. 一种方法，包括：
对N级量化器的一输入信号进行抽样以便提供-已抽样输入电压信号；
对所述已抽样输入电压信号进行前置放大并且输出表示前置放大的已抽样输入信号的第一电流信号；
把一高频脉动电流信号加到所述第一电流信号上以便产生一高频脉动的第一电流信号；
与N-1个比较器中的各比较器平等地共享所述高频脉动的第一电流信号；
把所述共享的高频脉动的第一电流信号与N-1个基准电流信号中相关的一个信号进行比较；和
用一动态闩锁锁住所述N-1个比较器中的每一个的输出；其中：
所述N-1个比较器中的各比较器各自用共栅极配置的晶体管对来构造，所述晶体管被配置用于抑制由于所述锁住而产生的到所述N-1个比较器中的其它比较器以及到所述N级量化器的输入端子的噪声反馈。
17. 权利要求16的方法，其中：把高频脉动的电流信号加到所述第一电流信号上包括产生高频脉动信号的步骤，该高频脉动信号具有幅度的伪随机波动以及与输入信号的幅度相反变化的一幅度。
18. 一种方法，包括：
对多个输入信号进行抽样以便将多个已抽样输入电压信号提供给N级量化器；
前置放大已抽样输入电压信号并从多个前置放大器提供表示前置放大的已抽样输入电压信号的第一电流信号；
对第一电流信号一起求和；
把一高频脉动电流信号加到第一电流信号之和上以便产生第一电流信号的高频脉动的和；
把第一电流信号的高频脉动的和提供给N-1个比较器中的各比较器的输入端子；
第一电流信号的高频脉动的和在N-1个比较器之间被相等地划分；
把第一电流信号的高频脉动的和的被划分的部分与N-1个基准电流信号中相关的一个信号进行比较；和
用一动态闩锁锁住N-1个比较器中的每一个的输出。
19. 权利要求18的方法，还包括抑制由于锁住而产生的到所述比较器中的其它比较器以及通过N-1个比较器中的各比较器到N级量化器的输入端子的噪声反馈，该N-1个比较器各自通过共栅极晶体管对形成。
20. 权利要求18的方法，其中：产生高频脉动的电流信号包括产生高频脉动信号，该高频脉动信号具有幅度的伪随机波动以及与输入信号的幅度相反地变化的一幅度。
CNB02812278XA 2001-06-21 2002-06-19 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 Expired - Fee Related CN100426677C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/886,412 2001-06-21
US09/886,412 US6473019B1 (en) 2001-06-21 2001-06-21 Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator

Publications (2)

Publication Number Publication Date
CN1593009A CN1593009A (zh) 2005-03-09
CN100426677C true CN100426677C (zh) 2008-10-15

Family

ID=25389003

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02812278XA Expired - Fee Related CN100426677C (zh) 2001-06-21 2002-06-19 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级

Country Status (6)

Country Link
US (1) US6473019B1 (zh)
EP (1) EP1479169A4 (zh)
KR (1) KR100893885B1 (zh)
CN (1) CN100426677C (zh)
AU (1) AU2002314406A1 (zh)
WO (1) WO2003001675A2 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901108B2 (en) * 2001-05-04 2005-05-31 Lucent Technologies Inc. Apparatus and method for adaptive control
DE10142191C2 (de) * 2001-08-29 2003-08-28 Infineon Technologies Ag SD-ADC mit digitaler Dithersignalverarbeitung
US7206341B2 (en) * 2001-12-11 2007-04-17 Agilent Technologies, Inc. System and method for providing equalization in a multiphase communications receiver
US7254157B1 (en) * 2002-03-27 2007-08-07 Xilinx, Inc. Method and apparatus for generating a phase locked spread spectrum clock signal
DE10228942A1 (de) * 2002-06-28 2004-01-15 Philips Intellectual Property & Standards Gmbh Verfahren und Schaltungsanordnung zur Sigma-Delta-Wandlung mit reduzierten Leerlauftönen
US7345605B2 (en) * 2002-12-20 2008-03-18 Intel Corporation Pulse amplitude-modulated signal processing
DE10342056B4 (de) * 2003-09-11 2005-11-10 Infineon Technologies Ag Additionsschaltung für Sigma-Delta-Modulatorschaltungen
US6940436B2 (en) * 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7106234B2 (en) * 2004-01-22 2006-09-12 University College Cork - National University Of Ireland Digital to analog converter with reduced output noise
US7453381B2 (en) * 2004-02-27 2008-11-18 Infineon Technologies Ag Power-saving multibit delta-sigma converter
US7221299B2 (en) * 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
JP4539446B2 (ja) * 2004-06-24 2010-09-08 ソニー株式会社 デルタシグマ変調装置及びデルタシグマ変調方法
DE102005001733A1 (de) * 2005-01-14 2006-07-27 Robert Bosch Gmbh Analog-Digital-Umsetzer
DE102005015390B4 (de) * 2005-04-04 2009-05-28 Infineon Technologies Ag Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer
US7321325B2 (en) * 2005-07-07 2008-01-22 Realtek Semiconductor Corp. Background calibration of continuous-time delta-sigma modulator
KR100716737B1 (ko) * 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7324028B2 (en) * 2005-09-23 2008-01-29 Realtek Semiconductor Corp. Self-calibrating continuous-time delta-sigma modulator
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7436338B2 (en) * 2005-12-21 2008-10-14 Slicex, Inc. Current mode sigma-delta modulator
US7515084B1 (en) * 2007-03-22 2009-04-07 Hrl Laboratories, Llc Analog to digital converter using asynchronous pulse technology
US7277033B1 (en) * 2006-02-13 2007-10-02 Honeywell International, Inc. System and method for subtracting dither reference during analog-to-digital conversion
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7446687B2 (en) * 2006-10-27 2008-11-04 Realtek Semiconductor Corp. Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US7996452B1 (en) 2006-11-10 2011-08-09 Hrl Laboratories, Llc Pulse domain hadamard gates
US7822698B1 (en) 2007-03-23 2010-10-26 Hrl Laboratories, Llc Spike domain and pulse domain non-linear processors
US7420494B1 (en) * 2007-04-30 2008-09-02 Analog Devices, Inc. Mismatch shaping Δ-Σ analog to digital converter system
US7965216B1 (en) 2007-10-31 2011-06-21 Hrl Laboratories, Llc Compressed sensing analog-to-digital converter
US7724168B1 (en) 2007-10-31 2010-05-25 Hrl Laboratories, Llc Pulse domain linear programming circuit
US7592939B1 (en) 2008-05-09 2009-09-22 Hrl Laboratories, Llc Digital domain to pulse domain time encoder
CN101350623B (zh) * 2008-09-16 2011-08-10 华为技术有限公司 一种调制器电路及实现方法
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
TWI339006B (en) * 2008-11-19 2011-03-11 Ind Tech Res Inst Power amplifier and modulator therein
US7999620B2 (en) * 2008-12-12 2011-08-16 Analog Devices, Inc. Amplifier with dither
US7903010B1 (en) * 2009-08-31 2011-03-08 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) having a serialized quantizer output
US8390500B1 (en) 2010-06-14 2013-03-05 Hrl Laboratories, Llc Asynchronous pulse processing apparatus and method providing signal reverberation
US8174425B1 (en) 2010-06-14 2012-05-08 Hrl Laboratories, Llc Asynchronous pulse processing apparatus and method providing signal normalization
US8724739B2 (en) * 2010-11-09 2014-05-13 Raytheon Company Variable phase shifter-attenuator
US8566265B1 (en) 2011-03-10 2013-10-22 Hrl Laboratories, Llc Combined spike domain and pulse domain signal processing
US8595157B2 (en) 2011-06-02 2013-11-26 Hrl Laboratories, Llc High-order time encoder based neuron circuit using a hysteresis quantizer, a one bit DAC, and a second order filter
US8471740B2 (en) * 2011-11-14 2013-06-25 Analog Devices, Inc. Reducing the effect of non-linear kick-back in switched capacitor networks
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8643524B1 (en) * 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
US8836566B2 (en) 2013-02-21 2014-09-16 Freescale Semiconductor, Inc. Low power quantizer for analog to digital converter
US9221679B2 (en) 2013-03-12 2015-12-29 Freescale Semiconductor, Inc. Compensation and calibration for MEMS devices
US9154172B1 (en) 2013-12-31 2015-10-06 Hrl Laboratories, Llc Time encoded circuits and methods and a time encoder based beamformer for use in receiving and transmitting applications
US9923572B2 (en) * 2015-11-18 2018-03-20 Cypress Semiconductor Corporation Delta modulator receive channel for capacitance measurement circuits
US9838031B2 (en) 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US9768793B2 (en) * 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
US9843339B1 (en) 2016-08-26 2017-12-12 Hrl Laboratories, Llc Asynchronous pulse domain to synchronous digital domain converter
US9722623B1 (en) * 2016-12-19 2017-08-01 Stmicroelectronics International N.V. Analog-to-digital converter with dynamic element matching
WO2018141359A1 (en) * 2017-01-31 2018-08-09 Huawei Technologies Co., Ltd. A double data rate time interpolating quantizer with reduced kickback noise
EP3407500A1 (en) * 2017-05-25 2018-11-28 Nxp B.V. A sigma delta modulator, integrated circuit and method therefor
EP3413468A1 (en) * 2017-06-08 2018-12-12 Nxp B.V. A sigma delta modulator, integrated circuit and method therefor
CN107192850B (zh) * 2017-07-17 2023-05-26 四川知微传感技术有限公司 一种加速度计电容检测电路
KR102443224B1 (ko) * 2017-12-14 2022-09-15 삼성전자주식회사 커패시터들을 포함하는 양자화기 및 양자화기의 동작 방법
WO2023287361A2 (en) * 2021-07-16 2023-01-19 Agency For Science, Technology And Research A quantizer device
DE102022130047B3 (de) 2022-11-14 2024-01-11 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren und Steuergerät für eine Multilevelmodulationsmethode mit hoher Ausgangsbreite

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154212A (ja) * 1990-10-17 1992-05-27 Mitsubishi Electric Corp 半導体記憶装置の出力回路
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
JP3334419B2 (ja) * 1995-04-20 2002-10-15 ソニー株式会社 ノイズ低減方法及びノイズ低減装置
JP3361222B2 (ja) * 1995-12-12 2003-01-07 シャープ株式会社 量子化回路
CN1123116C (zh) 1997-04-02 2003-10-01 邦及奥卢夫森发电站公司 用于脉冲调制信号的增强功率放大的以脉冲为基准的控制方法
JP3852721B2 (ja) 1997-07-31 2006-12-06 旭化成マイクロシステム株式会社 Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US5889482A (en) 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6326911B1 (en) 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6087969A (en) 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6304608B1 (en) * 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
US6011501A (en) 1998-12-31 2000-01-04 Cirrus Logic, Inc. Circuits, systems and methods for processing data in a one-bit format

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
. .
Low power，low noise micropipelined flash A-D converter. D.J.Kinniment,A.V.Yakovlev.IEE Proc.-Circuits Devices Syst.,Vol.146 No.5. 1999
Low power，low noise micropipelined flash A-D converter. D.J.Kinniment,A.V.Yakovlev.IEE Proc.-Circuits Devices Syst.,Vol.146 No.5. 1999 *

Also Published As

Publication number Publication date
CN1593009A (zh) 2005-03-09
KR100893885B1 (ko) 2009-04-20
EP1479169A2 (en) 2004-11-24
KR20040058118A (ko) 2004-07-03
WO2003001675A2 (en) 2003-01-03
WO2003001675A3 (en) 2004-09-10
US6473019B1 (en) 2002-10-29
AU2002314406A1 (en) 2003-01-08
EP1479169A4 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
CN100426677C (zh) 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US5990819A (en) D/A converter and delta-sigma D/A converter
JPH11274927A (ja) パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式
GB2393055A (en) A transconductance amplifier with input sampling capacitor for a current-interpolating A-D converter
US6909394B2 (en) Quantizer for a sigma delta modulator, and sigma delta modulator
US6859158B2 (en) Analog-digital conversion circuit
US7095352B2 (en) Analog-to-digital converter including a plurality of amplifier circuits
JP3559534B2 (ja) アナログ・ディジタル変換回路
Yu et al. A 900 MS/s 6b interleaved CMOS flash ADC
CN114785351A (zh) 一种具备正向输入型运放结构的模数转换器
Ferragina et al. Low-power 6-bit flash ADC for high-speed data converters architectures
KR20140000365A (ko) 아날로그 입력신호 범위 확장을 통한 데이터 변환이 가능한 파이프라인 아날로그-디지털 변환기
Rao et al. Optimizing the Stage Resolution of a 10-Bit, 50 Ms/Sec Pipelined A/D Converter & Its Impact on Speed, Power, Area, and Linearity
Hamoui et al. A 1.8-V 3-MS/s 13-bit/spl Delta//spl Sigma/A/D converter with pseudo data-weighted-averaging in 0.18-/spl mu/m digital CMOS
JP5469134B2 (ja) 加算器埋め込み型ダイナミックプリアンプ
CN219304823U (zh) 一种全动态的Delta-Sigma调制器电路
Bhat et al. Design of low power current-mode flash ADC
JPH10163875A (ja) パイプラインアナログ／デジタルコンバータ
CN115987290A (zh) 一种全动态的Delta-Sigma调制器电路
Ali et al. Correction of operational amplifier gain error in pipelined A/D converters
Rao et al. Optimizing the number of bits/stage in 10-Bit, 50Ms/Sec pipelined A/D converter considering area, speed, power and linearity
Farooq Modeling and Implementation of a 6-Bit, 50MHz Pipelined ADC in CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20110619