CN115987290A - 一种全动态的Delta-Sigma调制器电路 - Google Patents

Abstract

本发明涉及集成电路设计技术领域，具体公开了一种全动态的Delta‑Sigma调制器电路，包括动态积分器、噪声整形模数转换器和动态元件匹配校准电路，动态积分器的输入端分别连接模拟输入信号和反馈信号，噪声整形模数转换器的输入端分别连接模拟输入信号和动态积分器的输出端，噪声整形模数转换器的输出端连接动态元件匹配校准电路的输入端；动态积分器用于对模拟输入信号与反馈信号相减后的信号进行积分，输出积分后的信号；噪声整形模数转换器用于对积分后的信号与模拟输入信号相加后的信号进行量化，输出量化后的数字信号；动态元件匹配校准电路用于对量化后的数字信号进行校准，输出反馈信号。本发明能够消除调制器的静态电流，实现了很高的能效比。

Description

一种全动态的Delta-Sigma调制器电路

技术领域

本发明涉及集成电路设计技术领域，更具体地，涉及一种全动态的Delta-Sigma调制器电路。

背景技术

随着信息时代飞速发展，各种电子设备都在朝着数字化的方向发展，直接的模拟信号处理方式逐渐被淘汰，取而代之的是大规模的数字信号处理，但是真实世界中充满了各种声音、光线、温度和压力等都是模拟信号，所以高性能的模数转换器成为了连接数字世界和模拟世界的桥梁。例如在音频领域，高精度的Delta-Sigma模数转换器广泛应用于耳机、扬声器、麦克风等各种高保真音频消费类电子设备。穿戴类便携音频电子设备对功耗的要求也很高，所以音频领域通常采用低功耗、高精度的Delta-Sigma模数转换器。

在Delta-Sigma模数转换器中，模拟部分是Delta-Sigma调制器，数字部分是降采样数字滤波器，其中Delta-Sigma调制器决定了整个转换器的性能。随着工艺技术向着先进制程不断演进，晶体管的本征增益不断降低，电源电压不断降低，给高精度Delta-Sigma调制器的设计带来了严峻的挑战。

目前主流的降低功耗的方法是采用带前馈的连续时间架构来实现，避免了需要压制热噪声所需要的片内大电容，但是其电阻和电容无法提供一个精确的时间常数导致调制器不稳定，并且其更易受到时钟抖动和过量环路延迟等问题的影响。而离散型的Delta-Sigma调制器功耗很大的原因是需要驱动片内大电容，所以要求运算放大器的静态电流很大。

另外一种常见的低功耗的方法是采用基于反相器的积分器，其电源电压可以低至1V以下，实现了极低的功耗。但是该架构实现的有效位数通常都限制在14位以下，并且该电路对工艺、温度和电压变化非常敏感。

此外，如果采用多位量化器，通常由闪速型的模数转换器实现，闪速型模数转换器所需的比较器数量随位数呈指数增加，例如5位闪速型模数转换器需要31个比较器，比较器增加也消耗了大量的功耗。并且量化器精度过高时，动态元件匹配电路的规模也会呈指数增加，所以量化器位数通常小于6位。

发明内容

为了解决现有技术中存在的不足，本发明提供了一种全动态的Delta-Sigma调制器电路，利用有源噪声整形量化器将一阶调制器的噪声整形能力提高到了二阶，并且消除了调制器的静态电流，实现了很高的能效比。

作为本发明的第一个方面，提供一种全动态的Delta-Sigma调制器电路，所述全动态的Delta-Sigma调制器电路包括动态积分器、噪声整形模数转换器以及动态元件匹配校准电路，所述动态积分器的输入端分别连接模拟输入信号和所述动态元件匹配校准电路的输出端，所述噪声整形模数转换器的输入端分别连接所述模拟输入信号和所述动态积分器的输出端，所述噪声整形模数转换器的输出端连接所述动态元件匹配校准电路的输入端；

所述动态积分器用于对所述模拟输入信号与反馈信号相减后的信号进行积分，输出积分后的信号至所述噪声整形模数转换器；

所述噪声整形模数转换器用于对所述积分后的信号与所述模拟输入信号相加后的信号进行量化，输出量化后的数字信号至所述动态元件匹配校准电路；

所述动态元件匹配校准电路用于对所述量化后的数字信号进行校准，输出所述反馈信号。

进一步地，所述动态积分器包括浮动反相动态放大器、采样电容C_S、积分电容C_I、第一斩波开关和第二斩波开关，所述浮动反相动态放大器包括两个对称的反相器和一个储能电容C_r；

在采样相位φ1，采样电容Cs的一端连接模拟输入电压信号Vin/Vip，模拟输入电压信号Vin/Vip采样到所述采样电容Cs上，采样电容Cs的另一端连接到共模电平Vcm，储能电容Cr的一端连接到电源电压VDD，储能电容Cr的另一端连接到地，电源对储能电容C_r进行充电，两个反相器的输出端均连接到共模电平Vcm进行复位；

在积分相位φ2，采样电容Cs的一端连接参考电平Vref，采样电容Cs的另一端分别连接所述第一斩波开关的输入端和积分电容C_I的一端，所述采样电容Cs上的电荷被迫转移到所述积分电容C_I上，两个反相器的电源端和地端均分别连接到所述储能电容Cr的两端，两个反相器的输出端接到第二斩波开关上，两个反相器的输出端不再钳位到共模电平Vcm上，在此期间所述浮动反相动态放大器存在放大能力，才使得积分行为得以实现；

在采样相位φ1或积分相位φ2，所述积分电容C_I都跨接在所述第一斩波开关的输入端和所述第二斩波开关的输出端之间。

进一步地，所述噪声整形模数转换器包括开关电容阵列、动态放大器、动态比较器和异步逐次逼近逻辑电路，所述开关电容阵列的一端连接到所述动态比较器的正输入端，所述开关电容阵列的另一端连接到模拟输入电压信号Vin、正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm上，所述动态比较器的负输入端连接到所述动态放大器的输出端，所述动态比较器的输出端连接所述异步逐次逼近逻辑电路的第一端，所述异步逐次逼近逻辑电路的第二端连接所述正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm的开关，所述异步逐次逼近逻辑电路的第三端连接所述动态比较器的时钟输入端；

在相位Φs，电容C1连接到两个地之间；在相位Φn1，电容C1连接到所述开关电容阵列的一端与地之间；在相位Φn2，电容C1连接到动态放大器的负输入端与地之间；电容C2始终跨接在动态放大器的负输入端和输出端之间，构成闭环负反馈。

进一步地，所述异步逐次逼近逻辑电路包括D触发器和逻辑门电路。

进一步地，所述动态元件匹配校准电路包括两个全加器、一组寄存器、一个温度计码译码器和一个对数移位器，第一全加器的第一输入端接5位数字输入信号，第一全加器的第二输入端接所述寄存器的输出端，第一全加器的输出端通过第二全加器连接到所述寄存器的输入端，所述寄存器的输出端连接所述对数移位器的第一输入端，所述对数移位器的第二输入端连接所述温度计码译码器的输出端，所述温度计码译码器的输入端连接所述5位数字输入信号。

进一步地，所述对数移位器的移位数量输入端连接所述寄存器的输出端，所述对数移位器的数据输入端连接到所述温度计码译码器的输出端，所述对数移位器最后输出移位后的31位数据。

本发明提供的全动态的Delta-Sigma调制器电路具有以下优点：为了降低调制器电路功耗，本发明采用基于浮动反相动态放大器的闭环动态积分器替代传统的基于运算放大器的积分器，量化器部分利用有源噪声整形逐次逼近模数转换器替代传统的闪速型模数转换器，提升整体电路的能效比的同时将整体噪声整形效果提升到二阶。此外还利用了动态元件匹配校准电路来消除数模转换器反馈支路的电容失配引入的非线性失真；第一级积分器利用了自举开关提高了采样的线性度，利用了斩波开关抑制了直流失调和低频的闪烁噪声。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。

图1为本发明提供的全动态的Delta-Sigma调制器电路的结构框图。

图2为传统的动态放大器的电路原理图。

图3为本发明提供的基于浮动反相动态放大器的动态积分器的电路原理图。

图4为本发明提供的噪声整形模数转换器的单端等效电路图。

图5为本发明提供的动态元件匹配校准电路的原理框图。

图6为本发明提供的异步逐次逼近逻辑电路的原理图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的全动态的Delta-Sigma调制器电路其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本发明的解释中，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，除非是特殊标明。例如，连接可以是固定连接，也可以是通过特殊的接口连接，也可以是中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本实施例中提供了一种全动态的Delta-Sigma调制器电路，如图1所示，所述全动态的Delta-Sigma调制器电路包括动态积分器、噪声整形模数转换器以及动态元件匹配校准电路，所述动态积分器的输入端分别连接模拟输入信号和所述动态元件匹配校准电路的输出端，所述噪声整形模数转换器的输入端分别连接所述模拟输入信号和所述动态积分器的输出端，所述噪声整形模数转换器的输出端连接所述动态元件匹配校准电路的输入端；

所述动态积分器用于对所述模拟输入信号与反馈信号相减后的信号进行积分，输出积分后的信号至所述噪声整形模数转换器；

所述噪声整形模数转换器用于对所述积分后的信号与所述模拟输入信号相加后的信号进行量化，输出量化后的数字信号至所述动态元件匹配校准电路；

所述动态元件匹配校准电路用于对所述量化后的数字信号进行校准，输出所述反馈信号。

具体地，模拟输入信号与反馈信号相减后，送入动态积分器进行积分，然后积分后的信号与模拟输入信号相加后通过一个有源噪声整形逐次逼近模数转换器进行量化，量化后输出5位数字信号，5位数字信号经过动态元件匹配校准电路校准后反馈到输入端。

在本发明实施例中，该全动态的Delta-Sigma调制器电路，采用单环一阶带前馈的调制器架构，其中的闭环动态积分器由浮动反相放大器构成，并且积分器采用了自举开关技术和斩波技术，量化器采用有源噪声整形逐次逼近模数转换器，经过动态元件匹配校准电路后反馈回积分器的输入端。

需要说明的是，动态积分器正常工作时输入为零，并且低频时积分器提供了很高的环路增益，所以低频下模拟输入信号和反馈信号近似相等。噪声传递函数表现为高通特性，所以量化噪声经过调制器后被整形到较高频段。由于采用了动态放大器，不需要额外的静态电流，所以称为动态积分器。

需要说明的是，有源噪声整形逐次逼近模数转换器不仅可以像奈奎斯特型模数转换器一样对输入信号进行量化，并且存在一阶的噪声整形特性。由于动态积分器提供了一阶的噪声整形能力，因此整体Delta Sigma调制器呈现二阶的噪声整形效果。

需要说明的是，数模转换器反馈支路的单位电容之间存在失配，由此引入了非线性失真，该失真无法像量化噪声一样被整形到高频，所以需要对其失配进行校准。动态元件匹配电路用于校准数模转换器反馈支路的电容失配引入的非线性失真。

本发明提供的全动态的Delta-Sigma调制器电路，积分器由浮动反相动态放大器构成，采样开关采用了自举开关提高采样的线性度，并引入斩波开关消除失调和低频闪烁噪声，整个积分器以动态的方式工作，提供足够大环路增益的同时大幅地降低了功耗；量化器由一个五位有源噪声整形逐次逼近模数转换器实现，将整体噪声整形效果提升到二阶并且进一步降低了整体电路的功耗。

由于传统的流水线模数转换器和Delta-Sigma模数转换器中运算放大器消耗大量的功耗，所以在过去十年间，动态放大器一直是研究的热点，一种传统的动态放大器如图2所示，在复位相位φ_rst，输出节点被预充电到电源电压；一旦到达放大相位φ_en，输出以不同的速度进行放电，放电速度取决于输入电压的大小。这种放大器以动态的方式进行工作，实现了很高的能效。但是，实际应用中它有很多的限制。首先，它的增益非常有限，并且一旦输出共模电压下降到地，放大作用便会停止，有限的增益会导致不准确的闭环行为。其次，尾电流源处于放大相时会贡献噪声，主要是因为动态放大器无法提供很高的共模抑制比。再次，输出电压从电源下降到地，这种不稳定的输出共模电压使得闭环系统难以稳定。最后，该结构的输出共模电压对工艺、电压和温度很敏感，需要额外的校准电路稳定共模电压。

本发明采用的是基于浮动反相动态放大器的闭环积分器，其原理图如图3所示，所述动态积分器包括浮动反相动态放大器、采样电容C_S、积分电容C_I、第一斩波开关和第二斩波开关，所述浮动反相动态放大器包括两个对称的反相器和一个储能电容C_r，其中φ₁和φ₂是两相不交叠时钟，φ_1e和φ_2e分别是φ₁和φ₂的提前时钟用以实现采样电容采样，φ_c1和φ_c2是斩波开关的时钟，设置提前相位是为了利用底板采样的方式消除电荷注入和时钟馈通的影响，采用斩波开关是为了消除放大器的失调和低频闪烁噪声。

在采样相位φ1，采样电容Cs的一端连接模拟输入电压信号Vin/Vip，模拟输入电压信号Vin/Vip采样到所述采样电容Cs上，采样电容Cs的另一端连接到共模电平Vcm，储能电容Cr的一端连接到电源电压VDD，储能电容Cr的另一端连接到地，电源对储能电容C_r进行充电，两个反相器的输出端均连接到共模电平Vcm进行复位；

具体地，复位阶段，φ₁开关闭合，采样电容C_S进行采样，储能电容C_r进行预充电，两个反相器的输出端都被复位到共模电平Vcm。

在积分相位φ2，采样电容Cs的一端连接参考电平Vref，采样电容Cs的另一端分别连接所述第一斩波开关的输入端和积分电容C_I的一端，由于电荷守恒，所述采样电容Cs上的电荷被迫转移到所述积分电容C_I上，两个反相器的电源端和地端均分别连接到所述储能电容Cr的两端，两个反相器的输出端接到第二斩波开关上，两个反相器的输出端不再钳位到共模电平Vcm上，在此期间所述浮动反相动态放大器存在放大能力，才使得积分行为得以实现；

在采样相位φ1或积分相位φ2，所述积分电容C_I都跨接在所述第一斩波开关的输入端和所述第二斩波开关的输出端之间。

需要说明的是，φc1和φc2是斩波相位。在φc1相位，两个斩波开关作用相当于导线；在φc2相位，两个斩波开关分别对其输入信号进行反相。

具体地，积分阶段，φ₂开关闭合，积分电容C_I接到放大器的虚地点进行积分操作，反相器的两个电源轨分别接到储能电容C_r的两端，即由储能电容C_r对两个反相器进行供电，因此储能电容流入和流出的电流必须严格相等，迫使输出点流向负载电容的电流为零，从而使得反相器处于放大状态时输出点的共模电平Vcm是稳定的。这种闭环积分的模式类似于传统带共模反馈的运放的积分器，积分的系数由电容比例C_S/C_I决定，在CMOS工艺中可以达到很高的精度。而闭环积分器的建立精度除了取决于放大器的开环增益，还依赖于放大器的带宽。在积分阶段，储能电容给两个反相器供电，其供电电压随着时间下降，所以放大器的带宽也会随着时间下降，但只要在半个周期内都满足系统的速度要求，那么闭环积分行为就会稳定地建立。

需要说明的是，斩波开关应用于闭环积分器中，将低频段的失调和闪烁噪声调制到高频段，并利用后端的数字滤波器和量化噪声一并滤除。自举开关应用于闭环积分器中，抑制了采样开关引入的非线性失真。

本发明提供的基于浮动反相动态放大器的闭环积分器，采用对寄生不敏感的闭环积分器结构，相比图2结构，此结构具有多种优势。首先，浮动反相动态放大器的PMOS和NMOS输入差分对复用电流，提高了电流利用率。其次，该结构还提供了一个恒定的输出共模电压，无需额外的共模反馈电路就可以实现恒定的输出共模电压。此外，得益于稳定的输出共模电压，该放大器的性能对时钟频率、工艺、电压和温度变化不敏感。

本发明采用的量化器是有源噪声整形逐次逼近模数转换器，其单边等效电路图如图4所示，所述噪声整形模数转换器包括开关电容阵列、动态放大器、动态比较器和异步逐次逼近逻辑电路，中Φ_s是采样相位，Φ_c是转换相位，Φ_sum位于采样和转换相位的时隙中用于前馈求和，Φ_n1是余差采样相位，Φ_n2是余差积分相位。

所述开关电容阵列的一端连接到所述动态比较器的正输入端，所述开关电容阵列的另一端连接到模拟输入电压信号Vin、正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm上，所述动态比较器的负输入端连接到所述动态放大器的输出端，所述动态比较器的输出端连接所述异步逐次逼近逻辑电路的第一端，所述异步逐次逼近逻辑电路的第二端连接所述正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm的开关，所述异步逐次逼近逻辑电路的第三端连接所述动态比较器的时钟输入端；其中Vin和Vout的控制开关是Φs，其余电平的开关由逐次逼近逻辑电路进行控制。

在采样相位Φs，电容C1连接到两个地之间；在相位Φn1，电容C1连接到所述开关电容阵列的一端与地之间；在相位Φn2，电容C1连接到动态放大器的负输入端与地之间；电容C2始终跨接在动态放大器的负输入端和输出端之间，构成闭环负反馈。

在采样相位Φs时，积分器输出信号Vout连接到电容阵列的顶板进行采样，调制器输入Vin连接到底板进行采样，前馈操作嵌入两相不交叠的时隙中实现，当采样相位时，在不交叠的求和相位Φsum时，电容阵列的底板全部接到Vcm电压，使得转换前自动完成了前馈求和操作。然后进行逐次逼近的转换，转换相位Φc结束后，电容阵列顶板残余的电压为量化余差电压，在Φn1相位将余差电压采样到电容C1上，然后在Φn2相位C1上极板连接到动态放大器的输入端，将余差电压积分到电容C2上。最后送入动态比较器中完成求和以及比较。

在本发明实施例中，动态放大器沿用了浮动反相动态放大器。前馈的引入降低了积分器输出的摆幅，同理也降低了量化器输入的摆动，即降低了量化器的非线性效应，使其更加接近一个线性系统，所以提高了整体调制器系统的稳定性。但前馈的引入也是电路变得更加复杂，通常的做法是利用一个运放来实现前馈求和，而图4结构则在转换开始前利用开关电容阵列顶板采样的方式采样积分器的输出电压V_out，同时通过底板采样的方式对前馈支路的输入V_in进行采样，接着在转换相位到来之前的Φ_sum相位将所有电容的底板接到共模电压V_cm，这样在转换前自动完成求和。此时电容阵列的顶板上保存了这次转换的余差电压，接着在余差采样相位Φ_n1对余差电压进行采样，在余差积分相位Φ_n2对余差电压进行积分。在转换相位Φ_c开始进行逐次逼近的转换，动态比较器每次比较完后通过数字逻辑自动生成其比较时钟，经过5次比较后得到最终的转换结果。由于量化器全动态的操作，保持了很高的能效。

本发明提供的有源噪声整形逐次逼近模数转换器，用作多位量化器，大幅提升了一阶调制器的噪声整形能力，降低了积分器中放大器的设计难度，并且在转换前进行了输入前馈求和操作，省去了一个放大器，保持了较低的功率消耗。

如图6所示，异步逐次逼近逻辑电路主要由D触发器、延迟单元和基本逻辑门等标准单元电路组成，比较器的时钟是由异步逐次逼近逻辑电路自动生成的，因此不需要外接高频同步时钟。转换过程由Φ_C的上升沿触发，比较器完成的信号由异或门的上升沿给出，D触发器3将比较器的输出结果OP进行锁存，并且将根据比较结果生成开关时钟S_Vrefp,i、S_Vrefn,i用于分别连接高位电容底板到Vrefp和Vrefn。D触发器2生成开关时钟S_Vcm,i用于连接其余电容器底板到Vcm。电荷重分配的时间由延迟单元控制，延迟时间为T_R。在所有比较完成后，转换结果D_i被D触发器4并行输出。比较器的时钟Φ_COMP是由上次比较后由逻辑电路自动生成的，不需要外接高频同步时钟。

具体地，当采样时钟Φ_S为高电平、转换时钟Φ_C为低电平时，D触发器1、D触发器2、D触发器3都被复位，控制信号R₀～R₄变为高电平，动态比较器的时钟Φ_COMP为低电平即比较器也处于复位状态。当转换时钟Φ_C为高电平时，比较器的时钟Φ_COMP变为高电平，即比较器被激活对输入信号进行比较，然后异或门输出变为高电平使得D触发器1工作，D触发器1的输出Q₄由低电平变为高电平，QB₄由高电平变为低电平，QB₄的下降沿使得D触发器3工作，D触发器3将比较器的输出结果OP进行锁存，并且将根据比较结果生成参考电平Vrefp和Vrefn的开关时钟S_Vrefp,4、S_Vrefn,4用于连接最高位电容，此时相应的其它电容器的底板应保持连接到Vcm电压上，D触发器2生成Vcm的开关时钟S_Vcm,4用于连接其余电容器；与此同时，控制信号R₄首先由高电平变为低电平，然后延迟了T_R时间后又变回高电平，在这段延迟中比较器被复位并且完成了第一次电荷重分配，延迟结束后再次激活比较器进行第二次比较。以此类推，直到最后一次比较完成后，转换结果D_i被D触发器4并行输出。

多位量化带来一系列的好处，可以降低量化噪声、降低量化器非线性、降低放大器设计要求和提高调制器环路稳定性等等，但也存在亟待解决的问题:数模转换器的电容元件失配引入了非线性，会严重恶化输出的信噪比。本发明采用的是数据加权平均的动态元件匹配校准电路。该部分为数字电路，主体框图如图5所示，所述动态元件匹配校准电路包括两个全加器、一组寄存器、一个温度计码译码器和一个对数移位器，第一全加器的第一输入端接5位数字输入信号，第一全加器的第二输入端接所述寄存器的输出端，第一全加器的输出端通过第二全加器连接到所述寄存器的输入端，所述寄存器的输出端连接所述对数移位器的第一输入端，所述对数移位器的第二输入端连接所述温度计码译码器的输出端，所述温度计码译码器的输入端连接所述5位数字输入信号。

具体地，所述对数移位器的移位数量输入端连接所述寄存器的输出端，所述对数移位器的数据输入端连接到所述温度计码译码器的输出端，所述对数移位器最后输出移位后的31位数据。

在本发明实施例中，噪声整形模数转换器的输出数据经过译码器转换为温度计码驱动数字模拟转换器的开关，且控制开关的顺序按轮询算法周期性循环，这里的加法器、寄存器和对数移位器用于实现这个算法。寄存器将上次求和的结果锁存，并作为移位的数量在下一个周期送入对数移位器中，将温度计码循环移位指定的数量。经过动态元件匹配校准电路后，由电容失配引入的非线性失真被有效抑制。

在本发明实施例中，由浮动反相动态放大器构成的闭环积分器以动态方式工作，像传统基于运算放大器的闭环积分器一样可以提供性能优良的噪声整形效果，功耗极低，并且由于浮动反相动态放大器的输出共模稳定，所以闭环积分器对时钟频率、工艺、温度和电压不敏感。

第一级积分器中引入了斩波开关，将低频的闪烁噪声和直流失调搬移到信号带外的更高频段，可以和量化噪声一并被调制器后端的数字滤波器消除。

量化器前存在一个输入信号前馈通路，并且该前馈求和操作嵌入了逐次逼近模数转换器中进行。前馈通路的引入使得量化器的输入信号几乎只和量化噪声有关，减弱了量化器输入和调制器输入信号的相关性，继而提高了环路稳定性，降低了第二级积分器中动态放大器的设计要求。量化器采用了有源噪声整形逐次逼近模数转换器，将整体的噪声整形效果提升至二阶，并且减小了积分器输出端的输出摆幅，降低了内部放大器的设计要求，结合前馈通路使得简单的单级动态放大器即可满足性能要求。

动态元件匹配校准电路有效抑制了数模转换器反馈支路的电容失配引入的非线性失真。

综上所述，本发明提供的全动态的Delta-Sigma调制器电路，消除了静态电流，满足高性能的同时保持了很低的功率消耗。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种全动态的Delta-Sigma调制器电路，其特征在于，所述全动态的Delta-Sigma调制器电路包括动态积分器、噪声整形模数转换器以及动态元件匹配校准电路，所述动态积分器的输入端分别连接模拟输入信号和所述动态元件匹配校准电路的输出端，所述噪声整形模数转换器的输入端分别连接所述模拟输入信号和所述动态积分器的输出端，所述噪声整形模数转换器的输出端连接所述动态元件匹配校准电路的输入端；

所述动态积分器用于对所述模拟输入信号与反馈信号相减后的信号进行积分，输出积分后的信号至所述噪声整形模数转换器；

所述噪声整形模数转换器用于对所述积分后的信号与所述模拟输入信号相加后的信号进行量化，输出量化后的数字信号至所述动态元件匹配校准电路；

所述动态元件匹配校准电路用于对所述量化后的数字信号进行校准，输出所述反馈信号。

2.根据权利要求1所述的一种全动态的Delta-Sigma调制器电路，其特征在于，所述动态积分器包括浮动反相动态放大器、采样电容C_S、积分电容C_I、第一斩波开关和第二斩波开关，所述浮动反相动态放大器包括两个对称的反相器和一个储能电容C_r；

在采样相位φ1，采样电容Cs的一端连接模拟输入电压信号Vin/Vip，模拟输入电压信号Vin/Vip采样到所述采样电容Cs上，采样电容Cs的另一端连接到共模电平Vcm，储能电容Cr的一端连接到电源电压VDD，储能电容Cr的另一端连接到地，电源对储能电容C_r进行充电，两个反相器的输出端均连接到共模电平Vcm进行复位；

在积分相位φ2，采样电容Cs的一端连接参考电平Vref，采样电容Cs的另一端分别连接所述第一斩波开关的输入端和积分电容C_I的一端，所述采样电容Cs上的电荷被迫转移到所述积分电容C_I上，两个反相器的电源端和地端均分别连接到所述储能电容Cr的两端，两个反相器的输出端接到第二斩波开关上，两个反相器的输出端不再钳位到共模电平Vcm上，在此期间所述浮动反相动态放大器存在放大能力，才使得积分行为得以实现；

在采样相位φ1或积分相位φ2，所述积分电容C_I都跨接在所述第一斩波开关的输入端和所述第二斩波开关的输出端之间。

3.根据权利要求2所述的一种全动态的Delta-Sigma调制器电路，其特征在于，所述噪声整形模数转换器包括开关电容阵列、动态放大器、动态比较器和异步逐次逼近逻辑电路，所述开关电容阵列的一端连接到所述动态比较器的正输入端，所述开关电容阵列的另一端连接到模拟输入电压信号Vin、正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm上，所述动态比较器的负输入端连接到所述动态放大器的输出端，所述动态比较器的输出端连接所述异步逐次逼近逻辑电路的第一端，所述异步逐次逼近逻辑电路的第二端连接所述正参考电平Vrefp、负参考电平Vrefn和共模电平Vcm的开关，所述异步逐次逼近逻辑电路的第三端连接所述动态比较器的时钟输入端；

在相位Φs，电容C1连接到两个地之间；在相位Φn1，电容C1连接到所述开关电容阵列的一端与地之间；在相位Φn2，电容C1连接到动态放大器的负输入端与地之间；电容C2始终跨接在动态放大器的负输入端和输出端之间，构成闭环负反馈。

4.根据权利要求3所述的一种全动态的Delta-Sigma调制器电路，其特征在于，所述异步逐次逼近逻辑电路包括D触发器和逻辑门电路。

5.根据权利要求3所述的一种全动态的Delta-Sigma调制器电路，其特征在于，所述动态元件匹配校准电路包括两个全加器、一组寄存器、一个温度计码译码器和一个对数移位器，第一全加器的第一输入端接5位数字输入信号，第一全加器的第二输入端接所述寄存器的输出端，第一全加器的输出端通过第二全加器连接到所述寄存器的输入端，所述寄存器的输出端连接所述对数移位器的第一输入端，所述对数移位器的第二输入端连接所述温度计码译码器的输出端，所述温度计码译码器的输入端连接所述5位数字输入信号。

6.根据权利要求5所述的一种全动态的Delta-Sigma调制器电路，其特征在于，所述对数移位器的移位数量输入端连接所述寄存器的输出端，所述对数移位器的数据输入端连接到所述温度计码译码器的输出端，所述对数移位器最后输出移位后的31位数据。

Images