TWI445317B - Ｎ位元數位至類比轉換裝置 - Google Patents

Ｎ位元數位至類比轉換裝置 Download PDF

Info

Publication number
TWI445317B
TWI445317B TW100107536A TW100107536A TWI445317B TW I445317 B TWI445317 B TW I445317B TW 100107536 A TW100107536 A TW 100107536A TW 100107536 A TW100107536 A TW 100107536A TW I445317 B TWI445317 B TW I445317B
Authority
TW
Taiwan
Prior art keywords
bit
signal
bits
low
differential
Prior art date
Application number
TW100107536A
Other languages
English (en)
Other versions
TW201238256A (en
Inventor
Wei Hsin Tseng
Jieh Tsorng Wu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW100107536A priority Critical patent/TWI445317B/zh
Priority to US13/339,978 priority patent/US8493253B2/en
Publication of TW201238256A publication Critical patent/TW201238256A/zh
Application granted granted Critical
Publication of TWI445317B publication Critical patent/TWI445317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

N位元數位至類比轉換裝置
本發明是有關於一種裝置，特別是指一種N位元數位至類比轉換裝置。
如圖1所示，於習知文獻「C.-H. Lin and K. Bult,“A 10-b,500-MSample/s CMOS DAC in 0.6 mm2 ,” IEEE J. Solid-StateCircuits,vol. 33,no. 12,pp. 1948-1958,Dec. 1998.」提出一種習知的N位元數位至類比轉換裝置，適用於接收一呈二進制且N位元的數位信號D[k]和一時鐘信號CK，並於每一時鐘信號CK週期內輸出一相關於該數位信號D[k]的類比電壓vo，且該N位元數位至類比轉換裝置包含：一解碼器1，及一轉換模組2。
當N位元分段模式為全等權重時，解碼器1接收該數位信號D[k]，並將該數位信號D[k]轉換成一呈2N 位元的溫度計碼(Thermometer code)T。
轉換模組2包括2N 個轉換器21，及一負載22。
2N 個轉換器21接收該時鐘信號CK，並分別電連接於該解碼器1以分別接收該溫度計碼T的該2N 位元，且每一轉換器21根據所對應位元處於邏輯1或邏輯0，而進行轉換以輸出一正相位或負相位的電流，其中，每一轉換器21包括一栓鎖電路L、一電流源I、第一開關S1，及第二開關S2，又栓鎖電路L、電流源I、第一、二開關S1、S2之間的詳細操作可參閱此習知文獻說明，故不再重述。
負載22電連接於該等轉換器21，以接收該等電流，並將該2N 電流進行加總轉換以輸出該類比電壓vo，又該負載22包括二個電阻。
如圖2所示，為習知的N位元數位至類比轉換裝置的時序圖，參數D[1]~D[4]分別為數位信號D[k]在不同時間的值，且該類比電壓vo隨著該等數位信號D[k]而進行變化，又第一、二開關S1、S2切換的非理想效應影響將於類比電壓vo產生一突波，該突波將導致無突波動態範圍(Spurious free dynamic ranage，SFDR)降低，且當第一、二開關S1、S2切換的頻率越高，無突波動態範圍將隨著越低。
如圖3所示，為習知的N位元數位至類比轉換裝置的實驗量測圖，數位信號D[k]的輸入頻率為731MHz、時鐘信號CK的取樣速度為1.6GS/s，可看出習知的N位元數位至類比轉換裝置具有以下缺點：因為第一、二開關S1、S2切換所產生的非理想效應影響導致第三諧波(3rd harmonic)增加，而將無突波動態範圍拉低至43dB。
因此，本發明之目的，即在提供一種增加無突波動態範圍的N位元數位至類比轉換裝置。
該N位元數位至類比轉換裝置，適用於接收一呈二進制且N位元的數位信號和一時鐘信號，該時鐘信號在一第一狀態及一第二狀態之間切換，其中，N≧2，且該N位元數位至類比轉換裝置包含：一解碼器，於每一時鐘信號週期內接收該數位信號，並將該數位信號轉換成一具有多位元的溫度計碼；一亂數產生器，於每一時鐘信號週期內輸出一呈亂數的重設信號，該重設信號具有多個交互隨機排列且排列方式隨不同時間變化的位元，且其中處於邏輯高準位的位元之數目等於處於邏輯低準位的位元之數目；及一轉換模組，電連接於該解碼器和該亂數產生器，並接收該時鐘信號；在該時鐘信號處於該第一狀態時，該轉換模組接收該溫度計碼，並將該溫度計碼轉換成一相關於該數位信號的類比電壓；在該時鐘信號處於該第二狀態時，該轉換模組接收該重設信號，並根據該重設信號將該類比電壓的準位歸零。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。
<第一較佳實施例>
如圖4所示，本發明N位元數位至類比轉換裝置之第一較佳實施例，適用於接收一呈二進制且N位元的數位信號D[k]和一時鐘信號CK，該時鐘信號CK在一第一狀態及一第二狀態之間切換(在本實施例中，該第一、二狀態分別是相關於該時鐘信號CK之正、負相位)，且於每一時鐘信號CK週期內輸出一相關於該數位信號D[k]的類比電壓vo，其中，N≧2，且該N位元數位至類比轉換裝置包含：一解碼器1、一亂數產生器3，及一轉換模組2。
解碼器1於每一時鐘信號CK週期內接收該數位信號D[k]，並將該數位信號D[k]轉換成一具有多位元的溫度計碼T，在本實施例中，該溫度計碼T具有2N 個位元。
亂數產生器3於每一時鐘信號CK週期內輸出一呈亂數的重設信號Z，該重設信號Z具有多個交互隨機排列且排列方式隨不同時間變化的位元，且其中處於邏輯高準位的位元之數目等於處於邏輯低準位的位元之數目，在本實施例中，該重設信號Z具有2N-1 個處於邏輯高準位的位元和2N-1 個處於邏輯低準位的位元。又該亂數產生器3的詳細實施方式可參閱文獻「Simon Haykin.“Communication Systems 4th Edition,”」，但不限於此，也可以是其他實施方式。
轉換模組2電連接於該解碼器1和該亂數產生器3，並接收該時鐘信號CK，且該轉換模組2包括2N 個皆電連接於該解碼器1和該亂數產生器3的轉換器21及一電連接於該2N 個轉換器21的負載22。
在該時鐘信號CK處於該第一狀態時，該轉換模組2接收該溫度計碼T，並將該溫度計碼T轉換成一相關於該數位信號D[k]的類比電壓vo，且2N 個轉換器21接收該時鐘信號CK並分別接收該溫度計碼T的該2N 位元，且每一轉換器21根據所對應位元處於邏輯高準位或邏輯低準位，而進行轉換以輸出一呈正相位或負相位的差動電流id。該負載22則接收每一差動電流id，而據以進行加總以產生該類比電壓vo。藉此，在該時鐘信號CK處於該第一狀態時，該類比電壓vo相關於該數位信號D[k]。
在該時鐘信號CK處於該第二狀態時，該轉換模組2接收該重設信號Z，並根據該重設信號Z將該類比電壓vo的準位歸零，其中該2N-1 個轉換器21分別接收該重設信號Z的該2N-1 個處於邏輯高準位的位元而進行轉換以輸出呈正相位的差動電流id，而另外的該2N-1 個轉換器21分別接收該重設信號Z的該2N-1 個處於邏輯低準位的位元而進行轉換以輸出呈負相位的差動電流id。藉此，該2N-1 個正相位的差動電流id和該2N-1 個負相位的差動電流id流經該負載22加總所產生的該類比電壓vo的準位被歸零。
又每一轉換器21具有一電流源IS、一第一電晶體S1、一第二電晶體S2，及一栓鎖電路L。
該栓鎖電路L電連接於該解碼器1及該亂數產生器3，並接收該時鐘信號CK。
每一電流源IS用於提供一偏壓電流I。
該2N 個轉換器21的第一、第二電晶體S1、S2各自具有一電連接於該相對應電流源IS以接收該偏壓電流I的第一端、一電連接到該負載22的第二端及一電連接到該相對應栓鎖電路L的控制端。
在該時鐘信號CK處於該第一狀態時，該2N 個轉換器21的栓鎖電路L分別接收該溫度計碼T的該2N 個位元，且每一栓鎖電路L根據該溫度計碼的相對應位元輸出一差動信號vd到該相對應第一、二電晶體S1、S2的控制端，使該第一、二電晶體S1、S2根據該差動信號vd的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體S1、S2的第二端輸出該相對應偏壓電流作為該正相位或負相位的差動電流id，其中，該2N 個差動信號vd的相位分別相關於該溫度計碼T的該2N 個位元的邏輯準位。
在該時鐘信號CK處於該第二狀態時，該2N 個轉換器21的栓鎖電路L分別接收該重設信號Z的該2N 個位元，並據以輸出該2N 個差動信號分別到該等第一、第二電晶體S1、S2的控制端，以分別控制該等差動電流id的相位，且該2N 個差動信號vd的相位分別相關於該重設信號Z的該2N 個位元的邏輯準位。
該負載22具有二個電阻R，該二電阻分別電連接於該第一、二電晶體S1、S2的第二端與地之間。
在此舉一例說明，假設N=2，而該重設信號Z具有2個處於邏輯高準位的位元和2個處於邏輯低準位的位元，例如為(1100)，該4個轉換器21的栓鎖電路L分別接收該重設信號Z的位元1100，而使所分別對應的第一、二開關S1、S2切換以分別提供+1、+1、-1、-1倍偏壓電流，因此負載接收+1、+1、-1、-1倍偏壓電流以進行加總(1+1-1-1=0)，而將類比電壓vo歸零。
<第二較佳實施例>
如圖5所示，本發明N位元數位至類比轉換裝置之第二較佳實施例，適用於接收一呈二進制且N位元的數位信號D[k]和一時鐘信號CK，該時鐘信號CK在一第一狀態及一第二狀態之間切換，且於每一時鐘信號CK週期內輸出一相關於該數位信號D[k]的類比電壓vo，其中，N≧2，且該數位信號D[k]具有M個高位元(MSB)及(N-M)個低位元(LSB)，且該N位元數位至類比轉換裝置包含：一解碼器1、一亂數產生器3，及一轉換模組2。
該解碼器1於每一時鐘信號CK週期內接收該數位信號D[k]，並將該數位信號D[k]其中的M個高位元轉換為一呈(2M -1)個位元的溫度計碼T，且更將該數位信號D[k]其中的(N-M)個低位元保留為二進制以作為一組二進制信號，並更增加一個位元以作為一固定差模信號，1≦M＜N。
亂數產生器3於每一時鐘信號CK週期內輸出一呈亂數的重設信號Z，該重設信號Z具有多個交互隨機排列且排列方式隨不同時間變化的位元，且其中處於邏輯高準位的位元之數目等於處於邏輯低準位的位元之數目，於本實施例中，該重設信號Z具有2M 個位元，即交互隨機排列的2M-1 個處於邏輯高準位的位元及2M-1 個處於邏輯低準位的位元。
轉換模組2電連接於該解碼器1和該亂數產生器3，並接收該時鐘信號CK，且該轉換模組2包括(2M -1)個高位元轉換器HC、第一至第(N-M)低位元轉換器LC1~LCN-M 、一第(N-M+1)低位元轉換器LCN-M+1 ，及一負載。
(2M -1)個高位元轉換器HC、第一至第(N-M)低位元轉換器LC1~LCN-M 及第(N-M+1)低位元轉換器LCN-M+1 接收該時鐘信號CK並電連接於該解碼器1和該亂數產生器3。
在該時鐘信號CK處於該第一狀態時：
該(2M -1)個高位元轉換器HC分別接收該溫度計碼T的該(2M -1)個位元，每一高位元轉換器HC根據所接收的位元為高或低邏輯準位，而輸出一正或負相位且具有2N-M 倍偏壓電流值(2N-M ×I)的高階差動電流。
該第一至第(N-M)低位元轉換器LC1~LCN-M 分別接收該二進制信號的該(N-M)個位元，並根據所接收的位元為高或低邏輯準位，而輸出一正或負相位的第一至第(N-M)低階差動電流，該第一至第(N-M)低階差動電流的電流大小分別為一倍偏壓電流值(20 ×I)等比遞增2倍直到2N-M-1 倍的偏壓電流值(2N-M-1 ×I)。
第(N-M+1)低位元轉換器LCN-M+1 接收固定差模信號而輸出一呈1倍偏壓電流值(20 ×I)的第(N-M+1)低階差動電流。
負載22電連接於該(2M -1)個高位元轉換器HC和該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 ，以接收該(2M -1)個高階差動電流及該第一至第(N-M+1)低階差動電流，而據以進行加總以產生該類比電壓vo。藉此，在該時鐘信號CK處於該第一狀態時，該類比電壓vo相關於該數位信號D[k]。
在該時鐘信號CK處於該第二狀態時：
該(2M -1)個高位元轉換器HC分別接收該重設信號Z的其中(2M -1)個位元，每一高位元轉換器HC根據所接收的位元為高或低邏輯準位，而輸出一正或負相位且具有2N-M 倍偏壓電流值的高階差動電流。
該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 都接收該重設信號Z的另一個剩餘位元Zj，並根據該剩餘位元Zj為高或低邏輯準位，而輸出正或負相位的第一至第(N-M+1)低階差動電流，其中，該第一至第(N-M)低階差動電流的電流大小分別為一倍偏壓電流值等比遞增2倍直到2N-M-1 倍的偏壓電流值，而該第(N-M+1)低階差動電流的電流大小為一倍偏壓電流值，此時所有低階偏壓電流總合與一個高階偏壓電流相等。
藉此，該(2M -1)個高階差動電流及該第一至第(N-M+1)低階差動電流經該負載加總所產生的該類比電壓vo的準位被歸零。
又每一高位元轉換器HC分別具有一電流源IS、一第一電晶體S1、一第二電晶體S2，及一栓鎖電路L。
每一高位元轉換器HC栓鎖電路L電連接於該解碼器1及該亂數產生器3，並接收該時鐘信號CK。
每一高位元轉換器HC的電流源IS用於提供一2N-M 倍偏壓電流。
該(2M -1)個高位元轉換器HC的第一、二電晶體S1、S2各自具有一電連接於該相對應電流源IS以接收該2N-M 倍偏壓電流的第一端、一電連接於該負載22的第二端及一電連接於該相對應栓鎖電路L的控制端。
該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 ，分別具有第一至第(N-M+1)電流源IS，該第一至第(N-M)電流源IS所分別提供的電流大小為從一倍偏壓電流值依序等比遞增2倍直到2N-M-1 倍的偏壓電流值，該第(N-M+1)電流源IS所提供的電流大小則為一倍偏壓電流值。
又該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 更各自具有一第一電晶體S1、一第二電晶體S2及一栓鎖電路L。
該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 的栓鎖電路L電連接於該解碼器1及該亂數產生器3，且接收該時鐘信號CK。
該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 的第一、二電晶體S1、S2，各自具有一電連接於該相對應電流源IS的第一端、一電連接於該負載22的第二端及一電連接於該相對應栓鎖電路L的控制端。
該負載22具有二個電阻R，該二電阻R分別電連接於該等第一、二電晶體S1、S2的第二端與地之間。
在該時鐘信號CK處於該第一狀態時，該(2M -1)個高位元轉換器HC的栓鎖電路L分別接收該溫度計碼T的該(2M -1)個位元，且每一個高位元轉換器HC的栓鎖電路L根據該溫度計碼T的相對應位元輸出一差動信號vd到該相對應第一、二電晶體S1、S2的控制端，使該第一、二電晶體S1、S2根據該差動信號vd的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體S1、S2的第二端輸出該相對應偏壓電流作為該正相位或負相位的高階差動電流，其中，該等差動信號vd的相位分別相關於該溫度計碼T的該(2M -1)個位元。該第一至第(N-M)低位元轉換器LC1~LCN-M 的栓鎖電路L，分別接收所對應該二進制信號的該(N-M)個位元，且每一個低位元轉換器LC1~LCN-M 的栓鎖電路L根據該二進制信號的相對應位元輸出一差動信號vd到該相對應第一、二電晶體S1、S2的控制端，使該第一、二電晶體S1、S2根據所對應的該差動信號vd的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體S1、S2的第二端輸出該相對應偏壓電流作為該正相位或負相位的低階差動電流。該第(N-M+1)低位元轉換器LCN-M+1 的栓鎖電路L則接收該固定值的差模信號，使該第(N-M+1)低位元轉換器LCN-M+1 的該第一、二電晶體S1、S2其中之一導通且輸出1倍偏壓電流值的電流而使該第(N-M+1)低階差動電流值為一倍偏壓電流值20 ×I。
在該時鐘信號CK處於該第二狀態時，該(2M -1)個高位元轉換器HC的栓鎖電路L分別接收該重設信號的其中該(2M -1)個位元，且每一個高位元轉換器HC的栓鎖電路L根據該重設信號Z的相對應位元輸出一差動信號vd到該相對應第一、二電晶體S1、S2的控制端，使該第一、二電晶體S1、S2根據該差動信號vd的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體S1、S2的第二端輸出該相對應偏壓電流作為該正相位或負相位的高階差動電流，其中，該等差動信號vd的相位分別相關於該重設信號Z的該(2M -1)個位元。該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 的栓鎖電路L則皆接收該重設信號Z的另一個剩餘位元Zj，且每一個低位元轉換器LC1~LCN-M+1 的栓鎖電路L根據該重設信號Z的該另一個剩餘位元Zj輸出一差動信號到該相對應第一、二電晶體S1、S2的控制端，使該第一、二電晶體S1、S2根據該差動信號vd的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體S1、S2的第二端輸出該相對應偏壓電流作為該正相位或負相位的低階差動電流，其中，該N-M+1個差動信號的相位皆相關於該重設信號Z的另一個剩餘位元Zj。
在此舉一例說明，假設N=4、M=2，而該重設信號Z為(1100)，該3個高位元轉換器HC的栓鎖電路L分別接收該重設信號Z的位元110，而使所分別對應的第一、二開關S1、S2切換以分別提供+4、+4、-4倍偏壓電流，而該第一至第(N-M+1)低位元轉換器LC1~LCN-M+1 的栓鎖電路L則皆接收該重設信號Z的位元0，並使所分別對應的第一、二開關S1、S2切換以分別提供-1、-2、-1倍偏壓電流，因此負載22接收+4、+4、-4、-1、-2、-1倍偏壓電流，而進行加總(4+4-4-1-2-1=0)以將類比電壓vo歸零。
又上述實施例中的該等第一、二電晶體S1、S2皆是P型金屬氧化物半導體場效電晶體，且該等第一、二電晶體S1、S2各自的第一端、第二端、控制端分別是源極、汲極、閘極。
如圖6所示，為上述實施例的時序圖，參數D[1]~D[4]分別數位信號D[k]在不同時間的值，參數Z[1]~Z[4]分別表示重設信號Z在不同時間的值，可看出於重設模式時，藉由呈亂數的重設信號Z將類比電壓vo歸零，來將第一、二開關S1、S2追隨數位信號D[k]進行切換的時序打亂，而使第一、二開關S1、S2的切換能獨立於該數位信號D[k]，而使第一、二開關S1、S2切換時所引起的諧波失真能攤平於一雜訊水位(noise floor)上，以解決無突波動態範圍隨著第一、二開關S1、S2越高的切換頻率而越低的問題。
如圖7所示，為上述實施例的實驗量測圖，數位信號D[k]的輸入頻率為731MHz、時鐘信號CK的取樣速度為1.6GS/s，可看出無突波動態範圍增加至56.5dB。
如圖8所示，為上述實施例與先前技術操作於不同輸入頻率時，所量測到的無突波動態範圍，其中，參數DRRZ表示上述實施例、參數NRZ表示先前技術、參數DRZ表示在所有時鐘信號CK週期該重設信號Z皆固定不變，可看出隨著輸入頻率朝800MHz增加，屬於NRZ的無突波動態範圍由65dB衰減至42dB，而屬於DRRZ的無突波動態範圍在460MHz內可維持超過60dB且在800MHz時大於55dB，而屬於DRZ的無突波動態範圍則甚至比NRZ差，因為輸入頻率處於低頻時，該第一、二開關S1、S2於DRZ產生比NRZ更多的切換。
綜上所述，上述實施例具有以下優點：藉由使用亂數產生器3，而能相較於先前技術具有較高的無突波動態範圍。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1．．．解碼器
2．．．轉換模組
21．．．轉換器
L．．．栓鎖電路
S1．．．第一電晶體
S2．．．第二電晶體
IS．．．電流源
22．．．負載
R．．．電阻
3．．．亂數產生器
HC．．．高位元轉換器
LC1．．．第一低位元轉換器
LCN-M ．．．第(N-M)低位元轉換器
LCN-M+1 ．．．第(N-M+1)低位元轉換器
圖1是一種習知N位元數位至類比轉換裝置的電路圖；
圖2是一種該習知N位元數位至類比轉換裝置的時序圖；
圖3是一種該習知N位元數位至類比轉換裝置的實驗量測圖；
圖4是本發明N位元數位至類比轉換裝置之第一較佳實施例的電路圖；
圖5是本發明N位元數位至類比轉換裝置之第二較佳實施例的電路圖；
圖6是一種上述實施例的時序圖；
圖7是一種上述實施例的實驗量測圖；及
圖8是另一種實驗量測圖，用於比較所量測到的無突波動態範圍。
1．．．解碼器
2．．．轉換模組
21．．．轉換器
L．．．栓鎖電路
S1．．．第一電晶體
S2．．．第二電晶體
IS．．．電流源
22．．．負載
R．．．電阻
3．．．亂數產生器

Claims (14)

  1. 一種N位元數位至類比轉換裝置，適用於接收一呈二進制且N位元的數位信號和一時鐘信號，該時鐘信號在一第一狀態及一第二狀態之間切換，其中，N≧2，且該N位元數位至類比轉換裝置包含：一解碼器，於每一時鐘信號週期內接收該數位信號，並將該數位信號轉換成一具有多位元的溫度計碼；一亂數產生器，於每一時鐘信號週期內輸出一呈亂數的重設信號，該重設信號具有多個交互隨機排列且排列方式隨不同時間變化的位元，且其中處於邏輯高準位的位元之數目等於處於邏輯低準位的位元之數目；及一轉換模組，電連接於該解碼器和該亂數產生器，並接收該時鐘信號；在該時鐘信號處於該第一狀態時，該轉換模組接收該溫度計碼，並將該溫度計碼轉換成一相關於該數位信號的類比電壓；在該時鐘信號處於該第二狀態時，該轉換模組接收該重設信號，並根據該重設信號將該類比電壓的準位歸零。
  2. 依據申請專利範圍第1項所述之N位元數位至類比轉換裝置，其中，該溫度計碼具有2N 個位元，且該轉換模組包括：2N 個轉換器，接收該時鐘信號並皆電連接於該解碼器和該亂數產生器，在該時鐘信號處於該第一狀態時，該2N 個轉換器分別接收該溫度計碼的該2N 位元，且每一轉換器根據所對應位元處於邏輯高準位或邏輯低準位，而進行轉換以輸出一呈正相位或負相位的差動電流；及一負載，電連接於該2N 個轉換器以接收每一差動電流，而據以進行加總以產生該類比電壓；藉此，在該時鐘信號處於該第一狀態時，該類比電壓相關於該數位信號。
  3. 依據申請專利範圍第2項所述之N位元數位至類比轉換裝置，其中，該重設信號具有2N-1 個處於邏輯高準位的位元和2N-1 個處於邏輯低準位的位元；在該時鐘信號處於該第二狀態時，其中該2N-1 個轉換器分別接收該重設信號的該2N-1 個處於邏輯高準位的位元而進行轉換以輸出呈正相位的差動電流，而另外的該2N-1 個轉換器分別接收該重設信號的該2N-1 個處於邏輯低準位的位元而進行轉換以輸出呈負相位的差動電流；藉此，在該時鐘信號處於該第二狀態時，該2N-1 個正相位的差動電流和該2N-1 個負相位的差動電流經該負載加總所產生的該類比電壓的準位被歸零。
  4. 依據申請專利範圍第2項所述之N位元數位至類比轉換裝置，其中，每一轉換器具有：一栓鎖電路，電連接於該解碼器及該亂數產生器，並接收該時鐘信號；一電流源，用於提供一偏壓電流；一第一電晶體，具有一電連接於該相對應電流源以接收該偏壓電流的第一端、一電連接到該負載的第二端，及一電連接到該相對應栓鎖電路的控制端；及一第二電晶體，具有一電連接於該相對應電流源以接收該偏壓電流的第一端、一電連接到該負載的第二端，及一電連接到該相對應栓鎖電路的控制端；在該時鐘信號處於該第一狀態時，該2N 個轉換器的栓鎖電路分別接收該溫度計碼的該2N 個位元，且每一栓鎖電路根據該溫度計碼的相對應位元輸出一差動信號到該相對應第一、二電晶體的控制端，使該第一、二電晶體根據該差動信號的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體的第二端輸出該相對應偏壓電流作為該正相位或負相位的差動電流，其中，該2N 個差動信號的相位分別相關於該溫度計碼的該2N 個位元的邏輯準位。
  5. 依據申請專利範圍第4項所述之N位元數位至類比轉換裝置，其中，該重設信號具有2N 個位元，在該時鐘信號處於該第二狀態時：該2N 個轉換器的栓鎖電路分別接收該重設信號的該2N 個位元，並據以輸出該2N 個差動信號分別到該等第一、第二電晶體的控制端，以分別控制該等差動電流的相位，且該2N 個差動信號的相位分別相關於該重設信號的該2N 個位元的邏輯準位。
  6. 依據申請專利範圍第4項所述之N位元數位至類比轉換裝置，其中，該等第一、二電晶體皆是P型金屬氧化物半導體場效電晶體，且該等第一、二電晶體各自的第一端、第二端、控制端分別是源極、汲極、閘極。
  7. 依據申請專利範圍第4項所述之N位元數位至類比轉換裝置，其中，該負載具有：二個電阻，分別電連接於該等第一、二電晶體的第二端與地之間。
  8. 依據申請專利範圍第1項所述之N位元數位至類比轉換裝置，其中，該數位信號具有M個高位元及(N-M)個低位元；該解碼器將該數位信號其中的M個高位元轉換為一呈(2M -1)個位元的溫度計碼，且更將該數位信號其中的(N-M)個低位元保留為二進制以作為一組二進制信號，並更增加一個位元以作為一固定差模信號，1≦M＜N；且該轉換模組包括：(2M -1)個高位元轉換器，接收時鐘信號該並皆電連接到該解碼器及該亂數產生器，在該時鐘信號處於該第一狀態時，該(2M -1)個高位元轉換器分別接收該溫度計碼的該(2M -1)個位元，每一高位元轉換器根據所接收的位元為高或低邏輯準位，而輸出一正或負相位且具有2N-M 倍偏壓電流值的高階差動電流；第一至第(N-M)低位元轉換器，接收時鐘信號該並皆電連接到該解碼器及該亂數產生器，在該時鐘信號處於該第一狀態時，該第一至第(N-M)低位元轉換器分別接收該二進制信號的該(N-M)個位元，並根據所接收的位元為高或低邏輯準位，而輸出正或負相位的第一至第(N-M)低階差動電流，該第一至第(N-M)低階差動電流的電流大小分別為一倍偏壓電流值等比遞增2倍直到2N-M-1 倍的偏壓電流值；一第(N-M+1)低位元轉換器，接收該時鐘信號並電連接到該解碼器及該亂數產生器，在該時鐘信號處於該第一狀態時，該第(N-M+1)低位元轉換器接收固定差模信號而輸出一呈1倍偏壓電流值的第(N-M+1)低階差動電流；及一負載，電連接於該(2M -1)個高位元轉換器和該第一至第(N-M+1)低位元轉換器，並接收該(2M -1)個高階差動電流及該第一至第(N-M+1)低階差動電流，而據以進行加總以產生該類比電壓；藉此，在該時鐘信號處於該第一狀態時，該類比電壓相關於該數位信號。
  9. 依據申請專利範圍第8項所述之N位元數位至類比轉換裝置，其中，該重設信號具有2M 個位元，又在該時鐘信號處於該第二狀態時：該(2M -1)個高位元轉換器分別接收該重設信號的其中(2M -1)個位元，每一高位元轉換器根據所接收的位元為高或低邏輯準位，而輸出一正或負相位且具有2N-M 倍偏壓電流值的高階差動電流；該第一至第(N-M+1)低位元轉換器都接收該重設信號的另一個剩餘位元，並根據該剩餘位元為高或低邏輯準位，而輸出正或負相位的第一至第(N-M+1)低階差動電流，其中，該第一至第(N-M)低階差動電流的電流大小分別為一倍偏壓電流值等比遞增2倍直到2N-M-1 倍的偏壓電流值，而該第(N-M+1)低階差動電流的電流大小為一倍偏壓電流值；藉此，該(2M -1)個高階差動電流及該第一至第(N-M+1)低階差動電流經該負載加總所產生的該類比電壓的準位被歸零。
  10. 依據申請專利範圍第8項所述之N位元數位至類比轉換裝置，其中：每一高位元轉換器具有：一栓鎖電路，電連接於該解碼器及該轉換模組，並接收該時鐘信號；一電流源，用於提供一2N-M 倍偏壓電流；一第一電晶體，具有一電連接於該相對應電流源以接收該2N-M 倍偏壓電流的第一端、一電連接於該負載的第二端，及一電連接於該相對應栓鎖電路的控制端；及一第二電晶體，具有一電連接於該相對應電流源以接收該2N-M 倍偏壓電流的第一端、一電連接於該負載的第二端，及一電連接於該相對應栓鎖電路的控制端；該第一至第(N-M+1)低位元轉換器分別具有第一至第(N-M+1)電流源，該第一至第(N-M)電流源所分別提供的電流大小為從一倍偏壓電流值依序等比遞增2倍直到2N-M-1 倍的偏壓電流值，該第(N-M+1)電流源所提供的電流大小則為一倍偏壓電流值；該第一至第(N-M+1)低位元轉換器更各自具有一第一電晶體、一第二電晶體及一栓鎖電路；該第一至第(N-M+1)低位元轉換器的栓鎖電路電連接於該解碼器及該轉換模組，且接收該時鐘信號；該第一至第(N-M+1)低位元轉換器的第一、二電晶體各自具有一電連接於該相對應電流源的第一端、一電連接到該負載的第二端，及一電連接於該相對應栓鎖電路的控制端。
  11. 依據申請專利範圍第10項所述之N位元數位至類比轉換裝置，在該時鐘信號處於該第一狀態時其中：該(2M -1)個高位元轉換器的栓鎖電路分別接收該溫度計碼的該(2M -1)個位元，且每一個高位元轉換器的栓鎖電路根據該溫度計碼的相對應位元輸出一差動信號到該相對應第一、二電晶體的控制端，使該第一、二電晶體根據該差動信號的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體的第二端輸出該相對應偏壓電流作為該正相位或負相位的高階差動電流，其中，該等差動信號的相位分別相關於該溫度計碼的該(2M -1)個位元；該第一至第(N-M)低位元轉換器的栓鎖電路分別接收所對應該二進制信號的該(N-M)個位元，且每一個低位元轉換器的栓鎖電路根據該二進制信號的相對應位元輸出一差動信號到該相對應第一、二電晶體的控制端，使該第一、二電晶體根據所對應的該差動信號的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體的第二端輸出該相對應偏壓電流作為該正相位或負相位的低階差動電流；該第(N-M+1)低位元轉換器的栓鎖電路，則接收該固定差模信號，使該第(N-M+1)低位元轉換器的該第一、二電晶體其中之一導通且輸出1倍偏壓電流值的電流。
  12. 依據申請專利範圍第10項所述之N位元數位至類比轉換裝置，在該時鐘信號處於該第二狀態時：該(2M -1)個高位元轉換器的栓鎖電路分別接收該重設信號的其中該(2M -1)個位元，且每一個高位元轉換器的栓鎖電路根據該重設信號的相對應位元輸出一差動信號到該相對應第一、二電晶體的控制端，使該第一、二電晶體根據該差動信號的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體的第二端輸出該相對應偏壓電流作為該正相位或負相位的高階差動電流，其中，該等差動信號的相位分別相關於該重設信號的該(2M -1)個位元；該第一至第(N-M+1)低位元轉換器的栓鎖電路，則皆接收該重設信號的另一個剩餘位元，且每一個低位元轉換器的栓鎖電路根據該重設信號的該另一個剩餘位元輸出一差動信號到該相對應第一、二電晶體的控制端，使該第一、二電晶體根據該差動信號的相位變化而於導通與不導通之間切換，以從該第一或第二電晶體的第二端輸出該相對應偏壓電流作為該正相位或負相位的低階差動電流，其中，該N-M+1個差動信號的相位皆相關於該重設信號的另一個剩餘位元。
  13. 依據申請專利範圍第10項所述之N位元數位至類比轉換裝置，其中，該等第一、二電晶體皆是P型金屬氧化物半導體場效電晶體，且該等第一、二電晶體各自的第一端、第二端、控制端分別是源極、汲極、閘極。
  14. 依據申請專利範圍第10項所述之N位元數位至類比轉換裝置，其中，該負載具有：二個電阻，分別電連接於該等第一、二電晶體的第二端與地之間。
TW100107536A 2011-03-07 2011-03-07 Ｎ位元數位至類比轉換裝置 TWI445317B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100107536A TWI445317B (zh) 2011-03-07 2011-03-07 Ｎ位元數位至類比轉換裝置
US13/339,978 US8493253B2 (en) 2011-03-07 2011-12-29 N-bit digital-to-analog converting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100107536A TWI445317B (zh) 2011-03-07 2011-03-07 Ｎ位元數位至類比轉換裝置

Publications (2)

Publication Number Publication Date
TW201238256A TW201238256A (en) 2012-09-16
TWI445317B true TWI445317B (zh) 2014-07-11

Family

ID=46795036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107536A TWI445317B (zh) 2011-03-07 2011-03-07 Ｎ位元數位至類比轉換裝置

Country Status (2)

Country Link
US (1) US8493253B2 (zh)
TW (1) TWI445317B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685837B (zh) * 2014-10-23 2020-02-21 日商新力股份有限公司 資訊處理裝置、資訊處理方法、及程式產品、以及記錄媒體

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681638B (zh) 2019-07-16 2020-01-01 瑞昱半導體股份有限公司 數位類比轉換裝置及其數位類比轉換方法
TWI800808B (zh) * 2021-03-25 2023-05-01 瑞昱半導體股份有限公司 數位類比轉換裝置及其數位類比轉換方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10276093A (ja) * 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
KR100572313B1 (ko) * 1999-03-25 2006-04-19 삼성전자주식회사 디지털- 아날로그 변환기
US6448917B1 (en) * 2000-05-31 2002-09-10 Cygnal Integrated Products, Inc. DAC using current source driving main resistor string
US7042379B2 (en) 2004-07-30 2006-05-09 Rockwell Scientific Licensing, Llc Return-to-zero current switching digital-to-analog converter
US7023368B1 (en) 2004-08-31 2006-04-04 Euvis, Inc. Digital-to-analog signal converting apparatus and method to extend usable spectrum over Nyquist frequency
US7576675B1 (en) 2008-03-25 2009-08-18 Megawin Technology Co., Ltd. Return-to-zero current-steering DAC with clock-to-output isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685837B (zh) * 2014-10-23 2020-02-21 日商新力股份有限公司 資訊處理裝置、資訊處理方法、及程式產品、以及記錄媒體

Also Published As

Publication number Publication date
US8493253B2 (en) 2013-07-23
TW201238256A (en) 2012-09-16
US20120229315A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
Babaie-Fishani et al. A mostly digital VCO-based CT-SDM with third-order noise shaping
Taylor et al. A reconfigurable mostly-digital delta-sigma ADC with a worst-case FOM of 160 dB
EP1819044B1 (en) A multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
Maghami et al. A Highly Linear OTA-Free VCO-Based 1-1 MASH $\Delta\Sigma $ ADC
US8941520B2 (en) Resistor-based Σ-ΔDAC
TWI445317B (zh) Ｎ位元數位至類比轉換裝置
CN102638268B (zh) 基于逐次比较量化器的三阶前馈Sigma-Delta调制器
Zhang et al. A highly linear multi-level SC DAC in a power-efficient Gm-C continuous-time delta-sigma modulator
TWI495270B (zh) 混合式數位類比轉換器與其方法
Yang et al. An area-efficient SAR ADC with mismatch error shaping technique achieving 102-dB SFDR 90.2-dB SNDR over 20-kHz bandwidth
Clara et al. Nonlinear distortion in current-steering D/A-converters due to asymmetrical switching errors
Zhang Design of ultra-low-power analog-to-digital converters
Ding et al. Approaches to digital compensation of excess loop delay in continuous-time delta-sigma modulators using a scaled quantizer
Askhedkar et al. Low power, low area digital modulators using gate diffusion input technique
CN114793118A (zh) ∑-δ模数转换器中的数模转换器线性化技术
Shabra et al. Design techniques for high linearity and dynamic range digital to analog converters
Wang et al. A 13-Level SC DAC Achieving High Linearity with a Simple DEM for Wideband CT DSMs
CN102739256B (zh) N位数字至模拟转换装置
Katic et al. A sub-mW pulse-based 5-bit flash ADC with a time-domain fully-digital reference ladder
Molaei et al. A four bit low power 165MS/s flash-SAR ADC for sigma-delta ADC application
AlMarashli High linearity Sigma-Delta-enhanced SAR ADCs
CN214337891U (zh) 电子电路以及西格玛-德尔塔模数转换器电路
Crovetti et al. Emerging relaxation and ddpm d/a converters: Overview and perspectives
Kumar et al. 12-Bit SAR ADC Design in SCL 180 nm for Sensor Interface Applications Check for updates
Ranjbar et al. A low-power 1.92 MHz CT ΔΣ modulator with 5-bit successive approximation quantizer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees