CN109428599B - 具有改进的线性的数模转换器 - Google Patents

具有改进的线性的数模转换器 Download PDF

Info

Publication number
CN109428599B
CN109428599B CN201811006588.6A CN201811006588A CN109428599B CN 109428599 B CN109428599 B CN 109428599B CN 201811006588 A CN201811006588 A CN 201811006588A CN 109428599 B CN109428599 B CN 109428599B
Authority
CN
China
Prior art keywords
circuit
lsb
digital
word
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811006588.6A
Other languages
English (en)
Other versions
CN109428599A (zh
Inventor
李宏星
R·S·M·毛瑞诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN109428599A publication Critical patent/CN109428599A/zh
Application granted granted Critical
Publication of CN109428599B publication Critical patent/CN109428599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/42—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in parallel loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及具有改进的线性的数模转换器。较高准确度的ADC电路(例如，其中ADC电路的位数是十二或更大)可在其工作寿命期间多次需要校准以避免比特重量误差。所描述的是为了保持模数转换器(ADC)电路和数模转换器(DAC)电路的线性性能，在DAC电路中解决DAC元件簇之间DAC元件比率误差的技术。

Description

具有改进的线性的数模转换器
技术领域
本公开一般涉及数据转换器电路和系统领域，并且更具体地涉及数模转换器。
背景技术
电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量允许电子系统中的处理器执行系统的信号处理功能。ADC电路的性能取决于环境条件，如温度和制造过程中可能发生的变化。
发明内容
本发明描述保持模数转换器(ADC)电路和数模转换器(DAC)电路的线性性能的技术。较高准确度的ADC电路(例如，其中ADC电路的位数是十二或更大)可能在其工作寿命期间多次需要校准以避免比特重量误差。本发明人已经认识到需要改进ADC的校准。
在一些方面中，本公开涉及数模转换器(DAC)电路以减少增益失配误差并且包括用于接收数字输入字流的输入，每个数字输入字被划分为最高有效位(MSB)数字子字和最低有效位(LSB)数字子字。所述电路包括：接收LSB子字的表示的数字噪声整形电路，数字噪声整形器被配置为输出调制的LSB子字；LSB DAC电路，接收并转换LSB子字的表示和调制的LSB子字的组合，并产生第一模拟输出；MSB DAC电路，接收并转换MSB数字子字的表示和调制的LSB子字的组合，并产生第二模拟输出，其中将所述第一模拟输出和所述第二模拟输出中的每一个组合以产生表示所述数字输入字流的模拟输出。
在一些方面中，本公开涉及一种操作数模转换器电路以减小增益失配误差的方法。该方法包括：接收数字输入字流，各数字输入字被划分为最高有效位(MSB)数字子字和最低有效位(LSB)数字子字；噪声整形LSB子字的表示以生成调制的LSB子字；接收并转换LSB子字的表示和调制的LSB子字的组合并生成第一模拟输出；接收并转换MSB数字子字的表示和调制的LSB子字的组合并生成第二模拟输出；和将所述第一模拟输出和所述第二模拟输出中的每一个组合以产生表示数字输入字流的模拟输出。
在一些方面中，本公开涉及一种集成电路装置，包括：包括数模转换器(DAC)电路的模数转换器电路。DAC电路包括：包括输入以接收数字输入字流的分割电路，各数字输入字包括MSB数字子字和LSB数字子字，所述分割电路包括：具有输入以接收所述LSB子字的表示的数字噪声整形电路，所述数字噪声整形器被配置为输出调制的LSB子字，其中所述调制的LSB子字具有比所述LSB子字更小的字长；接收所述LSB数字子字和所述调制的LSB子字的LSB电路，所述LSB电路从相应的LSB数字子字中减去调制的LSB子字以生成第一数字输出，所述LSB电路包括LSB编码器电路；接收所述MSB数字子字和所述调制的LSB子字的MSB电路，所述MSB电路添加调制的LSB子字和MSB数字子字以生成第二数字输出，所述MSB电路包括MSB编码器电路；LSB DAC电路，使用LSB DAC电路输出接收并转换所述第一数字输出的表示并生成第一模拟输出；MSB DAC电路，使用MSB DAC电路输出接收并转换所述第二数字输出的表示并生成第二模拟输出，其中所述LSB DAC电路和所述MSB DAC电路分别与LSB和MSB数字子字的相对位权重成比例地生成第一和第二模拟输出；其中所述LSB DAC电路输出耦合所述MSB DAC电路输出来将所述第一模拟输出和所述第二模拟输出中的每一个组合，以产生表示数字输入字流的模拟输出。
本概述旨在提供本专利申请的主题的概述。这并不是为了提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
图1是利用加扰对模拟失配误差进行频率整形的数模转换器的一部分的例子。
图2是利用位分离技术的数模转换器的框图。
图3是描述DAC电路中多个DAC之间增益失配导致的现有DAC电路到噪声形状误差的示例的概念图。.
图4是描绘使用本公开的各种技术的由DAC电路中的多个DAC之间的增益失配导致的DAC电路与噪声形状误差的示例的概念图。
图5是能够实现本公开的各种技术的N比特逐次逼近寄存器(SAR)ADC电路的示例的功能框图。
图6是实现本公开的各种技术的DAC电路的示例的框图。
图7是实现本公开的各种技术的DAC电路的另一示例的框图。
图8是实现本公开的各种技术的DAC电路的另一示例的框图。
图9是实现本公开的各种技术的DAC电路的另一示例的框图。
图10A是描述标准误差反馈一阶Δ-Σ调制器的概念图。
图10B描绘包括图10A中给出的术语的图9的Δ-Σ调制器的例子。
图11和12是描绘可用于实现本公开的各种技术的Δ-Σ调制器的其他示例的概念图。
图13是实现本公开的各种技术的DAC电路的另一示例的框图。
图14描绘图13中用于控制三个群集的Δ-Σ调制器电路的示例。
图15是表示由图13中的三个DAC之间的增益失配引起的DAC电路对噪声形状误差的示例的概念图。
图16描绘根据本公开的包括双寄存器技术的图14的Δ-Σ调制器构造。
图17描绘根据本公开的包括抖动添加的图14的Δ-Σ调制器构造。
图18描绘根据本公开的用于减少音调产生的代码选择的寄存器电路的示例。
图19是描绘在集成电路器件中操作数模转换器电路以减小增益失配误差的方法的示例的流程图。
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。
具体实施方式
图1是利用加扰对模拟失配误差进行频率整形的现有数模转换器的一部分的例子。图1的DAC电路100可以包括温度计编码器电路102，以接收和编码N比特，例如10比特的输入信号。温度计编码器电路102可以将N个二进制加权比特转换成M个等重加权比特，其中M等于2N。等加权比特可以通过加扰器104，然后被施加到具有加权模拟元件的数模转换器(DAC)106，所述模拟元件对加扰器104的输出求和以形成模拟信号108。模拟元件可以是输送电荷包，开关电流或与电阻器相加的开关电压的开关电容器。DAC 106之后可以是模拟低通滤波器，其可以消除由数字调制器(未示出)产生的带外噪声。
使用大量的位来增加分辨率是可取的。这会导致所需的电路面积和功耗增加而在图1的转换器系统中不实用。例如，图1的10位DAC电路100将需要1024级扰码器(2N，其中N＝10)。
模拟元件和交换单元的数量可以通过使用两个或更多个DAC而不是具有2N个级别的单个DAC来减少。每个DAC可以包含自己的温度计编码器，每个DAC的模拟权重可以不同，如图2所示。
图2是利用位分离技术的数模转换器电路的框图。在图2的DAC电路109中，一个N比特字可以被分成最高有效位(MSB)、最低有效位(LSB)、子-LSB、子-子-LSB等。如图2所示，10位字可以分成四个(4)MSBB1-B4、3个LSB B5-B7和三个子LSB-B8-B10。
四个MSB B1-B4可以被温度计编码器110转换成15个等权重位，它们通过扰频器112并驱动16级DAC 114。三个LSB B5-B7可以由温度计编码器116分成7个等权重位，它们通过扰频器118并驱动8电平DAC 120。三个子振荡器B8-B10可由温度计编码器122转换成7个等权重位，它们通过扰频器124并驱动8级DAC126。
DAC 114、120和126的模拟输出可以在128处求和。DAC 114的输出具有K的比特权重，而DAC 120的输出具有K/16的比特权重，DAC 126的输出具有比特权重K/128。128的输出是一个等于10位数字输入字的模拟值。与图1的转换器所需的1024个元件相比，仅需要32个模拟元件(16+8+8)。
为了本公开的目的，每个相关联的温度计编码器，扰码器和DAC可以被称为“群集”。图2描述了三个(3)簇，其中“簇1”与四个MSB B1-B4相关联，“簇2”与三个LSB B5-B7相关联，并且“簇3”与三个LSB B8-B10。
如上所述，图2的技术可以通过使用多个DAC而不是具有2N个电平的单个DAC来有利地减少模拟元件和交换单元的数量，由此降低硬件成本。另外，DAC 114、120、126中的每一个可以线性化，因为平均来说，DAC 114、120、126中的每个元件具有与加扰器相同的用途。可以克服DAC元件(例如电阻器元件，电容器元件，电流源元件)之间的任何不匹配，因为元件平均使用相同的量。
尽管DAC 114、120、126中的任何误差由于使用扰码器而被调制成噪声，但由三个DAC之间的增益失配导致的误差不是固定的，因此产生音调。例如，如果DAC2 120中的元件的平均重量不同于DAC1 114中的元件的平均重量，则在这两个DAC之间存在增益失配。
DAC之间的增益失配会导致取决于输入信号的非线性误差。如果DAC是完美的并且没有增益失配，那么当DAC的输出组合在一起时，就不会有错误。但是，如果有增益失配，那么当DAC的输出结合起来时，这种失配误差会导致很大的失真和谐波。
图3是表示现有的DAC电路200对DAC电路中的多个DAC之间的增益失配造成的噪声形状误差的示例的概念图。下面更详细地描述，Δ-Σ调制器输出输入信号加定形量化噪声。LSB DAC由Δ-Σ调制器的输出与输入信号之间的差异驱动，这与成形的量化噪声相等。使用整形的量化噪声来驱动LSB DAC的好处是它是独立的信号，不会显示非线性。它也被成形为使得在低频率，例如感兴趣的频率处，噪声含量非常少。
更具体地说，可以将包括MSB和LSB的数字输入字“A”应用于包括数字噪声整形电路206(例如Δ-Σ调制器)或PWM调制器。数字输入字被应用到数字噪声整形器206，其减小了输入字A的字长并产生了噪声形状的数字子字B。由字长减小引入的误差是噪声形状而不是白色。第二数字子字C是通过在减法器208中从输入字A中减去子字B而产生的。Δ-Σ调制器206和减法器208将数字输入字A分割或分割成子字B和C。
子字C等于A-B，B+C＝A。数字子字B在减法器208中与数字输入字A对齐，输入到减法器208的子字B的两个低位被设置为逻辑0。由于子字B跟踪输入字A，所以子字C小且比原始输入字A的位数少。由于输入字A是噪声形状，所以子字B和C是噪声形状的。子字B和C都是噪声形状的，并且具有比输入字A更小的字长，并且它们的和等于原始输入字A.
子字B由MSB DAC 210接收，子字C由LSB DAC 212接收。子字B等于数字噪声整形器206(H)的A加噪声传递函数(NTF)乘以其量化误差E)，所以B＝A+HE。因为C＝A-B，C＝A-(A+HE)＝-HE。以此方式，图3的MSB DAC 210接收输入A加量化噪声HE，并且LSB DAC 212接收负量化噪声或-HE。MSB DAC输出耦合到LSB DAC输出以在214处组合它们的模拟输出并产生代表数字输入字符流A的模拟输出。
关于图3的电路的附加信息可以在Robert W.Adams的共同转让的美国专利No.5,977,899中找到，其全部内容通过引用并入本文。
然而，本发明人已经认识到，图3中的MSB DAC和LSB DAC(或者类似地，图2的DAC1、DAC2和DAC3之间)之间的增益误差可能不使用图2的技术来固定。使用各种技术，本公开解决了DAC电路的集群(例如图2的集群1、集群2和集群3)之间的DAC元件比率误差。
图4是使用本公开的各种技术描绘DAC电路300对由DAC电路中的多个DAC之间的增益失配引起的噪声形状误差的示例的概念图。下面更详细地描述，在图4中，将MSB输入馈送到主或MSB DAC电路302。通过噪声整形器电路304对LSB进行噪声整形，例如Δ-Σ调制，然后将其添加到MSB DAC电路302。因此，MSB DAC电路302由D1驱动，其包括MSB和LSB，并且LSB包括整形噪声。LSB DAC电路306由Δ-Σ调制器的输出(LSB加整形噪声)与Δ-Σ调制器(LSB)的输入之间的差异D2驱动，其等于负整形量化噪声。通过适当的调制，信号D2没有信号分量。它有一个很小甚至为零的平均值。
如果MSB DAC电路302中的元件和LSB DAC电路306中的元件之间没有增益失配，那么在MSB DAC电路302和LSB DAC电路302的模拟输出端不出现错误306合并。
图4的DAC电路300包括分割电路310，其包括用于接收包括MSB(MSB数字子字)和LSB(LSB数字子字)的数字输入字流的输入312、314。分割电路310还包括数字噪声整形器304，例如Δ-Σ调制器，其具有用于接收LSB子字“LSB”的表示并输出调制的LSB数字子字“S1b”的输入，其中调制LSB数字子字的字长比LSB子字小，例如一位。在图4中，数字噪声整形器304的调制的LSB子字输出可以是例如包括LSB信号频谱和任何噪声形成的量化误差的单个比特“S1b”。
如图4所示，LSB电路318可以接收LSB数字子字(“LSB”)和调制的LSB子字(“S1b”)，而LSB电路318可以包括MSB电路316和LSB电路318。并且可以从相应的LSB数字子字(“LSB”)中减去调制的LSB子字(“S1b”)以生成第一数字输出(“D2”)，D2＝LSB-S。LSB电路318可以包括LSB编码器电路，例如温度计编码器电路116，如图2所示。在一些例子中，LSB电路318可以包括耦合到温度计编码器电路的减法器电路，或者温度计编码器电路本身可以执行减法器电路的功能。在一些例子中，LSB电路318可以包括一个扰码器，例如桶形移位器，如图2中的112所示。
图4的MSB电路316可以接收调制的LSB子字(“S1”)的MSB数字子字(“MSB”)和表示，例如反转版本，并且可以添加调制的LSB子字(“S1“)到相应的MSB数字子字(MSB)以产生第二数字输出(D1)，D1＝MSB+S。MSB电路316可以包括MSB编码器电路，例如温度计编码器电路110，如图2所示。在一些例子中，MSB电路316可以包括耦合到温度计编码器电路的加法器电路，或者温度计编码器电路可以执行加法器电路的功能。在一些例子中，MSB电路316可以包括一个扰码器，例如桶形移位器，如图2中118所示。
图4的DAC电路300可以包括LSB DAC电路306和MSB DAC电路302.LSB DAC电路306可以接收并转换第一数字输出LSB DAC码D2的表示，并且使用LSB DAC电路302来生成第一模拟输出320一个LSB DAC电路输出。MSB DAC电路302可以接收并转换第二数字输出MSBDAC代码D1的表示，并使用MSB DAC电路输出产生第二模拟输出322组合码是D1+D2＝(MSB+S1b)+(LSB+S1)＝MSB+LSB。
LSB DAC电路306和MSB DAC电路302可以分别产生与LSB和MSB数字子字的相对位权重成比例的第一和第二模拟输出320,322。LSB DAC电路306的输出端可耦合到MSB DAC电路302的输出端，以将第一模拟输出端和第二模拟输出端中的每一个组合，以在308处产生DAC模拟输出，其表示数字输入字流。
图4所示和下面更详细描述的DAC技术可用于任何类型的模数转换器，包括但不限于SAR ADC、流水线ADC和Δ-ΣADC。
图5是可以实现本公开的各种技术的N比特逐次逼近寄存器(SAR)ADC电路的示例的功能框图。SAR ADC电路400可以包括采样电路402、数模转换器(DAC)电路404(例如，电容器DAC、电阻器DAC、电流源DAC)、比较器电路406和SAR逻辑控制电路408。
DAC电路404可以实现上面关于图4描述的DAC技术，并且贯穿本公开内容进行描述。DAC电路404可以包括至少N个加权电路组件，诸如其中可以相对于一个或多个其他加权电路组件的权重指定特定加权电路组件的权重(例如电容值)，其中N是正的整数。在某些示例中，N等于十六，并且加权电路组件包括十六个电容器(例如，十六个电容器包括指定单元电容器的不同倍数以获得相对于彼此的加权)。采样电路402可以对ADC电路的输入处的输入电压进行采样，并且可以使用加权电路组件将采样电压保持为与另一个电压进行比较。
DAC电路404(Vdaco)的输出电压可以与诸如使用比较器电路406的采样和保持电压进行比较。DAC电路404的比特值可以例如基于比较器的输出电路406.在一个示例中，转换可以以设置为中间尺度的DAC开始。比较器406可以确定DAC输出是大于还是小于采样输入电压，并且比较结果可以作为DAC的那个比特的一个或零来存储。然后转换到下一位值，直到数字值的所有位被确定为止。改变DAC输出并将电压与输入电压比较的一次迭代可以称为位试验或位确定。
SAR逻辑电路408可以例如在比特试验期间(对存储在比特尝试电容器上的参考电荷对存储在采样电容器上的采样电荷进行充电平衡)期间控制ADC操作。SAR逻辑电路408启动输入电压的一个采样，例如使用第一组比特试验，开始采样的输入电压的第一转换为第一组比特值，并启动采样的输入电压的第二转换到第二组比特值，比如使用第二组比特试验。
逻辑电路可以包括状态机或其他数字引擎410，以执行诸如通过不同的操作状态来进行ADC的功能，并且执行所描述的计算。逻辑电路408可以确定采样输入的最终N位数字值，并且最终的N位数字值可以在输出D出处变得可用。
应该注意的是，虽然本公开的技术是相对于SAR ADC(例如，图5的SAR ADC 400)进行描述的，但是技术不限于SAR ADC。相反，这些技术也可应用于Δ-ΣADC、流水线ADC、流水线SAR ADC以及其他ADC。
图6是实现本公开的各种技术的DAC电路500的示例的框图。DAC电路500可以实现上面关于图4描述的技术。图6的DAC电路500包括分割电路502，其包括两个群集504和506。群集504可以包括MSB电路508、MSB电路508包括温度计编码器电路510和加扰器电路512以及MSB DAC电路514、电容DAC、电阻DAC、电流源DAC。温度计编码器510可以将三个MSB B1-B3和调制位“s1b”转换成8个相等加权的代码，它们通过加扰器512并驱动8级MSB DAC514。所示的8条线中的每一条都控制MSB DAC电路514中的单个DAC元件，例如电容器，电阻器，电流源。位B1、B2、B3控制7个元件，调制位“s1b”控制一个元件。
集群506可以包括包括温度计编码器电路518，加扰器电路520和LSB DAC电路522(例如电容器DAC)的LSB电路516。两个LSB B4-B5和调制位“s1”可以被温度计编码器电路518转换成4个等权重位，它们通过扰码器电路520并驱动4电平LSB DAC电路522。每个7所示的线控制LSB DAC电路522中的单个DAC元件，例如电容器、电阻器、电流源。位B4、B5控制3个元件、调制位“s1”控制4个元件。如上所述(当B4、B5有效时)，由LSBDAC电路522贡献的任何误差取决于代码B4、B5。调制比特“s1”和“s1b”也可以被称为“选择信号”。
在进一步了解图6的细节之前，直观的描述可能会有所帮助。位“s1”可被调制以消除B4、B5的信号分量。这可以通过监视LSB DAC电路的输出并调制“s1”来实现，以使LSB DAC电路输出的总和在一定的时间内保持恒定。目标是使LSB DAC电路输出接近平均值，而不管B4、B5的值如何。因为示例集群2中有7个元素(s1＝4，B4B5＝3)，所以平均值为3.5。对于更多或更少的元素，平均值将相应地改变。应该注意的是，可以使用其他技术来计算可以比较错误的不同值，并且本公开不限于使用等于元素数量的一半的值。
还应该注意的是，在图6所示的例子中，“s1”控制LSB DAC电路中的4个元件，“s1b”控制MSB DAC电路中的1个元件，因为MSB DAC电路中的元件的权重是4倍，比LSB DAC电路中的元件要多。
平均值(例如3.5)和实际LSB DAC输出之间的任何差异可以被认为是该特定采样的即时误差，并且可以在数字累加器(例如积分器)中累积。累计误差可以是多位，所以可以用量化器截取，然后加到B4、B5作为温度计编码器的输入。这个数量可以被认为是输入信号。然后调制位“s1”尽可能与信号匹配以纠正错误。通过这样做，累计误差随时间有界，平均误差(累积误差除以样本数)可以被驱动为零。
分割电路502可以包括数字噪声整形电路524。如图6所示，数字噪声整形电路524可以耦合到温度计编码器电路518的输出，以接收LSB子字B4、B5的表示。在一些例子中，数字噪声整形电路524可以包括Δ-Σ调制器，如图6所示，其包括积分器电路526，例如延迟积分器电路和量化器电路528。数字噪声整形电路524可以输出调制的LSB子字“s1b”，如图6所示。如上所述，调制的LSB子字“s1b”是LSB加整形噪声。当求和时，LSB B4、B5加“s1”等于整形的量化噪声。应该指出，“s1”和“s1b”总是互补的。
MSB电路508可以接收调制的LSB子字“s1b”，并且LSB电路516可以(例如，经由反相器530)接收调制的LSB子字“s1b”的否定版本，即“s1”。MSB DAC电路508接收MSB和LSB，其中LSB包括整形噪声。
在图6所示的例子中，数字噪声整形电路524可以耦合到集群506的温度计编码器电路518或“集群2”的输出。在图6所示的具体的非限制性示例中，集群2包括7个相等大小的DAC元件。因为集群2包括7个相等大小的DAC元件，所以期望集群2的温度计编码器电路518的输出总和是3.5。
温度计编码器电路518的实际输出总和减去3.5被认为是瞬时误差，或者如图6所示的“误差”。例如Δ-Σ调制器的数字噪声整形电路524可以使用积分器电路526累积并更新每个时钟周期的瞬时误差。量化器电路528(例如1比特量化器)确定量化器在下一个时钟周期中累计错误，例如“s1b”或“s1”。Δ-Σ调制器环路可以使累积误差限制在一个有限的值，因此平均误差为0，其中平均误差等于累积误差除以累积时间。量化器电路528可以输出调制的LSB子字“s1b”，其可以被馈送到MSB电路508的输入，并且LSB电路516可以接收调制的LSB子字“s1b”的否定版本，即“S1”。
使用图6的技术，由于每个簇中的加扰器电路，每个温度计编码器电路510,518的输出可以控制它们各自簇中的平均单元权重。此外，通过信号“s1”对集群2的调制导致集群2中的信号独立的温度计码。例如，如果集群2中一半的CDAC2元素是“1”并且一半是时间“0”任何给定LSB码的平均值，例如图6所示的具体例子中的B4、B5。
为了实现群2中信号独立的温度计码，冗余比特“s1b”和“s1”可以分别馈送到群1和群2中。位“s1b”可以控制集群504或“集群1”中的MSB DAC电路514中的一个(1)DAC元件，位“s1”可以控制集群2中的LSB DAC电路522中的四(4)个DAC元件。因为在这个特定的示例实现中，MSB DAC电路514中DAC元件的重量是LSB DAC电路522中DAC元件的重量的四倍，所以由“s1b”和“s1”控制的总元件重量是相同。此外，位“s1b”和“s1”是互补的，所以改变的s1仅在组合的DAC输出端产生失配误差。
LSB电路516可以接收LSB数字子字B4、B5和否定调制的LSB子字“s1”并产生第一数字输出(D2＝LSB-s1)。MSB电路可以接收MSB数字子字B1、B2、B3和调制的LSB子字“s1b”，并产生第二个数字输出(D1＝MSB+s1)。
LSB DAC电路522可接收并转换第一数字输出的表示并使用LSB DAC电路输出产生模拟输出“模拟输出2”。在一些例子中，第一个数字输出的表示可以包括在图6中加上-3.5的输出的结果。MSB DAC电路514可接收并转换第二数字输出的表示并使用MSB DAC电路输出产生模拟输出“模拟输出1”。LSB DAC电路522和MSB DAC电路514可以产生与LSB和MSB数字子字的相对比特权重成比例的模拟输出。如图6所示，LSB DAC电路输出耦合到MSB DAC电路输出，将“模拟输出1”和“模拟输出2”组合以产生组合的模拟输出(“模拟输出”)，其代表数字输入字流。
图7是实现本公开的各种技术的DAC电路的另一示例的框图。DAC电路600可以实现上面关于图4描述的技术。DAC电路600包括一些与上面关于图6所描述的特征类似的特征，并且为了简洁的目的，这些特征将不再被详细描述。
与图6所示的例子不同，图7的DAC电路600将数字噪声整形电路524(例如Δ-Σ调制器)耦合到LSB电路516的输入端，例如温度计编码器电路518中。否定的调制的LSB子字“s1”和LSB子字B4、B5减去3.5之和被认为是即时错误，或者是“错误”，如图7所示。如前所述，例如Δ-Σ调制器的数字噪声整形电路524可以使用积分器电路526(例如延迟积分器电路)在每个时钟周期积累和更新瞬时误差。量化器电路528(例如1位量化器)在下一个时钟周期中确定累积误差的量化版本，例如“s1b”或“s1”。量化器电路528可以输出调制的LSB子字“s1b”，其可以被馈送到MSB电路508的输入，并且LSB电路516可以接收调制的LSB子字“s1b”的否定版本，即“S1”。
在图7所示的例子中，应该注意，调制比特(或调制的LSB子字或“选择码”)“s1”和“s1b”是基于之前的B4、B5值，而不是现在的B4、B5值。本质上，图7的电路预测下一个样本B4、B5的“s1b”的值。但是，这种预测可能不准确，可能会导致输出失真。本发明人已经利用图1和图2的技术克服了这个问题。应当指出的是，由于Δ-Σ调制器524中的延迟积分器526，图7中存在一些延迟。
图8是实现本公开的各种技术的DAC电路的另一个示例的框图。DAC电路700可以实现上面关于图4描述的技术。DAC电路700包括一些与上面关于图1和图2所描述的特征类似的特征。在图6和图7中，为了简明起见，这些特征将不再详细描述。
如上关于图7的DAC电路600所述，调制比特“s1”和“s1b”使用先前的B4、B5值而不是现在的B4、B5值来计算。图8的DAC电路700包括在MSB电路508的输入处的延迟电路532以及可以将采样延迟一个时钟周期的LSB电路516的输入。因此，样本B4、B5与“s1”信号对齐，并且样本B1、B2、B3与“s1b”信号对齐。
然而，这些延迟电路532引入了延迟。期望地，在B1-B5的当前值被更新之前预先确定调制比特“s1”和“s1b”，并且因此在设计中没有延迟。但是，在一些例子中，当使用有效的B4、B5信号时，Δ-Σ调制器524会产生不希望的音调。本发明人已经利用图9的技术克服了图8中的色调问题。
图9是实现本公开的各种技术的DAC电路的另一示例的框图。DAC电路800可以实现上面关于图4描述的技术。DAC电路800包括一些与上面关于图1和2所述的特征类似的特征。为了简明起见，这些特征将不再详细描述。图9的电路可以消除图7和8的延迟。并可以消除不良的音调。
图9的Δ-Σ调制器802包括错误反馈配置，其中调制器802的输入与寄存器804的输出相加。Δ-Σ调制器802耦合到LSB电路的输入516，由LSB电路516接收的调制的LSB子字“s1”是由MSB电路508接收的调制的LSB子字“s1b”的补充。
图9的Δ-Σ调制器802可以基于当前的B4、B5信息来计算调制比特“s1”和“s1b”。因此，样本B4、B5与“s1”信号对齐，并且样本B1、B2、B3与“s1b”信号对齐。另外，Δ-Σ调制器802可以抑制不需要的音调。
Δ-Σ调制器802可以接收并且将当前的B4、B5值与代表存储在寄存器804中的前一个误差的反馈信号806求和。当前的B4、B5值和反馈信号806之和可以被馈送到量化器808以产生调制比特“s1”和“s1b”。另外，如在图9中在加法器810处所见，当前的B4、B5值和反馈信号806的总和可以被加到“s1”值减去3.5(所示例子中的7位的平均值在图9中产生812处的即时误差。
图10A是描述标准误差反馈一阶Δ-Σ调制器的概念图。图9的Δ-Σ调制器802与图10A的标准误差反馈一阶Δ-Σ调制器900不同但相当。图10A的Δ-Σ调制器900接收输入信号x(n)并在减法器902处减去反馈误差信号e(n-1)以产生信号y(n)。信号y(n)被馈送到量化器904以产生输出信号v(n)。另外，在减法器906处从输出信号v(n)中减去信号y(n)，以产生馈送到延迟电路908的电流误差信号e(n)。输出信号v(n)＝x(n)+e(n)-e(n-1)，其中v(n)是调制比特“s1b”。
图10B描绘包括图10A中呈现的命名的图9的Δ-Σ调制器802的示例。图10A中的标准误差反馈一阶Δ-Σ调制器900的命名映射到图10B中的调制器以显示它们的等效性。
如图10B所示，Δ-Σ调制器802的输入是信号x(n)＝B4(n)，B5(n)。调制比特s1＝-v(n)＝-x(n)-[e(n)-e(n-1)]。图9的LSBDAC电路516接收LSBB4(n)，B5(n)和s1(n)，所以DAC2data＝x(n)+s1(n)＝-[e(n)-e(n-1)]。
参照Z域，Z(s1b)＝X(Z)+(1-Z-1)E(Z)。对于图9的LSB簇506或“簇2”，Z(DAC2数据)＝-(1-Z-1)E(Z)。对于图9的MSB群504或“群1”，Z(DAC1数据)＝Z(信号)+(1-Z-1)E(Z)，其中(1-Z-1是噪音形状的组成部分。因此，图9的LSB簇506接收噪声，并且图9的MSB簇504接收信号加噪声成分。当在LSB DAC电路522和MSB DAC电路514的输出处组合时，图9，Z(DAC1数据)+Z(DAC2数据)＝Z(信号)+(1-Z-1)E(Z)-(1-Z-1)E(Z)＝Z(信号)。
图11和图12是描绘可用于实现本公开的各种技术的Δ-Σ调制器的其他示例的概念图。图11的Δ-Σ调制器1000是一阶Δ-Σ调制器。Δ-Σ调制器1000接收输入信号x(n)并在减法器1002处减去输出信号v(n)。减法器1002的输出被馈送到非延迟积分器1004中。积分器1004的输出是馈送到量化器1006以产生输出信号v(n)。输出信号v(n)＝x(n)+e(n)-e(n-1)，其中v(n)是调制比特“s1b”。图11的非延迟积分器可以产生与图10A的Δ-Σ调制器900相同的信号和量化噪声传递函数。然而，在一些示例实现中，实现非延迟积分器可能不实际。
图12的Δ-Σ调制器1010是另一个一阶Δ-Σ调制器，与图11的Δ-Σ调制器1000类似，其中为了简洁起见不再类似的特征。与图11相反，图12的Δ-Σ调制器1010包括延迟积分器1012.输出信号v(n)＝x(n-1)+e(n)-e(n-1)v(n)是调制位“s1b”。
延迟积分器可以更实用。延迟积分器仍然可以提供一阶形状的量化噪声，但是现在输入x(n)被延迟一个采样并且在输出处出现为x(n-1)。
图13是实现本公开的各种技术的DAC电路的另一示例的框图。图13类似于图6的DAC电路，但是图13描绘了三(3)个簇(MSB簇504、LSB簇506、子-LSB簇1102)而不是两个(2)簇(MSB簇504、LSB集群506)。为了简明起见，类似的特征将不再详细描述。应该注意的是，本公开的技术不限于包括2个或者3个簇的DAC电路，而是可以扩展到多于3个簇。
集群1102可以包括包括温度计编码器电路1106和扰码器电路1108的子LSB电路1104以及电容器DAC、电阻器DAC、电流源DAC等子LSB DAC电路1110。温度计编码器电路1106可以将两个子系统B6-B7和调制位“s2”转换成4个等权重位，它们通过扰频器电路1108并驱动8级子系统的4个DAC元件、LSB DAC电路1110。在编码器和扰码器之间以及扰码器和DAC之间示出的每条线表示多条线，其中多条线中的每一条可以控制单个DAC单元，例如电容器、电阻器、电流源-LSB DAC电路1110。B6、B7位控制3个单元，调制位“s2”控制4个单元。如上所述(当B6、B7有效时)由子-LSB DAC电路522贡献的任何误差取决于代码B6、B7。调制比特“s2”和“s2b”也可以称为“选择信号”或调制子-LSB子字。
如图13所示，如上所述，分别使用调制比特“s1b”和“s1”来控制MSB群集1和LSB群集2。为了纠正在LSB簇2和子-LSB簇3之间可能出现的任何增益错误，包括调制比特“s2b”和“s2”，其中“s2b”是LSB簇2的输入，“s2”是子-LSB集群3.应该指出，“s2”和“s2b”总是互补的。图14显示并描述了s1/s2控制的实现。
图14描绘了图13中的用于控制三个群集的Δ-Σ调制器电路1200的示例。Δ-Σ调制器电路1200包括两个Δ-Σ调制器电路802,1202。图14的底部所示的Δ-Σ调制器802类似于图1和图2的Δ-Σ调制器802。在图9和10B中将不再详细描述。如图14所示，在顶部的Δ-Σ调制器1202的输入是信号B4(n)、B5(n)，并且到Δ-Σ调制器802的输入是信号B6(n)、B7(N)。
Δ-Σ调制器1202的加法器1204接收信号B4(n)、B5(n)并且将来自Δ-Σ调制器802的调制位“s2b(n)”和存储在寄存器1208。结果1210被馈送到量化器1212，例如输出调制位“s1b(n)”的1位量化器。调制比特“s1b(n)”被反相器1214反转以产生调制比特“s1(n)”，调制比特“s1b(n)”和“s1(n)”被馈送到组1和组2，分别如图13所示。类似地，调制比特“s2b(n)”被反相器530反转以产生调制比特“s2(n)”，调制比特“s2b(n)”和“s2(n)”被馈送到组2和簇3，分别如图13所示。
在Δ-Σ调制器1202中，加法器1204的输出送到加法器1216，并与调制比特“s1(n)”和-4相加，其中-4代表群组8的8个元素的平均值(4用于“s1”的元素，用于B4、B5和1个元素“s2”的3个元素)。加法器1216的输出表示存储在寄存器1208中的瞬时误差。
图15是表示由图13中的三个DAC之间的增益失配引起的DAC电路对噪声形状误差的示例的概念图。图15的电路1300将图4的概念图从两个(2)扩展到三个(3)群集。类似的功能将不再描述。
如图15所示，集群3的Δ-Σ调制器1302可以产生第二调制比特“s2”，该第二调制比特从子-LSB DAC电路1104的LSB2输入中减去以产生数字输出“D3”。数字输出“D3”驱动子-LSB DAC电路1110。
调制比特“s2”与LSB1一起被添加到cluster2的Δ-Σ调制器304，以产生调制比特“s1”。
图16描绘了根据本公开的包括双寄存器技术的图14的Δ-Σ调制器构造。如图16所示，图14的寄存器804、1208中的每一个已被相应的双寄存器电路1502,1504取代。双寄存器电路1502包括两个寄存器1506A、1506B，其中寄存器1506A可由时钟信号和控制信号“sel2b”以闭合开关1508A、1508B，并且开关1508C和1508D可以通过互补控制信号“sel2”打开。可以通过时钟信号和控制信号“sel2”来选择寄存器1506B以关闭开关1508C、1508D，并且开关1508C和1508D可以通过互补控制信号“sel2b”打开。双寄存器电路1504包括两个寄存器1510A、1510B，并且可以使用开关1512A-1512D类似地选择。
图16所示的双寄存器电路1502,1504可以减少或消除空闲音调，而不增加抖动。抖动可能需要额外的空间，这在某些实现中可能不可用。
控制信号可以随机选择使用哪个寄存器，这可以减少或消除空闲音调。在一些示例实现中，可能需要向Δ-Σ调制器添加抖动，如图17所示。
图17描绘了根据本公开的图10B的包括抖动添加的Δ-Σ调制器电路802。抖动可以被添加到Δ-Σ调制器电路802以帮助随机化。如图17所示，可以在电路中的不同位置添加抖动。在一些例子中，可以将抖动添加到量化器808的输入。在其他示例中，抖动可以通过加法器810与数据输入例如B4(n)、B5(n)相加，然后被馈送到寄存器电路804。
图18描绘了根据本公开的用于减少音调生成的代码选择的寄存器电路的示例。例如，寄存器电路1600可以代替图10B中的寄存器804和图14中的寄存器804,1202来使用。为了减少音调的产生，数据本身(例如B4、B5)可以是控制信号以关闭/打开与各个寄存器相关联的开关以选择一个寄存器。
图18中的示例电路包括4个寄存器1602A-1602D和8个开关1604A-1604H。每个寄存器可以通过控制两个相关的开关来选择关闭和打开剩下的六个开关。例如，如图18所示，等于“11”的B4、B5的组合将关闭开关1604G、1604H以选择寄存器1602D，并且打开开关1604A-1604F以取消选择寄存器1602A-1602C。
上面描述的各种技术可以用来线性化DAC电路。这些技术可用于任何类型的DAC电路，包括但不限于电容器DAC、电阻器DAC、电流DAC。另外，本公开的DAC技术可以用于任何类型的模数转换器，包括但不限于SAR ADC、流水线ADC和Δ-ΣADC。
图19是描绘操作集成电路装置中的数模转换器电路以减少增益失配误差的方法1700的示例的流程图。在框1702中，方法1700可以包括接收数字输入字流，每个数字输入字包括MSB数字子字和LSB数字子字。
在框1704中，方法1700可以包括噪声整形LSB子字的表示以生成调制的LSB子字，其中调制的LSB子字具有比LSB子字更小的字长。
在框1706，方法1700可以包括使用LSB电路接收LSB数字子字和调制的LSB子字，并且从相应的LSB数字子字中减去调制的LSB子字以生成并编码第一数字输出。
在框1708中，方法1700可以包括使用MSB电路接收MSB数字子字和调制的LSB子字，并且添加调制的LSB子字和MSB数字子字以生成并编码第二数字输出。
在框1710中，方法1700可以包括使用LSB DAC电路接收并转换第一数字输出的表示并且使用LSB DAC电路输出来生成第一模拟输出。
在框1712中，方法1700可以包括使用MSB DAC电路接收和转换第二数字输出的表示并且使用MSB DAC电路输出生成第二模拟输出，其中LSB DAC电路和MSB DAC电路分别产生第一和第二模拟输出，与LSB和MSB数字子字的相对比特权重成比例。
在框1714中，方法1700可以包括组合第一模拟输出和第二模拟输出中的每一个以产生表示数字输入字流的模拟输出。
各种注释
这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与其他示例中的一个或多个的组合进行组合。
以上详细描述包括对形成详细描述的一部分的附图的参考。附图通过说明示出了可以实施本发明的具体实施例。这些实施例在本文中也被称为“方面”或“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的例子。此外，本发明人还考虑了使用关于特定示例(或其一个或多个方面)或者关于其他示例(或其一个或多个方面)所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换(或其一个或多个方面)在此显示或描述。
如果本文档与通过引用并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，如在专利文献中常见的那样，使用术语“一”或“一个”来包括一个或多于一个，独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文中，术语“或”用于指非排他性的，或者“A或B”包括“A但不是B”、”B而不是A”和”A和B”。在该文件中，术语“包括”和“其中”被用作相应术语“包括”和“其中”的等同物。而且，在下面的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的要素之外的要素的系统、设备、物品、组合物、配方或过程仍然被认为落在该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作用于配置电子设备以执行如以上示例中所描述的方法。这样的方法的实现可以包括代码，诸如微码、汇编语言代码、更高级的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，压缩盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，使读者能够迅速确定技术披露的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应该被解释为意图是一个无人认领的披露功能是任何要求必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例被并入到具体实施方式中，每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换相互组合。本发明的范围应该参照所附权利要求以及这些权利要求的等同物的全部范围来确定。

Claims (21)

1.数模转换器DAC电路，减少增益失配误差并且包括用于接收数字输入字流的输入，每个数字输入字被划分为最高有效位MSB数字子字和最低有效位LSB数字子字，所述电路包括：
接收LSB数字子字的表示的数字噪声整形电路，数字噪声整形器被配置为输出调制的LSB数字子字；
LSB DAC电路，接收并转换LSB数字子字的表示和调制的LSB数字子字的组合，并产生第一模拟输出；
MSB DAC电路，接收并转换MSB数字子字的表示和调制的LSB数字子字的组合，并产生第二模拟输出，
其中将所述第一模拟输出和所述第二模拟输出中的每一个组合以产生表示所述数字输入字流的模拟输出。
2.权利要求1所述的DAC电路，所述电路包括：
分割电路，包括用于接收所述数字输入字流的输入，所述分割电路包括：
数字噪声整形电路；
接收所述LSB数字子字和所述调制的LSB数字子字的LSB电路，所述LSB电路组合调制的LSB数字子字和相应的LSB数字子字以生成第一数字输出；
接收所述MSB数字子字和所述调制的LSB数字子字的MSB电路，所述MSB电路组合调制的LSB数字子字和MSB数字子字以生成第二数字输出。
3.权利要求1所述的DAC电路，其中所述数字噪声整形电路包括Δ-Σ调制器电路。
4.权利要求2所述的DAC电路，其中所述数字噪声整形电路包括延迟积分器电路，并且其中所述LSB电路收到的调制的LSB数字子字是所述MSB电路收到的调制的LSB数字子字的补充。
5.权利要求2所述的DAC电路，其中所述数字噪声整形电路耦合所述LSB电路的输出。
6.权利要求2所述的DAC电路，其中所述数字噪声整形电路耦合所述LSB电路的输入。
7.权利要求6所述的DAC电路，还包括:
MSB延迟电路，耦合所述MSB电路的输入以接收和延迟MSB数字子字；和
LSB延迟电路，耦合所述LSB电路的输入以接收和延迟LSB数字子字。
8.权利要求2或4-7中任一项所述的DAC电路，其中所述数字噪声整形电路包括具有误差反馈配置的Δ-Σ调制器电路，并且其中所述Δ-Σ调制器电路耦合所述LSB电路的输入。
9.权利要求2或4-7中任一项所述的DAC电路，其中所述数字输入字流还包括子-LSB数字子字，所述分割电路还包括:
具有接收子-LSB数字子字的表示的输入的子-LSB数字噪声整形电路，所述子-LSB数字噪声整形器被配置为输出调制的子-LSB数字子字；
接收所述子-LSB数字子字和所述调制的子-LSB数字子字的子-LSB电路，所述子-LSB电路从相应的子-LSB数字子字中减去调制的子-LSB数字子字以生成第三数字输出；和
子-LSB DAC电路，接收并转换第三数字输出的表示并产生第三模拟输出。
10.权利要求1-7中任一项所述的DAC电路，其中所述数字噪声整形电路包括具有第一寄存器和第二寄存器的双寄存器电路，其中所述第一寄存器和所述第二寄存器是随机选择的。
11.权利要求1-7中任一项所述的DAC电路，其中所述数字噪声整形电路包括多个代码选择的寄存器。
12.权利要求1-7中任一项所述的DAC电路，还包括:
抖动发生器电路，被配置为向所述数字噪声整形电路提供不同的抖动值。
13.一种操作数模转换器电路以减小增益失配误差的方法，该方法包括：
接收数字输入字流，各数字输入字被划分为最高有效位MSB数字子字和最低有效位LSB数字子字；
噪声整形LSB数字子字的表示以生成调制的LSB数字子字；
接收并转换LSB数字子字的表示和调制的LSB数字子字的组合并生成第一模拟输出；
接收并转换MSB数字子字的表示和调制的LSB数字子字的组合并生成第二模拟输出；和
将所述第一模拟输出和所述第二模拟输出中的每一个组合以产生表示数字输入字流的模拟输出。
14.权利要求13所述的方法，该方法还包括：
使用LSB电路接收所述LSB数字子字和所述调制的LSB数字子字，并且组合调制的LSB数字子字和相应的LSB数字子字以生成第一数字输出；
使用MSB电路接收所述MSB数字子字和所述调制的LSB数字子字，并且组合调制的LSB数字子字和MSB数字子字以生成第二数字输出。
15.权利要求13或14中任一项所述的方法，其中噪声整形LSB数字子字的表示以生成调制的LSB数字子字包括使用Δ-Σ调制器电路来噪声整形所述LSB数字子字的表示以生成调制的LSB数字子字。
16.权利要求13或14中任一项所述的方法，其中所述噪声整形包括使用延迟积分器电路。
17.权利要求14所述的方法，还包括：
使噪声整形电路耦合所述LSB电路的输出。
18.权利要求14所述的方法，还包括:
使噪声整形电路耦合所述LSB电路的输入。
19.权利要求18所述的方法，还包括:
使MSB延迟电路耦合所述MSB电路的输入以接收和延迟所述MSB数字子字；和
使LSB延迟电路耦合所述LSB电路的输入以接收和延迟所述LSB数字子字。
20.权利要求14所述的方法，其中噪声整形LSB数字子字的表示以生成调制的LSB数字子字包括使用具有误差反馈配置的Δ-Σ调制器电路来噪声整形所述LSB数字子字的表示以生成调制的LSB数字子字，该方法还包括：
使Δ-Σ调制器电路耦合所述LSB电路的输入。
21.一种集成电路装置，包括：
包括数模转换器DAC电路的模数转换器电路，所述DAC电路包括：
包括输入以接收数字输入字流的分割电路，各数字输入字包括MSB数字子字和LSB数字子字，所述分割电路包括：
具有输入以接收所述LSB数字子字的表示的数字噪声整形电路，数字噪声整形器被配置为输出调制的LSB数字子字，其中所述调制的LSB数字子字具有比所述LSB数字子字更小的字长；
接收所述LSB数字子字和所述调制的LSB数字子字的LSB电路，所述LSB电路从相应的LSB数字子字中减去调制的LSB数字子字以生成第一数字输出，所述LSB电路包括LSB编码器电路；
接收所述MSB数字子字和所述调制的LSB数字子字的MSB电路，所述MSB电路添加调制的LSB数字子字和MSB数字子字以生成第二数字输出，所述MSB电路包括MSB编码器电路；
LSB DAC电路，接收并转换所述第一数字输出的表示并使用LSB DAC电路输出生成第一模拟输出；
MSB DAC电路，接收并转换所述第二数字输出的表示并使用MSB DAC电路输出生成第二模拟输出，其中所述LSB DAC电路和所述MSB DAC电路分别与LSB数字子字和MSB数字子字的相对位权重成比例地生成第一模拟输出和第二模拟输出；
其中所述LSB DAC电路输出耦合所述MSB DAC电路输出来将所述第一模拟输出和所述第二模拟输出中的每一个组合，以产生表示数字输入字流的模拟输出。
CN201811006588.6A 2017-08-31 2018-08-31 具有改进的线性的数模转换器 Active CN109428599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,812 US9941897B1 (en) 2017-08-31 2017-08-31 Digital-to-analog converter with improved linearity
US15/692,812 2017-08-31

Publications (2)

Publication Number Publication Date
CN109428599A CN109428599A (zh) 2019-03-05
CN109428599B true CN109428599B (zh) 2022-05-31

Family

ID=61801324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811006588.6A Active CN109428599B (zh) 2017-08-31 2018-08-31 具有改进的线性的数模转换器

Country Status (3)

Country Link
US (1) US9941897B1 (zh)
CN (1) CN109428599B (zh)
DE (1) DE102018121046A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425099B1 (en) * 2018-11-29 2019-09-24 Ciena Corporation Extremely-fine resolution sub-ranging current mode Digital-Analog-Converter using Sigma-Delta modulators
US10666286B1 (en) * 2019-01-31 2020-05-26 Avago Technologies International Sales Pte. Limited Partitioned delta-sigma modulator for high-speed applications
US10756744B1 (en) 2019-07-18 2020-08-25 Apple Inc. Linearity improvement for segmented R-DACs
EP3869694A1 (en) * 2019-12-30 2021-08-25 ams International AG Digital-to-analog converter and method for digital-to-analog conversion
KR20220050316A (ko) * 2020-10-16 2022-04-25 삼성전자주식회사 테스트용 멀티 레벨 신호 생성 장치 및 이를 포함하는 메모리 장치
CN112492473B (zh) * 2020-11-04 2022-09-09 杭州士兰微电子股份有限公司 Mems麦克风的信号处理电路及信号处理方法
EP4020812A1 (en) * 2020-12-23 2022-06-29 Intel Corporation Segmented digital-to-analog converter with subtractive dither

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US6917321B1 (en) * 2000-05-21 2005-07-12 Analog Devices, Inc. Method and apparatus for use in switched capacitor systems
CN101051840A (zh) * 2007-03-27 2007-10-10 上海凸现电子科技有限公司 用于Sigma－Delta A/D和D/A转换器中多位量化器的非线性误差校正方法
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
US9094033B1 (en) * 2015-01-23 2015-07-28 Pmc-Sierra Us, Inc. Quantization noise-shaping device
US9264062B1 (en) * 2015-03-11 2016-02-16 Freescale Semiconductor, Inc. Digital-to-analog converter circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IES81010B2 (en) * 1997-12-23 1999-09-22 Univ Cork A mismatch noise shaper for dac-subdac structures
US6348884B1 (en) 1999-01-06 2002-02-19 Jesper Steensgaard-Madsen Idle-tone-free mismatch-shaping encoders
US6697004B1 (en) * 2001-10-01 2004-02-24 Silicon Wave, Inc. Partial mismatch-shaping digital-to-analog converter
US6603418B2 (en) * 2001-12-14 2003-08-05 Teradyne, Inc. High precision, high-speed signal source
US6885330B2 (en) * 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US7023371B2 (en) * 2004-04-12 2006-04-04 Broadcom Corporation Method and apparatus for an image canceling digital-to-analog converter (DAC)
EP2097984B1 (en) * 2006-12-22 2014-04-23 NVIDIA Technology UK Limited Digital linear transmitter architecture
US7508331B2 (en) * 2007-01-31 2009-03-24 Wolfson Microelectronics Plc Digital-to-analog converter with dynamic element matching to minimize mismatch error
US7719369B2 (en) * 2008-09-17 2010-05-18 Texas Instruments Incorporated Sigma delta digital to analog converter with wide output range and improved linearity
US20100188148A1 (en) * 2009-01-26 2010-07-29 Texas Instruments Incorporated Predistortion mechanism for compensation of transistor size mismatch in a digital power amplifier
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
US8542773B2 (en) * 2009-12-18 2013-09-24 Electronics And Telecommunications Research Institute Digital RF converter, digital RF modulator and transmitter including the same
GB2515759B (en) * 2013-07-02 2016-02-03 Broadcom Corp Digital to Analogue Conversion with Noise Shaping
US9762256B2 (en) * 2015-04-16 2017-09-12 Maxlinear, Inc. Digital-to-analog converter (DAC) with enhanced dynamic element matching (DEM) and calibration
US9735799B1 (en) * 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US6917321B1 (en) * 2000-05-21 2005-07-12 Analog Devices, Inc. Method and apparatus for use in switched capacitor systems
CN101051840A (zh) * 2007-03-27 2007-10-10 上海凸现电子科技有限公司 用于Sigma－Delta A/D和D/A转换器中多位量化器的非线性误差校正方法
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器
US9094033B1 (en) * 2015-01-23 2015-07-28 Pmc-Sierra Us, Inc. Quantization noise-shaping device
US9264062B1 (en) * 2015-03-11 2016-02-16 Freescale Semiconductor, Inc. Digital-to-analog converter circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Delta–Sigma D/A Converter Using Binary- Weighted Digital-to-Analog Differentiator for Second-Order Mismatch Shaping;Heng-Yu Jian;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20080116;第55卷(第1期);6-10 *

Also Published As

Publication number Publication date
US9941897B1 (en) 2018-04-10
CN109428599A (zh) 2019-03-05
DE102018121046A1 (de) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109428599B (zh) 具有改进的线性的数模转换器
CN107465411B (zh) 量化器
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
US5221926A (en) Circuit and method for cancelling nonlinearity error associated with component value mismatches in a data converter
JP6436022B2 (ja) Ａ／ｄ変換器
US20100245142A1 (en) Tri-level dynamic element matcher allowing reduced reference loading and dac element reduction
EP1182781B1 (en) Multistage converter employing digital dither
US10790842B1 (en) System and method for a successive approximation analog-to-digital converter
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN111697972B (zh) Δ-∑调制器及其调制方法
TWI820125B (zh) 具有二階動態加權演算法之基於電荷之數位轉類比轉換器
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
US7868807B2 (en) Data weighted average circuit and dynamic element matching method
JP4270998B2 (ja) アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
JP2000078015A (ja) マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
CN116208163A (zh) Δ-∑模数转换器的增益可编程技术
KR101902972B1 (ko) 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
Lundin et al. Look-up tables, dithering and volterra series for ADC improvements
Wang et al. 2nd-Order shaping technique of the DAC mismatch error in noise shaping SAR ADCs
US20230060505A1 (en) Techniques to reduce quantization noise in delta sigma converters
Qureshi et al. Multi-bit incremental converters with optimal power consumption and mismatch error
Sun Advanced ADC Design Techniques
KR20240035101A (ko) 델타시그마 변조기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210809

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK) Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant