CN104753525A - 一种Bang-Bang数字锁相环快速锁定的方法 - Google Patents
一种Bang-Bang数字锁相环快速锁定的方法 Download PDFInfo
- Publication number
- CN104753525A CN104753525A CN201310735960.8A CN201310735960A CN104753525A CN 104753525 A CN104753525 A CN 104753525A CN 201310735960 A CN201310735960 A CN 201310735960A CN 104753525 A CN104753525 A CN 104753525A
- Authority
- CN
- China
- Prior art keywords
- bang
- locked loop
- locking
- digital phase
- quick lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种Bang-Bang数字锁相环快速锁定的方法，由快速锁定控制器，比例通路，积分通路，可选的提高锁定精度的Sigma-Delta调制器组成。采用该专利方法，解决了Bang-Bang数字锁相环的高锁定精度与长锁定时间之间的矛盾，在不牺牲锁定精度的条件下，大幅度提高了锁定速度，减小了锁定时间。利用BBPFD输出的反映参考时钟和反馈时钟之间相位超前或滞后的信息，采用自动调整步长、比例通路因子和积分通路因子的多级变步长的频率锁定方式，取得了Bang-Bang数字锁相环的快速锁定。该专利方法采用软件或硬件都可以实现。
Description
技术领域
本发明用于Bang-Bang数字锁相环，可以加速该类锁相环的锁定过程。
背景技术
锁相环在各类电子系统中有广泛的应用，比如在SOC和处理器中。传统的锁相环是基于模拟或混合信号电路的，主要包括鉴频鉴相器（PFD）、电荷泵、环路滤波器、压控振荡器（VCO）以及反馈分频器构成的反馈回路。其中的PFD可以检测出输入时钟和反馈时钟的相位差。Bang-Bang PFD与通常的PFD的差别在于，Bang-Bang PFD仅检测输入时钟与反馈时钟相比相位是超前还是滞后。
随着集成电路工艺的进步，CMOS器件的工作速度不断提高，但工作电压在逐步下降。对于传统的锁相环，所需的环路滤波器中的电阻和电容的面积，并不能随着工艺的进步而减小。为了充分利用工艺进步所带来的优势，数字锁相环开始得到研究和应用。在数字锁相环中，数字滤波器取代了传统的由电阻电容构成的滤波器，可以随工艺的进步节省大量的芯片面积。在传统的锁相环中，为了保证系统的稳定性，环路带宽通常小于输入参考频率的十分之一。对于较低频率的输入时钟，对应的环路带宽会更小，从而需要的电阻电容只能采用分立器件来实现。由于数字锁相环采用了数字滤波器，不存在这样的问题。
传统锁相环中的PFD可以用TDC（时间数字转换器）来取代，用于量化输入参考时钟和反馈时钟的相位差。数字滤波器用于处理量化后的相位差，并将结果输出给数字控制的振荡器（DCO）或者经DAC（数字模拟转换器）输出给压控振荡器（VCO）。同样也可以采用Bang-Bang PFD来检测输入时钟与反馈时钟的相位差，并输出表示相位超前或滞后的逻辑值。
Bang-Bang数字锁相环的原理图如图 1所示。101为提供参考时钟的晶振，102为其输出。103为输入分频器，其输出104作为参考时钟提供给Bang-Bang PFD 105。BBPFD 105的另一输入为反馈时钟118，其是DCO 116输出振荡信号119通过反馈分频器117得到的。BBPFD 105的输出106表示了参考时钟104和反馈时钟118的相位比较结果：超前还是滞后。比较结果106有两条通路：比例通路107和由108-112构成的积分通路。比例通路和积分通路的因子分别为KP 107和KI 112。积分通路除了积分因子112，还包括加法器108，累加结果109经单元延迟111得到延迟累加结果110。加法器108把BBPFD的输出106和延迟累加结果110进行相加。比例通路的输出结果113和积分通路的输出结果114在加法器115中进行相加，其结果120用于控制DCO 116的输出信号119的振荡频率。
在Bang-Bang锁相环的锁定过程中，积分因子KI 112和比例因子KP 107控制着输出信号119频率的锁定时间和精度。同时积分因子KI 112和比例因子KP 107共同决定着Bang-Bang锁相环系统的稳定性。在确保Bang-Bang锁相环系统稳定和锁定精度的条件下，积分因子KI 112和比例因子KP 107的选择会导致较长的锁定时间。
图 1所示Bang-Bang数字锁相环的锁定精度由DCO 116的控制精度决定。为了在不增加DCO精度的条件下，提高锁定精度，可以采用如图 2所示的方案。其中积分通路的累加器和积分因子208-212提高了位宽，其中的高比特位（MSB）214直接和比例通路的输出213相加，而低比特位（LSB）222通过Sigma-Delta调制器的调制后再输出给加法器215。该方案增加了累加器的位数，从而减小了积分通路的调整步长，在提高锁定精度的同时也付出了锁定时间增长的代价。
为了取得Bang-Bang数字锁相环的高锁定精度又避免锁定时间的大幅增长，有必要寻求一种Bang-Bang数字锁相环的快速锁定方法。
发明内容
本发明针对Bang-Bang数字锁相环中增加锁定精度导致的锁定时间增长的难题，提出了一种快速锁定的方法。采用该方法的Bang-Bang数字锁相环的一种实现如图 3所示。新增加的快速锁定滤波器307检测并处理BBPFD 305的输出信号306，其表示了参考时钟304和反馈时钟312的相位超前或滞后信息。快速锁定滤波器307的输出308直接控制DCO 309的振荡频率。
快速锁定滤波器307的一种实现图 4所示。其中包括的快速锁定控制器408的基本工作原理是可变调整步长的多级锁定控制。前面的方案中，在Bang-Bang数字锁相环的整个锁定过程中，调整步长是由最终锁定精度和系统稳定性要求确定的，在整个锁定过程中是保持不变的。在本发明中，快速锁定控制器408会根据Bang-Bang数字锁相环所处的锁定状态不同，自动调整比例通路407因子KP和积分通路406因子KI，逐步细化锁定精度并保持系统的稳定性，从而极大地减小DCO 309输出时钟310的频率锁定时间，达到快速锁定的目的。
本发明中，BBPFD的输出401分别提供给快速锁定控制器408、比例通路和积分通路。快速锁定控制408通过监测BBPFD的输出401，可以确定Bang-Bang数字锁相环的锁定状态，从而动态调整比例通路因子KP 407、积分通路因子KI 406以及Sigma Delta调制器409输入的低比特位（LSB）415。当Bang-Bang数字锁相环启动或失锁后，快速锁定控制器408会在第一阶段锁定通过配置积分通路因子KI 406、比例通路因子KP 407和Sigma Delta调制器409的输入设定较大的调整步长，从而可以较快地取得第一阶段锁定。由于第一阶段锁定的调整步长较大，相应的锁定精度也较差。当快速锁定控制器408通过监测BBPFD的输出401判定第一阶段锁定结束后，会自动调整积分通路因子KI 406、比例通路因子KP 407和Sigma Delta调制器409的输入以减小调整步长，从而提高第二阶段的锁定精度。同样地，快速锁定控制器408通过监测BBPFD的输出401来判定该阶段锁定结束并启动下一阶段的锁定。通过各阶段的锁定过程，快速锁定控制器408最终会取得Bang-Bang数字锁相环的设计锁定精度从而结束整个锁定过程。通过优化选择快速锁定过程的阶段及各阶段的调整步长，可以在保持最终锁定精度的条件下，极大地减小整个锁定过程的时间，从而达到Bang-Bang数字锁相环快速锁定的目的。
附图说明
图 1 Bang-Bang数字锁相环。
图 2 采用Sigma-Delta调制器提高Bang-Bang数字锁相环的精度。
图 3 采用本发明快速锁定方法的Bang-Bang数字锁相环。
图 4 采用本发明的快速锁定滤波器的一种实现。
图 5 快速锁定控制器的工作流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步的说明。
快速锁定控制器408的具体工作流程图如图 5所示。当Bang-Bang数字锁相环启动或检测到失锁后，会自动配置调整步长及相应的比例通路因子KP和积分通路因子KI。通过持续监测BBPFD的输出，可以判定锁相环是否锁定。当锁相环锁定后，如果锁定精度未达到所要求的精度，快速锁定控制器会自动修改调整步长及相应的比例通路因子KP和积分通路因子KI以提高锁定精度；当取得所要求的锁定精度后，如果需要持续监测锁相环的锁定状态以便在锁相环失锁后快速地恢复锁定，可以在检测到锁相环失锁后重新开始快速锁定过程，否者结束快速锁定过程进入锁定跟踪过程。
本快速锁定方法通过自动配置Bang-Bang数字锁相环的调整步长及相应的比例通路因子KP和积分通路因子KI，把一长时间的慢速锁定过程分解成几段短时间的快速锁定过程，从而在保持最终锁定精度不变的条件下，减少整体的锁定时间，取得锁相环的快速锁定。通过优化快速锁定过程的阶段及各阶段的调整步长及相应的比例通路因子KP和积分通路因子KI，可以取得最佳的快速锁定过程。
Claims (6)
1.一种Bang-Bang数字锁相环快速锁定的方法，其特征在于包含以下功能模块和连接关系：快速锁定控制器，比例通路，积分通路，可选的提高锁定精度的Sigma-Delta调制器。
2.根据权利要求1所述的Bang-Bang数字锁相环快速锁定方法，其特征在于：快速锁定控制器的输入信号反映了参考时钟和反馈时钟之间相位超前或滞后的信息，不限于BBPFD的输出。
3.根据权利要求1所述的Bang-Bang数字锁相环快速锁定方法，其特征在于：快速锁定控制器的输出分别控制着比例通路因子、积分通路因子和可选的Sigma-Delta调制器。
4.根据权利要求1所述的Bang-Bang数字锁相环快速锁定方法，其特征在于：快速锁定控制器包括了由输入信号监测锁定状态的功能。
5.根据权利要求1所述的Bang-Bang数字锁相环快速锁定方法，其特征在于：快速锁定控制器动态配置调整步长及相应的比例通路因子KP和积分通路因子KI，采用多级变步长的频率锁定方式。
6.根据权利要求1所述的Bang-Bang数字锁相环快速锁定方法，其特征在于：快速锁定控制器在取得设定的锁定精度后，可以持续监测锁定状态，在检测到失锁后可以重启快速锁定过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310735960.8A CN104753525B (zh) | 2013-12-29 | 2013-12-29 | 一种Bang-Bang数字锁相环快速锁定的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310735960.8A CN104753525B (zh) | 2013-12-29 | 2013-12-29 | 一种Bang-Bang数字锁相环快速锁定的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104753525A true CN104753525A (zh) | 2015-07-01 |
| CN104753525B CN104753525B (zh) | 2018-08-07 |
Family
ID=53592722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310735960.8A Active CN104753525B (zh) | 2013-12-29 | 2013-12-29 | 一种Bang-Bang数字锁相环快速锁定的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104753525B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106656168A (zh) * | 2016-12-30 | 2017-05-10 | 北京集创北方科技股份有限公司 | 时钟数据恢复装置及方法 |
| CN107991534A (zh) * | 2017-11-30 | 2018-05-04 | 漳州科华技术有限责任公司 | 一种单相电压数字锁相调节步长、方法及装置 |
| CN108521277A (zh) * | 2018-03-20 | 2018-09-11 | 上海集成电路研发中心有限公司 | 一种自动调节精度的延迟锁相环及其调节方法 |
| CN109428599A (zh) * | 2017-08-31 | 2019-03-05 | 亚德诺半导体无限责任公司 | 具有改进的线性的数模转换器 |
| CN110071719A (zh) * | 2019-04-29 | 2019-07-30 | 中国科学院微电子研究所 | 基于锁相环的带宽调整方法、装置及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030078013A1 (en) * | 2001-09-17 | 2003-04-24 | Analog Devices, Inc. | Timing and frequency control method and circuit for digital wireless telephone system terminals |
| CN101159433A (zh) * | 2006-10-08 | 2008-04-09 | 北京大学深圳研究生院 | 一种快速锁定的锁相环电路 |
| CN102210103A (zh) * | 2008-11-14 | 2011-10-05 | 美国亚德诺半导体公司 | 利用σ-δ调制器控制的分频器进行的频率变换 |
-
2013
- 2013-12-29 CN CN201310735960.8A patent/CN104753525B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030078013A1 (en) * | 2001-09-17 | 2003-04-24 | Analog Devices, Inc. | Timing and frequency control method and circuit for digital wireless telephone system terminals |
| CN101159433A (zh) * | 2006-10-08 | 2008-04-09 | 北京大学深圳研究生院 | 一种快速锁定的锁相环电路 |
| CN102210103A (zh) * | 2008-11-14 | 2011-10-05 | 美国亚德诺半导体公司 | 利用σ-δ调制器控制的分频器进行的频率变换 |
Non-Patent Citations (1)
| Title |
|---|
| 陈珂等: "数字锁相环变带宽滤波器的设计与仿真", 《中国科学院上海天文台年刊》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106656168A (zh) * | 2016-12-30 | 2017-05-10 | 北京集创北方科技股份有限公司 | 时钟数据恢复装置及方法 |
| CN106656168B (zh) * | 2016-12-30 | 2020-09-04 | 北京集创北方科技股份有限公司 | 时钟数据恢复装置及方法 |
| CN109428599A (zh) * | 2017-08-31 | 2019-03-05 | 亚德诺半导体无限责任公司 | 具有改进的线性的数模转换器 |
| CN109428599B (zh) * | 2017-08-31 | 2022-05-31 | 亚德诺半导体国际无限责任公司 | 具有改进的线性的数模转换器 |
| CN107991534A (zh) * | 2017-11-30 | 2018-05-04 | 漳州科华技术有限责任公司 | 一种单相电压数字锁相调节步长、方法及装置 |
| CN107991534B (zh) * | 2017-11-30 | 2020-05-08 | 漳州科华技术有限责任公司 | 一种单相电压数字锁相调节步长、方法及装置 |
| CN108521277A (zh) * | 2018-03-20 | 2018-09-11 | 上海集成电路研发中心有限公司 | 一种自动调节精度的延迟锁相环及其调节方法 |
| CN108521277B (zh) * | 2018-03-20 | 2021-11-19 | 上海集成电路研发中心有限公司 | 一种自动调节精度的延迟锁相环及其调节方法 |
| CN110071719A (zh) * | 2019-04-29 | 2019-07-30 | 中国科学院微电子研究所 | 基于锁相环的带宽调整方法、装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104753525B (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10425070B2 (en) | Systems and methods involving lock-loop circuits, clock signal alignment, phase-averaging feedback clock circuitry | |
| CN104753525A (zh) | 一种Bang-Bang数字锁相环快速锁定的方法 | |
| KR101664634B1 (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
| US8102197B1 (en) | Digital phase locked loop | |
| US9602113B2 (en) | Fast frequency throttling and re-locking technique for phase-locked loops | |
| US8724765B2 (en) | Locking system and method thereof | |
| US8248106B1 (en) | Lock detection using a digital phase error message | |
| US10425086B1 (en) | Divider-less phase locked loop | |
| US11387815B2 (en) | Apparatus and method for improving lock time | |
| US20160266603A1 (en) | Apparatus and method for extending frequency range of a circuit and for over-clocking or under-clocking | |
| JP2018518886A5 (zh) | ||
| CN105024693B (zh) | 一种低杂散锁相环频率综合器电路 | |
| WO2011140713A1 (en) | System and method for calibrating output frequency in phase locked loop | |
| US20170201260A1 (en) | Method and apparatus for fast phase locked loop (pll) settling with reduced frequency overshoot | |
| US20070159263A1 (en) | Phase lock loop for rapid lock-in and method therefor | |
| CN101483430A (zh) | 具有用于dco同步的自适应滤波器的锁相环 | |
| US7692497B2 (en) | PLLS covering wide operating frequency ranges | |
| EP2797235B1 (en) | Phase-locked loop device with managed transition to random noise operation mode | |
| KR20220039111A (ko) | 위상 고정 루프 장치 및 이의 동작 방법 | |
| JP2009533931A (ja) | 位相同期回路を設定する方法およびシステム | |
| US9236871B1 (en) | Digital filter for phase-locked loop integrated circuits | |
| CN103312323B (zh) | 一种快速优化自动频率校准电路及算法 | |
| CN110365331B (zh) | 一种用于集成锁相环的锁定检测装置 | |
| US20170324418A1 (en) | Frequency Synthesizing Device and Automatic Calibration Method Thereof | |
| US7362185B1 (en) | Analog based, state machine controlled, frequency smooth switching method for frequency timing generators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181127 Address after: 610200 13 Floors of No. 596 Yinhe Road Research Complex Building, Shuangliu District, Chengdu City, Sichuan Province Patentee after: Chengdu nine core microtechnology Co., Ltd. Address before: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing Patentee before: Beijing Jiutian Digital Technology Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee after: Chengdu Huada Jiutian Technology Co., Ltd Address before: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee before: CHENGDU JIUXIN MICRO TECHNOLOGY Co.,Ltd. |