CN110071719A - 基于锁相环的带宽调整方法、装置及系统 - Google Patents

基于锁相环的带宽调整方法、装置及系统 Download PDF

Info

Publication number
CN110071719A
CN110071719A CN201910352515.0A CN201910352515A CN110071719A CN 110071719 A CN110071719 A CN 110071719A CN 201910352515 A CN201910352515 A CN 201910352515A CN 110071719 A CN110071719 A CN 110071719A
Authority
CN
China
Prior art keywords
code value
bandwidth
phaselocked loop
value
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910352515.0A
Other languages
English (en)
Inventor
王佳瑞
赵建中
周玉梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910352515.0A priority Critical patent/CN110071719A/zh
Publication of CN110071719A publication Critical patent/CN110071719A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种基于锁相环的带宽调整方法、装置及系统。所述方法包括:S101:加载增益参数至滤波器;S102:监测滤波器中积分路径输出的码值;S103:确定监测的码值中的最大码值和最小码值;S104:根据最大码值和最小码值,判断锁相环是否达到锁定,若是,执行S105,若否,执行S102;S105:判断所述带宽是否为最小的带宽,若是,执行S107,若否,执行S106;S106:更换增益参数,将更换后的增益参数作为新的增益参数,并执行S101,其中更换后的增益参数的值小于原增益参数的值;S107:确定带宽下的锁定状态为最终的锁定状态。本发明能够使锁相环在不同带宽下连续工作的同时,既加速锁相环的锁定,又兼顾调整锁相环的抖动性能,进而使得锁相环达到优良的工作状态。

Description

基于锁相环的带宽调整方法、装置及系统
技术领域
本发明涉及电子技术领域,尤其涉及一种基于锁相环的带宽调整方法、装置及系统。
背景技术
锁相环指锁定相位的环路,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,一般用于闭环跟踪电路。
而锁定时间与抖动性能是锁相环的重要指标,但是锁相环无论应用于何种场景下抖动性能都是最核心的诉求。通常通过选取合理的带宽的方式减小输出抖动,一般这个带宽选取的很小,因此就会带来锁定时间长的问题,从而锁定时间与抖动性能给设计带来了折衷问题。
发明内容
本发明提供的基于锁相环的带宽调整方法、装置及系统,能够通过调整加载至滤波器中增益参数的值,从而调整锁相环的带宽,以使所述锁相环能够在不同带宽下连续工作的同时,既能够加速所述锁相环的锁定,又能够兼顾调整所述锁相环的抖动性能,进而使得所述锁相环达到优良的工作状态。
第一方面,本发明提供一种基于锁相环的带宽调整方法,包括:
步骤S101:加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定;
步骤S102:监测滤波器中积分路径输出的码值;
步骤S103:确定监测的码值中的最大码值和最小码值;
步骤S104:根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行步骤S105,若否,执行步骤S102;
步骤S105:判断所述带宽是否为最小的带宽,若是,执行步骤S107,若否,执行步骤S106;
步骤S106:更换增益参数,将更换后的增益参数作为新的增益参数,并执行步骤S101,其中更换后的增益参数的值小于原增益参数的值;
步骤S107:确定所述带宽下的锁定状态为最终的锁定状态。
可选地,所述监测所述滤波器中积分路径输出的码值包括:根据所述带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
可选地,所述判断所述锁相环是否达到锁定包括:确定所述最大码值和最小码值的差值,判断所述差值是否小于所述带宽对应的跳变值。
可选地,在所述判断所述带宽是否为最小的带宽之后,所述方法还包括:
停止监测滤波器中积分路径输出的码值,并停止确定监测的码值中的最大码值和最小码值。
可选地,在所述加载增益参数至滤波器之前,所述方法还包括:
寄存至少两组不同值的增益参数;
所述加载增益参数至滤波器包括:加载一组增益参数至滤波器。
可选地,在所述确定监测的码值中的最大码值和最小码值之后,所述方法还包括:
寄存所述最大码值和最小码值;
所述根据所述最大码值和最小码值,判断所述锁相环是否达到锁定包括:
获取所述最大码值和最小码值;
根据所述最大码值和最小码值,判断所述锁相环是否达到锁定。
第二方面,本发明提供一种基于锁相环的带宽调整装置,包括:
加载模块,被配置为加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定;
监测模块,被配置为监测滤波器中积分路径输出的码值;
第一确定模块,被配置为确定监测的码值中的最大码值和最小码值;
第一判断模块,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定;
第二判断模块,被配置为当所述第一判断模块判定所述锁相环达到锁定时,判断所述带宽是否为最小的带宽;
更换模块,被配置为当所述第二判断模块判定所述带宽不为最小的带宽时,更换增益参数,将更换后的增益参数作为新的增益参数,其中更换后的增益参数的值小于原增益参数的值;
第二确定模块,被配置为当所述第二判断模块判定所述带宽为最小的带宽时,确定所述带宽下的锁定状态为最终的锁定状态。
可选地,所述监测模块,进一步被配置为根据所述第一带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
可选地,所述第一判断模块,进一步被配置为根据所述最大码值和最小码值,确定所述最大码值和最小码值的差值,判断所述差值是否小于所述第一带宽对应的跳变值。
可选地,所述基于锁相环的带宽调整装置还包括:停止模块,被配置为停止所述监测模块和第一确定模块的运作。
可选地,所述基于锁相环的带宽调整装置还包括:第一寄存模块,被配置为寄存至少两组不同值的增益参数;
所述加载模块,进一步被配置为加载一组增益参数至滤波器。
可选地,所述基于锁相环的带宽调整装置还包括:第二寄存模块,被配置为寄存所述最大码值和最小码值;
所述第一判断模块,包括:获取子模块,被配置为获取所述最大码值和最小码值;
第一判断子模块,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行第二判断模块,若否,执行监测模块。
第三方面,本发明提供一种基于锁相环的带宽调整系统,包括:鉴相器、滤波器、振荡器、分频器和带宽切换控制器;
所述鉴相器的输出端与所述滤波器连接,所述滤波器的输出端与所述振荡器连接,所述振荡器与分频器连接,所述分频器的输出端分别与鉴相器、滤波器和带宽切换控制器连接,所述带宽切换控制器的输出端与所述滤波器连接,且所述带宽切换控制器执行时实现所述基于锁相环的带宽调整方法的步骤。
本发明实施例提供的基于锁相环的带宽调整方法、装置及系统,通过调整加载至滤波器中增益参数的值,从而调整锁相环的带宽,以使所述锁相环能够在不同带宽下连续工作的同时,既能够加速所述锁相环的锁定,又能够兼顾调整所述锁相环的抖动性能,进而使得所述锁相环达到优良的工作状态。
附图说明
图1为本申请实施例的基于锁相环的带宽调整方法的示意性流程图;
图2为本申请实施例的基于锁相环的带宽调整方法的示意性流程图;
图3为本申请实施例的基于锁相环的带宽调整装置的结构示意图;
图4为本申请实施例的基于锁相环的带宽调整系统的构造图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请涉及的所述锁相环特别适用于Bang-Bang全数字锁相环(Bang-BangPhase-locked Loop,BBPLL),所述Bang-Bang全数字锁相环BBPLL由1bit量化鉴相器BBPD、比例积分滤波器PI Filter、数控振荡器DCO和分频器组成。首先由鉴相器BBPD鉴别出参考时钟Fref与分频时钟Fdiv的相位超前或滞后的关系,并输出1bit量化信息+1或-1,当分频时钟Fdiv相位滞后参考时钟Fref,鉴相器BBPD输出+1,反之输出-1。鉴相器BBPD输出的信息经过比例积分滤波器PI Filter的比例积分操作输出相应的控制字,控制字控制数控振荡器DCO的频率,数控振荡器DCO的输出信号经分频器分频后再反馈回鉴相器BBPD。比例积分滤波器PI Filter由两个支路构成——比例路径与积分路径,比例路径包含一个增益参数Kp,对鉴相器BBPD输出进行比例放大;积分路径包含一个增益参数Ki与一个累加器,对按比例放大后的鉴相器BBPD输出进行累加积分操作。最后将比例路径与积分路径的输出求和作为数控振荡器DCO的频率控制字。
在所述Bang-Bang全数字锁相环BBPLL中,鉴相器BBPD的增益由式(1)给出;数字滤波器DLF的传递函数由式(2)给出;s=jω,s域近似z=esTR=1+sTR;Bang-Bang全数字锁相环BBPLL的开环传递函数由式(3)给出。
其中,ωz=KI/(KPTR),TR为参考时钟Fref的周期,由于|OLG(jωUGB)|=1,PM=tan-1UGBz)可得:
在式(1)、(2)、(3)、(4)、(5)和z=esTR=1+sTR中,Str=sTR,KPD为鉴相器BBPD的增益值;σj为参考时钟ref与分频时钟div的时间差Δt的统计均方根值;KP、Ki分别为比例路径的增益值与积分路径增益值;KDCO为数控振荡器DCO的增益值;ωUGB为单位增益带宽;N为分频器的分频比;s为复频率,j为虚数单位,ω为信号的角频率;OLG(s)为系统的开环传递函数;HDLF(z)为数字滤波器的传递函数。
根据Bang-Bang全数字锁相环BBPLL的工作原理和公式(4)和(5)可知,锁相环的带宽与滤波器比例路径及积分路径的增益参数Kp、Ki成正比。因此,可以通过调节滤波器的增益达到控制环路带宽的目的。
本申请一实施例提供了一种基于锁相环的带宽调整方法,特别适用于Bang-Bang全数字锁相环(Bang-Bang Phase-locked Loop,BBPLL),参见图1,包括:
步骤S101:加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定。
在将增益参数加载至滤波器的后,锁相环将在带宽ω1下工作。滤波器中的积分器开始对1bit量化鉴相器BBPD输出进行累加操作,并将输出码值给到后级数控振荡器,后级数控振荡器则会输出相应的频率。
步骤S102:监测滤波器中积分路径输出的码值。
步骤S103:确定监测的码值中的最大码值和最小码值。
具体的可采用冒泡排序法以确定监测的码值中的最大码值和最小码值。
步骤S104:根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行步骤S105,若否,执行步骤S102。
在锁相环达到锁定的情况下,所述锁相环在不同带宽中最大码值和最小码值的差值不同。具体的,带宽越大,锁定后积分器输出的抖动越大,即对应带宽中最大码值和最小码值的差值越大。因此可通过带宽中最大码值和最小码值的差值来确定所述锁相环是否达到锁定状态。
步骤S105:判断所述带宽是否为最小的带宽,若是,执行步骤S107,若否,执行步骤S106。
为使锁相环达到良好的抖动性能,通过减小所述锁相环的工作带宽来实现,但为保证在达到良好的抖动性能的同时又能实现快速的锁定,因此带宽的调整不应小于一定的值,带宽的最小值由增益参数决定,而在本发明中带宽的最小值对应的增益参数在满足系统的稳定性要求和在当前带宽下的捕获范围的要求的情况下,具体数值通过仿真验证最终得到。
步骤S106:更换增益参数,将更换后的增益参数作为新的增益参数,并执行步骤S101,其中更换后的增益参数的值小于原增益参数的值。
在锁相环达到锁定状体,且所述带宽不是最小带宽的情况下,通过减小增益参数,以减小锁相环对应的带宽,从而使得锁相环能够阶段性的在逐渐减小的带宽下连续的进行锁定。
步骤S107:确定所述带宽下的锁定状态为最终的锁定状态。
通过调整加载至滤波器中增益参数的值,从而调整锁相环的带宽,以使所述锁相环能够在不同带宽下连续工作的同时,既能够加速所述锁相环的锁定,又能够兼顾调整所述锁相环的抖动性能,进而使得所述锁相环达到优良的工作状态。具体的,在带宽调整的前期,由于带宽较大,所述方法能够保证锁相环在较短的时间内完成锁定,以加速所述锁相环最终的锁定时间。在带宽调整的后期,所述锁相环使用合理的小带宽进行相位捕获以获得好的抖动性能。
本申请一实施例还提供了一种基于锁相环的带宽调整方法,特别适用于Bang-Bang全数字锁相环(Bang-Bang Phase-locked Loop,BBPLL),参见图2,包括:
步骤S201:寄存至少两组不同值的增益参数。
由于Bang-Bang全数字锁相环的带宽大小受比例路径系数Kp和积分路径系数Ki的影响,因此每组所述增益参数包括比例路径系数Kp和积分路径系数Ki。在本实施例中,以三组增益参数为例,分别为比例路径系数Kp1、积分路径系数Ki1;比例路径系数Kp2、积分路径系数Ki2;比例路径系数Kp3、积分路径系数Ki3。其中,Kp1>Kp2>Kp3,Ki1>Ki2>Ki3。例如,Kp1=64,Ki1=1;Kp3=16,Ki2=1/16;Kp3=1,Ki3=1/64。
步骤S202:加载一组增益参数至滤波器,以使所述锁相环在对应的带宽下锁定。
在确定增益参数的情况下,将数值大的增益参数加载至滤波器中,即将比例路径系数Kp1和积分路径系数Ki1分别加载至滤波器中。以使所述锁相环在对应的带宽下环路锁定。
步骤S203:根据所述带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
其中不同带宽对应的监测个数限定值不同。若监测个数限定值取值过小,会导致误判,即还未锁定算法却判定锁定完成;若监测个数限定值取值过大,会增加判断时间,即增加锁定时间。因此,不同带宽对应的监测个数限定值的取值经过系统级行为仿真及前仿真后,再经后仿真做最终的确定。虽然系统级行为仿真及前仿真的可靠性较差,但具有很高的参考价值,经过后仿真对所述监测个数限定值进行微调后,能够使得锁定时间得到优化。
步骤S204:确定监测的码值中的最大码值和最小码值。
步骤S205:寄存所述最大码值和最小码值。
步骤S206:获取所述最大码值和最小码值。
步骤S207:根据所述最大码值和最小码值,确定所述最大码值和最小码值的差值,判断所述差值是否小于所述带宽对应的跳变值,若是,执行步骤S208,若否,执行步骤S203。
Bang-Bang全数字锁相环BBPLL由于自身各个模块中存在的量化效应,使得Bang-Bang全数字锁相环BBPLL锁定后输出频率在n个频点上来回跳变,即数控振荡器DCO的控制码在n个频点上来回跳变,所述跳变值即为n。例如在某个大带宽下,锁定后积分器输出的码值在6个码值之间跳变,此时所述跳变值为6;带宽减小后,积分器在3个码值之间跳变,此时所述跳变值为3。
在所述差值大于或等于所述带宽对应的跳变值的情况下,通过返回执行步骤S203,以使所述锁相环能够继续在对应的带宽下进行锁定,直至在对应的带宽下完成锁定。
步骤S208:判断所述带宽是否为最小的带宽,若是,执行步骤S210,若否,执行步骤S209。
判断所述带宽是否为最小的带宽的具体方法可以为:判断所述带宽对应的增益参数是否为最后一组增益参数。
步骤S209:更换增益参数,将更换后的增益参数作为新的增益参数,并执行步骤S202,其中更换后的增益参数的值小于原增益参数的值。
在锁相环达到锁定状态,且所述带宽不是最小带宽的情况下,通过减小增益参数,以减小锁相环对应的带宽,从而使得锁相环能够阶段性的在逐渐减小的带宽下连续的行进锁定。
步骤S210:停止监测所述积分器输出的码值,并停止确定监测的码值中的最大码值和最小码值。
在确定所述锁相环在最小的带宽中进行锁定的情况下,通过停止监测所述积分器输出的码值能够节省所述对应的系统的功耗。
步骤S211:确定所述带宽下的锁定状态为最终的锁定状态。
在所述锁相环在当前带宽下已达到锁定状态后,通过给滤波器加载下一个带宽对应的比例路径系数Kp和积分路径系数Ki改变锁相环的带宽,使得带宽调整前期锁相环在大带宽下工作加速锁定,最后在小的带宽下工作兼顾抖动性能。
在一种可选的实施例中,所述监测所述滤波器中积分路径输出的码值,包括:根据所述带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
在一种可选的实施例中,判断所述锁相环是否达到锁定,包括:确定所述最大码值和最小码值的差值,判断所述差值是否小于所述带宽对应的跳变值。
在一种可选的实施例中,所述判断所述带宽是否为最小的带宽后,还包括:停止监测所述积分器输出的码值,并停止确定监测的码值中的最大码值和最小码值。
在一种可选的实施例中,所述加载增益参数至滤波器前,还包括:寄存至少两组不同值的增益参数;在将增益参数寄存至对应的寄存模块之前还包括:将寄存模块进行复位。
所述加载增益参数至滤波器,包括:加载一组增益参数至滤波器。
在一种可选的实施例中,所述确定监测的码值中的最大码值和最小码值后,还包括:寄存所述最大码值和最小码值;所述根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,包括:获取所述最大码值和最小码值;根据所述最大码值和最小码值,判断所述锁相环是否达到锁定。
本申请一实施例还提供了一种基于锁相环的带宽调整装置300,参见图3,包括:
加载模块301,被配置为加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定;
监测模块302,被配置为监测滤波器中积分路径输出的码值。
第一确定模块303,被配置为确定监测的码值中的最大码值和最小码值。
第一判断模块304,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定。
第二判断模块305,被配置为当所述第一判断模块判定所述锁相环达到锁定时,判断所述带宽是否为最小的带宽。
当所述第一判断模块判定所述锁相环未达到锁定时,继续执行监测模块302,使监测模块302监测滤波器中积分路径输出的新的码值。
更换模块306,被配置为当所述第二判断模块判定所述带宽不为最小的带宽时,更换增益参数,将更换后的增益参数作为新的增益参数,其中更换后的增益参数的值小于原增益参数的值。
在更换模块306执行后,直接执行加载模块301。
第二确定模块307,被配置为当所述第二判断模块判定所述带宽为最小的带宽时,确定所述带宽下的锁定状态为最终的锁定状态。
基于锁相环的带宽调整装置通过内部设置的加载模块301、监测模块302、第一确定模块303、第一判断模块304、第一判断模块305、更换模块306和第二确定模块307能够对锁相环的带宽进行连续的调整,从而使得带宽调整前期锁相环在大带宽下工作加速锁定,最后在小的带宽下工作兼顾抖动性能。
在一种可选的实施例中,所述加载模块301、监测模块302、第一确定模块303、第一判断模块304、第一判断模块305、更换模块306和第二确定模块307可以作为所述基于锁相环的带宽调整装置的运算总模块中的一部分进行运作。
在一种可选的实施例中,所述监测模块302,进一步被配置为根据所述第一带宽对应的监测个数限定值,监测指定个数的码值。
在一种可选的实施例中,所述第一判断模块,进一步被配置为根据所述最大码值和最小码值,确定所述最大码值和最小码值的差值,判断所述差值是否小于所述第一带宽对应的跳变值。
在一种可选的实施例中,还包括:停止模块,被配置为停止所述监测模块302和第一确定模块303的运作。所述停止模块包括于所述运送总模块。
在一种可选的实施例中,所述基于锁相环的带宽调整装置还包括:第一寄存模块,被配置为寄存至少两组不同值的增益参数;所述加载模块301,进一步被配置为加载一组增益参数至滤波器。
在本申请一实施例中,所述第一寄存模块包括三个滤波器增益寄存器,且每个滤波器增益寄存器中分别寄存一组增益参数,且每组增益参数不同。在将增益参数寄存至第一寄存模块之前还包括:将第一寄存模块进行复位。
在一种可选的实施例中,三个滤波器增益参数寄存器根据优先级从高至低将每组增益参数按从大至小的顺序分别进行寄存。所述更换模块306进一步被配置为根据滤波器增益参数寄存器的优先级依次进行增益参数的更换。
在一种可选的实施例中,所述基于锁相环的带宽调整装置还包括:第二寄存模块,被配置为寄存所述最大码值和最小码值;所述第一判断模块304,包括:获取子模块,被配置为获取所述最大码值和最小码值;第一判断子模块,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行第一判断模块305,若否,执行监测模块302。
在一种可选的实施例中,所述第二寄存模块包括:极大值寄存器和极小值寄存器,其中,极大值寄存器用于寄存有第一确定模块303确定的最大码值CODE MAX1,极小值寄存器用于寄存有第一确定模块303确定的最小码值CODE MIN1。
在所述基于锁相环的带宽调整装置开始工作的情况下,首先,所述第一寄存模块和第二寄存模块中的寄存器均进行复位。所述第一寄存模块中寄存的比例路径系数Kp1和积分路径系数Ki1加载到滤波器中,则锁相环开始工作在最大的带宽ω1下。监测模块302和第一确定模块303对滤波器中积分路径连续输出的N1个码值进行采样,目的是获取这连续N1个码值中的最大码值CODE MAX1和最小码值CODE MIN1,并将最大码值CODE MAX1和最小码值CODE MIN1分别更新到极大值寄存器与极小值寄存器中。第一判断模块304将最大码值CODE MAX1和最小码值CODE MIN1做差,并判断CODE MAX1-CODE MIN1<n1是否成立,若判据CODE MAX1-CODE MIN1<n1不成立,则说明在该带宽下锁相环未锁定,则监测模块302重新监测新的一组码值,并由第一确定模块303确定新的一组码值中的最大码值和最小码值,再由第一判断模块304继续判断最大码值和最小码值的差值是否小于n1,如此循环往复直至所述最大码值和最小码值的差值小于n1,则说明在带宽ω1下锁相环达到锁定。
然后,将比例路径系数Kp2和积分路径系数Ki2加载至滤波器中。锁相环当前工作在中等带宽ω2下。监测模块302和第一确定模块303对滤波器中积分路径连续输出的N2个码值进行采样,获取这连续N2个码值中的最大码值CODE MAX2和最小码值CODE MIN2,并将最大码值CODE MAX2和最小码值CODE MIN2加载到极大值寄存器与极小值寄存器中。第一判断模块304将最大码值CODE MAX2和最小码值CODE MIN2做差,并判断CODE MAX2-CODE MIN2<n2是否成立,若判据CODE MAX2-CODE MIN2<n2不成立,则说明在该带宽下锁相环未锁定,则监测模块302重新监测新的一组码值,并由第一确定模块303确定新的一组码值中的最大码值和最小码值,再由第一判断模块304继续判断最大码值和最小码值的差值是否小于n2,如此循环往复直至所述最大码值和最小码值的差值小于n2,则说明在带宽ω2下锁相环达到锁定。
最后,将第三寄存器中比例路径系数Kp3和积分路径系数Ki3加载至滤波器中,同时,停止模块停止所述监测模块302和第一确定模块303的运作。所述锁相环当前工作在最小的带宽ω3下。此后环路将在带宽ω3下进行相位捕获直至锁定。
本申请一实施例还提供了一种基于锁相环的带宽调整系统400,参见图4,包括:鉴相器401、滤波器402、振荡器403、分频器404和带宽切换控制器405;所述鉴相器401、滤波器402、振荡器403和分频器404组成一个锁相环的主要部分;所述鉴相器401的输出端与所述滤波器402连接,以将相位差信号转变为电压信号后传输至滤波器402;所述滤波器402的输出端与所述振荡器403连接,以使所述滤波器402输出的码值传输至振荡器403,进而使振荡器403输出相应的频率;所述振荡器403与所述分频器404连接,所述分频器404的输出端分别与所述鉴相器401、滤波器402和带宽切换控制器405连接,以使分频器404分别向鉴相器401提供反馈回来的分频时钟,向滤波器402提供工作时钟,向带宽切换控制器405提供工作时钟;所述带宽切换控制器405的输出端与所述滤波器402连接,以向滤波器402加载增益参数,进而改变锁相环工作的带宽。
所述基于锁相环的带宽调整系统400为基于Bang-Bang全数字锁相环BBPLL的带宽调整系统;所述鉴相器401为1bit量化鉴相器BBPD;所述滤波器402为数字环路滤波器DLF;所述振荡器403为数控振荡器DCO;所述带宽切换控制器405执行时实现所述基于锁相环的带宽调整方法的步骤。
工作过程如下:
上电后系统开始工作,系统中所有的寄存器复位,带宽切换控制器405通过更换数字环路滤波器DLF中的增益参数,改变所述锁相环工作的带宽。所述带宽切换控制器405通过连续性的减小所述锁相环工作的带宽以加速最终的锁定,并在最终锁定的过程中兼顾所述锁相环的抖动性能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (13)

1.一种基于锁相环的带宽调整方法,其特征在于,包括:
步骤S101:加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定;
步骤S102:监测滤波器中积分路径输出的码值;
步骤S103:确定监测的码值中的最大码值和最小码值;
步骤S104:根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行步骤S105,若否,执行步骤S102;
步骤S105:判断所述带宽是否为最小的带宽,若是,执行步骤S107,若否,执行步骤S106;
步骤S106:更换增益参数,将更换后的增益参数作为新的增益参数,并执行步骤S101,其中更换后的增益参数的值小于原增益参数的值;
步骤S107:确定所述带宽下的锁定状态为最终的锁定状态。
2.根据权利要求1所述的方法,其特征在于,所述监测所述滤波器中积分路径输出的码值包括:根据所述带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
3.根据权利要求1所述的方法,其特征在于,所述判断所述锁相环是否达到锁定包括:确定所述最大码值和最小码值的差值,判断所述差值是否小于所述带宽对应的跳变值。
4.根据权利要求1所述的方法,其特征在于,在所述判断所述带宽是否为最小的带宽之后,所述方法还包括:
停止监测滤波器中积分路径输出的码值,并停止确定监测的码值中的最大码值和最小码值。
5.根据权利要求1所述的方法,其特征在于,在所述加载增益参数至滤波器之前,所述方法还包括:
寄存至少两组不同值的增益参数;
所述加载增益参数至滤波器包括:加载一组增益参数至滤波器。
6.根据权利要求1所述的方法,其特征在于,在所述确定监测的码值中的最大码值和最小码值之后,所述方法还包括:
寄存所述最大码值和最小码值;
所述根据所述最大码值和最小码值,判断所述锁相环是否达到锁定包括:
获取所述最大码值和最小码值;
根据所述最大码值和最小码值,判断所述锁相环是否达到锁定。
7.一种基于锁相环的带宽调整装置,其特征在于,包括:
加载模块,被配置为加载增益参数至滤波器,以使所述锁相环在对应的带宽下锁定;
监测模块,被配置为监测滤波器中积分路径输出的码值;
第一确定模块,被配置为确定监测的码值中的最大码值和最小码值;
第一判断模块,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定;
第二判断模块,被配置为当所述第一判断模块判定所述锁相环达到锁定时,判断所述带宽是否为最小的带宽;
更换模块,被配置为当所述第二判断模块判定所述带宽不为最小的带宽时,更换增益参数,将更换后的增益参数作为新的增益参数,其中更换后的增益参数的值小于原增益参数的值;
第二确定模块,被配置为当所述第二判断模块判定所述带宽为最小的带宽时,确定所述带宽下的锁定状态为最终的锁定状态。
8.根据权利要求7所述的装置,其特征在于,所述监测模块,进一步被配置为根据所述第一带宽对应的监测个数限定值,监测指定个数所述滤波器中积分路径输出的码值。
9.根据权利要求7所述的装置,其特征在于,所述第一判断模块,进一步被配置为根据所述最大码值和最小码值,确定所述最大码值和最小码值的差值,判断所述差值是否小于所述第一带宽对应的跳变值。
10.根据权利要求7所述的装置,其特征在于,所述基于锁相环的带宽调整装置还包括:停止模块,被配置为停止所述监测模块和第一确定模块的运作。
11.根据权利要求7所述的装置,其特征在于,所述基于锁相环的带宽调整装置还包括:第一寄存模块,被配置为寄存至少两组不同值的增益参数;
所述加载模块,进一步被配置为加载一组增益参数至滤波器。
12.根据权利要求7所述的装置,其特征在于,所述基于锁相环的带宽调整装置还包括:第二寄存模块,被配置为寄存所述最大码值和最小码值;
所述第一判断模块,包括:获取子模块,被配置为获取所述最大码值和最小码值;
第一判断子模块,被配置为根据所述最大码值和最小码值,判断所述锁相环是否达到锁定,若是,执行第二判断模块,若否,执行监测模块。
13.一种基于锁相环的带宽调整系统,其特征在于,包括:鉴相器、滤波器、振荡器、分频器和带宽切换控制器;
所述鉴相器的输出端与所述滤波器连接,所述滤波器的输出端与所述振荡器连接,所述振荡器与分频器连接,所述分频器的输出端分别与鉴相器、滤波器和带宽切换控制器连接,所述带宽切换控制器的输出端与所述滤波器连接,且所述带宽切换控制器执行时实现权利要求1-6任意一项所述方法的步骤。
CN201910352515.0A 2019-04-29 2019-04-29 基于锁相环的带宽调整方法、装置及系统 Pending CN110071719A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910352515.0A CN110071719A (zh) 2019-04-29 2019-04-29 基于锁相环的带宽调整方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910352515.0A CN110071719A (zh) 2019-04-29 2019-04-29 基于锁相环的带宽调整方法、装置及系统

Publications (1)

Publication Number Publication Date
CN110071719A true CN110071719A (zh) 2019-07-30

Family

ID=67369340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910352515.0A Pending CN110071719A (zh) 2019-04-29 2019-04-29 基于锁相环的带宽调整方法、装置及系统

Country Status (1)

Country Link
CN (1) CN110071719A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111641402A (zh) * 2020-06-23 2020-09-08 湖南国科微电子股份有限公司 一种数字环路滤波电路的带宽调整方法
CN114430514A (zh) * 2021-12-28 2022-05-03 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120038400A1 (en) * 2010-08-13 2012-02-16 Talaga Jr Ron F Method and apparatus for jitter reduction
US20130063192A1 (en) * 2011-09-12 2013-03-14 International Business Machines Corporation Pll bandwidth correction with offset compensation
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
CN109104185A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 数字锁相环和数字锁相环的操作方法
CN109412587A (zh) * 2017-08-15 2019-03-01 台湾积体电路制造股份有限公司 锁相回路电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120038400A1 (en) * 2010-08-13 2012-02-16 Talaga Jr Ron F Method and apparatus for jitter reduction
US20130063192A1 (en) * 2011-09-12 2013-03-14 International Business Machines Corporation Pll bandwidth correction with offset compensation
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
CN109104185A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 数字锁相环和数字锁相环的操作方法
CN109412587A (zh) * 2017-08-15 2019-03-01 台湾积体电路制造股份有限公司 锁相回路电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111641402A (zh) * 2020-06-23 2020-09-08 湖南国科微电子股份有限公司 一种数字环路滤波电路的带宽调整方法
CN111641402B (zh) * 2020-06-23 2023-07-14 湖南国科微电子股份有限公司 一种数字环路滤波电路及其带宽调整方法
CN114430514A (zh) * 2021-12-28 2022-05-03 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质
CN114430514B (zh) * 2021-12-28 2023-11-07 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Similar Documents

Publication Publication Date Title
US7053719B2 (en) Controlling a voltage controlled oscillator in a bang-bang phase locked loop
CN1913357B (zh) 锁相环快速锁定方法
CN110071719A (zh) 基于锁相环的带宽调整方法、装置及系统
CN109842413A (zh) 锁相环和延迟锁定环
US20080191762A1 (en) Digital hold in a phase-locked loop
TWI326980B (en) Closed loop control system and method for dynamically changing the loop bandwidth thereof
CN107104666B (zh) 锁相环相位噪声之优化装置
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
CN105610436B (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
US8866556B2 (en) Phase shift phase locked loop
CN209627350U (zh) 电子电路
CN104753525B (zh) 一种Bang-Bang数字锁相环快速锁定的方法
JP2003514411A (ja) 基準クロック信号に周波数同期されたクロック信号を生成する回路装置
US6173025B1 (en) PLL frequency synthesizer using frequency dividers reset by initial phase difference
US7595698B2 (en) PLL lock time reduction
CN112019212A (zh) 锁相环中的参考时钟频率变化处理
CN106209079A (zh) 一种减小环路锁定时间的锁相环电路
CN113702918A (zh) 一种非线性锁相环北斗信号跟踪系统
CN103401555B (zh) 一种锁相环快速频带切换方法及频带切换的锁相环电路
CN207782771U (zh) 一种锁相环
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
CN105024695B (zh) 一种频率综合器及该频率综合器的初始相位同步方法
JPS61269421A (ja) 初期位相整合形位相同期ル−プ回路
TWI470935B (zh) 鎖相迴路以及相關之相位對齊方法
CN111371523A (zh) 一种时钟信号处理装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20231201

AD01 Patent right deemed abandoned