CN1135706C - 级联西格马-德尔他调制器 - Google Patents
级联西格马-德尔他调制器 Download PDFInfo
- Publication number
- CN1135706C CN1135706C CNB008021155A CN00802115A CN1135706C CN 1135706 C CN1135706 C CN 1135706C CN B008021155 A CNB008021155 A CN B008021155A CN 00802115 A CN00802115 A CN 00802115A CN 1135706 C CN1135706 C CN 1135706C
- Authority
- CN
- China
- Prior art keywords
- sigma
- delta modulator
- cascade
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种级联西格马-德尔他调制器,尤其适用于在数字无线电通信接收设备中将时间离散的采样值转换为相应的模拟信号,其中,所述级联器中西格马-德尔他调制器的误差信号分别被馈送到该级联器的下一西格马-德尔他调制器,而且前面i-1个西格马-德尔他调制器的输出信号(yi-1(k))也被馈送到该级联器的第i个西格马-德尔他调制器的判定器。且所述级联器中西格马-德尔他调制器的输出信号通过至少一个加法器被组合。
Description
技术领域
本发明涉及一种级联西格马-德尔他调制器,它尤其适用于在数字无线电通信接收设备内将时间离散的采样值转换成相应的模拟信号,其中,所述级联器中西格马-德尔他调制器的表示量化噪声的误差信号分别被馈送到该级联器的下一西格马-德尔他调制器。
背景技术
在数模转换器中,正如它们譬如在数字无线电通信接收设备中所使用的那样,具有2n种信号状态和一种固定采样频率fa的数字输入信号通常被转换成以下的模拟信号,即该模拟信号应尽可能好地在频率范围-fa/2~fa/2内与该数字信号相一致。
尤其在高位宽n的情形中,需由模拟电路技术实现的信号状态数目成为了一个基本问题。由于这个原因,数字信号由数字滤波器实行内插,并使用所谓的西格马-德尔他调制器,以便在高采样频率情况下大大减少数字信号的位宽n。
该过程中产生的量化噪声被转换成至今未加利用的频率范围。有些结构对此是尤其有效的,它们利用一种高阶IIR滤波器(无限脉冲响应滤波器)来实现噪声信号的整形。
例如,US 5 786 779中就讲述过一种数模转换器,它使用IIR滤波器作为内插元件,并使用一或多个西格马-德尔他调制器来转换该内插信号。而且,DE 197 22 434 C1也公开过用于数模转换器的级联西格马-德尔他调制器。S.R.Norswothy,R.Schreier,G.Temes所著的:“德尔他-西格马数据转换器,理论、设计和模拟”,IEEE于1997年出版,ISBN 0-7803-1045-4,曾给出过西格马-德尔他调制器的详细设计和作用方式。
有两种方法来实现西格马-德尔他调制器的噪声整形。在第一种方法中应用了高阶反馈回路,这可以减少至两个信号状态(1比特信号技术),但是,从第三阶的噪声整形开始,在高输入信号情形下可能会导致不稳定。超过数值范围的情形很容易发生。为了解决这一问题,实际上不仅使用具有削波特性的状态存储器,而且还对输入信号进行减幅,由此可以实现可凭经验测定的电路稳定性。另一种方法是使用一阶及/或二阶的级联结构,这些结构都是多级设计的,并由此显现出稳定的运行性能。
发明内容
本发明的任务是将西格马-德尔他调制器与较少级数的高阶反馈回路的优点结合起来,前者具有运行性能稳定、实现级联方法比较简单的优点。
本发明的级联西格马-德尔他调制器,尤其适用于在数字无线电通信接收设备中将时间离散的采样值转换为相应的模拟信号,其中,所述级联器中西格马-德尔他调制器的表示量化噪声的误差信号分别被馈送到该级联器的下一西格马-德尔他调制器。前面i-1个西格马-德尔他调制器的输出信号另外被馈送到所述级联器的第i个西格马-德尔他调制器的判定器,且所述级联器中西格马-德尔他调制器的输出信号通过至少一个加法器被组合。
优选地,所述的输出信号只有少量的信号状态。所述的信号状态数可以被减少到2。
有利的是,可以提供任意多的级联器级。至少有一个级联器级的判定器可以扩展有积分器。作为替换方案,至少有一个级联器级的判定器可以扩展有积分器,并且所述积分器的输出值被限定为一确定的极小值或极大值。
优选地,向最后的级联器级的输入信号另外加入一高频脉动信号。所述最后的级联器级的判定器由高频脉动信号进行作用。
根据一种改进方案,前面所有级联器级的输出信号连同前面所有i-1个西格马-德尔他调制器的求和输出信号一起被馈送到所述级联器的第i个西格马-德尔他调制器的判定器,或者用所述的输出信号代替所述的求和输出信号而馈送到所述级联器的第i个西格马-德尔他调制器的判定器。
本发明基于的是一种级联西格马-德尔他调制器。通过引进一个附加的逻辑,信号状态数目可减少至2-相应于1比特。复杂的削波电路被取消,而不会危及电路的稳定性。因为所述的电路是模块化的设计,所以可以通过额外增加一级使现有的i阶西格马-德尔他调制器很简单地转化为i+1阶电路。
本发明的另一个优点在于,西格马-德尔他调制器的逻辑、其判定器以及判定输出信号的相加都不会影响数字表示的最低位。具体地说,数值通常被编码为2的幂之和(譬如2的补码表示)。对此,在西格马-德尔他调制器的运行过程中,特别是在相加的过程中,绝对值较大的和项不会影响绝对值较小的和项结果。依照本发明的实施例,判定器输出信号具有绝对值很高的数值。因此该数值不会影响低价的和元素(比特),这些低价的和元素可以有效地分别进行计算。由计算引起的溢出、判定器的输出信号以及西格马-德尔他调制器输入信号的高价部分可以在西格马-德尔他调制器的第二部分中进行计算。
附图说明
下面借助实施例来详细讲述本发明。附图中:
图1示出了具有本发明调整作用的级联西格马-德尔他调制器的基本原理,
图2示出了第一实施例,
图3示出了用于解释第一实施例的线性等价模型,
图4示出了第二实施例,以及
图5示出了用于解释第二实施例的线性等价模型。
具体实施方式
图1示出了依照本发明的级联西格马-德尔他调制器的基本原理。传统实施的一阶或者二阶西格马-德尔他调制器M1用作第一级。该调制器一方面使用数字输入信号序列x(k)产生较低级数的输出信号序列y(k),另一方面又产生表示量化噪声的误差信号序列e(k)。
在前面已知的级联结构中,误差信号e(k)专门被馈送到第二西格马-德尔他调制器M2的输入端。该调制器M2生成信号e(k)的低级仿真,此仿真通过数字滤波器F2进行谱整形,使得加法器S1输出端的误差信号e(k)被补偿,并且还生成量化误差e2(k),该误差被馈送到第三西格马-德尔他调制器M3的输入端。加法器S1有两个正输入,一个正输入和第一西格马-德尔他调制器M1的输出相连接,另一个正输入和第二西格马-德尔他调制器M2的数字滤波器F2相连接。加法器S1的输出提供了补偿信号y2(k),并且和另一个加法器S2的正输入相连接,而第三西格马-德尔他调制器M3的数字滤波器F3的输出信号则在第二正输入处馈送给加法器S2。
第二西格马-德尔他调制器M2的输出信号和随后在滤波器F2内的谱整形都会增加信号y2(k)的级数。在下游的西格马-德尔他调制器M3中会出现同样的情形。
为了防止输出信号yi(k)级数的增加,依照本发明,第i-1西格马-德尔他调制器的输出信号被另外馈送到第i西格马-德尔他调制器的判定过程中。在图1中用虚线连接强调了这一点。此后,西格马-德尔他调制器M1的输出又另外被馈至第二级西格马-德尔他调制器M2的判定器输入端,存在补偿信号y2(k)的加法器S1输出端又被另外接到第三级西格马-德尔他调制器M3的判定器输入端。在本发明中,其它的西格马-德尔他调制器都是这样连接的。
另外还有一种可供选择的方案,或者附加地加入该方案,即前面所有级联器级的输出信号
可以馈送到该级联器第i西格马-德尔他调制器的判定器中。对于第三级联器级M3,这在图1中是用从西格马-德尔他调制器M1、M2的输出端到第三西格马-德尔他调制器M3的判断器输入端的点画线来表示的。
图2示出了第一应用实施例,其中根据本发明调整的级联二阶西格马-德尔他调制器具有两级输出信号(1比特)。第一级构成了传统的具有1比特输出信号(-1,1)的一阶西格马-德尔他调制器M1,当输入信号x(k)的数值范围处于-1<x<1时,该调制器能稳定地运行,其中详细画出了判定器E1和延迟器V1。误差信号e(k)的绝对值永远小于1,所以第二级得到的输入信号是在有限的数值范围之内。
本发明引入了一个条件,即y2(k)的级数不增加,且y2(k)仍然是一个1比特的输出信号(-1,+1),第二西格马-德尔他调制器M2的任务就是在此条件下实现对输出信号y2(k)的第二阶进行噪声整形。由于加法器S1的存在,有这么一个关系:
所以在时间点k,图1所示滤波器F2的输出信号
的数值只会出现信号值-2、0、+2。
现在存在两种可能性:第一,我们可以用某种方式选择第二西格马-德尔他调制器M2中滤波器(图2中没有详细示出)的输入信号,使得输出信号
满足上述的条件。第二,如图2所示的对图1的改进,图1中滤波器F2的功能可以和第二西格马-德尔他调制器M2的功能连接起来。为了达到这一目的,第一西格马-德尔他调制器M1的输出信号y(k)被馈至(如虚线所示)第二西格马-德尔他调制器M2的判定器E2,判定器E2的输出信号在积分器I2中进行积分,积分结果和要近似的信号进行比较。积分器I2和判定器E2一起形成了一个扩展的判定器,其输出信号是
判定器对第一级输出信号y(k)所采取的方程如下:而对第二级积分器I的输出信号
所采取的方程如下:
基于所述的判定过程所采取的方程,积分器I2的积分结果
在时间点k只会出现以下三个数值(-2,0,+2)之一。把要近似的信号
减去该积分结果
由此算出近似误差e2(k)。延迟元件V2将近似误差e2(k)延迟一个时钟脉冲,这样该误差在下一时钟脉冲内被加入到第二级e(k+1)的输入信号,且计算出信号
图3利用线性等价模型解释了级联方法的作用方式。第一西格马-德尔他调制器M1在原始信号x(k)中加入了一表示量化噪声的误差信号e(k),该原始信号按一个一阶FIR滤波器(滤波器D1)进行了高通滤波整形。同时,该误差信号e(k)形成了第二西格马-德尔他调制器M2的输入信号,而M2又加入了一个一阶染色的量化误差信号。图中示出了滤波器D2/1对误差信号的谱整形。根据图3未示出的第二判定器的结构,可以得到第二西格马-德尔他调制器M2在微分器D2/2处进行微分的信号。它包括第一级的微分误差信号以及一个二阶染色的噪声信号,所述第一级的微分误差信号补偿了y(k)中的误差。
作为另一个实施例,图4示出了一个三级级联的三阶西格马-德尔他调制器,它包括西格马-德尔他调制器M1到M3以及一个1.5比特的三级输出信号y3(k)。
除了馈送到加法器S1的正输入端,依照本发明,第一西格马-德尔他调制器M1的输出信号y(k)还被馈至(如虚线所示)类似构造的第二西格马-德尔他调制器M2的判定器E2的输入端,调制器M2的输出结果通过一个微分器D2被馈至加法器S1的第二正输入端。加法器S1的输出为误差信号y2(k),该信号除了被馈至加法器S2的正输入端以便求出输出误差信号y3(k)外,依照本发明,它还被馈至第三西格马-德尔他调制器M3的扩展判定器,此扩展判定器由判定器E3和积分器I3组成。
为了抑制离散的干扰曲线,在加法器S3中,第二西格马-德尔他调制器M2产生的量化误差e2(k)被加入了一个高频脉动信号序列r(k),然后馈至第三西格马-德尔他调制器M3的输入端。
第三西格马-德尔他调制器M3的输出通过微分器D3被馈至加法器S2的第二正输入端。加法器S2的输出包含输出信号y3(k),并有待进一步处理,如放大。
判定过程对第一级输出信号y(k)所采取的方程如下:
对第二级输出信号所采取的方程如下:
另外,除图中虚线所示的从加法器S1的输出端(输出信号y2(k))引出的连接之外,第一、二级的西格马-德尔他调制器M1和M2的输出(输出信号
和
或者微分器D2的输出)也可以连到所述级联器的第三西格马-德尔他调制器M3的判定器E3上,或用该种连接替代掉虚线所示的连接。图4中用点画线示出了第三级联器级的这种连接方式。
图5详细说明了图4中调制器的线性化模型。为了建立具有西格马-德尔他调制器M1、M2的第一、二级,可以参考针对图3有关的解释。在加法器S3中,第二西格马-德尔他调制器M2中产生的量化误差e2(k)与高频脉动信号
相加,并被输至第三西格马-德尔他调制器M3的输入端。第三西格马-德尔他调制器M3中产生的输出信号在微分器D3中进行微分,并在加法器S2中与y2(k)求和以便进行误差补偿。
第三西格马-德尔他调制器M3的输出经微分器D3而被输至加法器S2的第二正输入。加法器S2的输出为低级的输出信号序列y3(k),并有待进一步处理,例如放大。
Claims (9)
1.一种级联西格马-德尔他调制器,尤其适用于在数字无线电通信接收设备中将时间离散的采样值转换为相应的模拟信号,其中,所述级联器中西格马-德尔他调制器的表示量化噪声的误差信号分别被馈送到该级联器的下一西格马-德尔他调制器,
其特征在于:
前面i-1个西格马-德尔他调制器的输出信号(yi-1(k))另外被馈送到所述级联器的第i个西格马-德尔他调制器的判定器,且所述级联器中西格马-德尔他调制器的输出信号通过至少一个加法器被组合。
2.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
所述的输出信号(yi(k))只有少量的信号状态。
3.如权利要求2所述的级联西格马-德尔他调制器,
其特征在于:
所述的信号状态数被减少到2。
4.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
可以提供任意多的级联器级。
5.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
至少有一个级联器级的判定器(E)扩展有积分器(I2,I3...)。
6.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
至少有一个级联器级的判定器(E)扩展有积分器(I2,I3...),并且所述积分器(I2,I3...)的输出值被限定为一确定的极小值或极大值。
7.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
向最后的级联器级的输入信号另外加入一高频脉动信号(
)。
8.如权利要求1所述的级联西格马-德尔他调制器,
其特征在于:
所述最后的级联器级的判定器(E)由高频脉动信号(
)进行作用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19937246A DE19937246B4 (de) | 1999-08-06 | 1999-08-06 | Kaskadierter Sigma-Delta-Modulator |
DE19937246.2 | 1999-08-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1338152A CN1338152A (zh) | 2002-02-27 |
CN1135706C true CN1135706C (zh) | 2004-01-21 |
Family
ID=7917507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008021155A Expired - Fee Related CN1135706C (zh) | 1999-08-06 | 2000-08-03 | 级联西格马-德尔他调制器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6518904B1 (zh) |
JP (1) | JP2004500745A (zh) |
CN (1) | CN1135706C (zh) |
DE (1) | DE19937246B4 (zh) |
WO (1) | WO2001011785A2 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1333583A1 (de) | 2001-12-19 | 2003-08-06 | Siemens Aktiengesellschaft | Breitbandiger Sigma-Delta-Modulator |
EP1335494A1 (de) | 2001-12-19 | 2003-08-13 | Siemens Aktiengesellschaft | Sigma-Delta-Wandler mit Rauschunterdrückung |
DE10162565A1 (de) * | 2001-12-19 | 2003-07-17 | Siemens Ag | Breitbandiger Sigma-Delta-Modulator |
US6842128B2 (en) * | 2003-02-28 | 2005-01-11 | Texas Instruments Incorporated | Higher order sigma-delta analog-to-digital converter based on finite impulse response filter |
US7561635B2 (en) * | 2003-08-05 | 2009-07-14 | Stmicroelectronics Nv | Variable coder apparatus for resonant power conversion and method |
GB2440192B (en) * | 2006-07-17 | 2011-05-04 | Ubidyne Inc | Antenna array system |
US7460046B2 (en) * | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
CN102340314A (zh) * | 2010-07-28 | 2012-02-01 | 中兴通讯股份有限公司 | 一种∑-δ调制器 |
US20120128040A1 (en) | 2010-11-23 | 2012-05-24 | Peter Kenington | Module for an Active Antenna System |
US9231614B2 (en) * | 2014-04-07 | 2016-01-05 | Analog Devices, Inc. | Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters |
JP5997803B2 (ja) * | 2015-05-22 | 2016-09-28 | 株式会社日立製作所 | 無線送信機、無線受信機、無線通信システム、昇降機制御システムおよび変電設備制御システム |
US9385746B1 (en) * | 2015-07-28 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dynamic offset cancellation in sigma-delta converter |
US9742426B2 (en) * | 2015-12-15 | 2017-08-22 | Analog Devices, Inc. | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters |
US9838031B2 (en) | 2015-12-16 | 2017-12-05 | Analog Devices Global | Dither injection for continuous-time MASH ADCS |
US9768793B2 (en) * | 2015-12-17 | 2017-09-19 | Analog Devices Global | Adaptive digital quantization noise cancellation filters for mash ADCs |
US9503120B1 (en) | 2016-02-29 | 2016-11-22 | Analog Devices Global | Signal dependent subtractive dithering |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100219021B1 (ko) * | 1990-04-06 | 1999-09-01 | 제이 엘. 차스킨, 버나드 스나이더, 아더엠. 킹 | 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크 |
NL9001441A (nl) * | 1990-06-22 | 1992-01-16 | Philips Nv | Sigma-delta modulator. |
US5225787A (en) * | 1991-05-10 | 1993-07-06 | U.S. Philips Corporation | Sampling frequency converter including a sigma-delta modulator |
US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
US5392040A (en) * | 1992-02-24 | 1995-02-21 | Sanyo Electric Co., Ltd. | Bit compression circuit used for a delta sigma type digital-to-analog converter |
DE4208232A1 (de) * | 1992-03-14 | 1993-09-16 | Siegbert Prof Dr Ing Hentschke | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung |
JPH05284033A (ja) * | 1992-03-31 | 1993-10-29 | Yokogawa Electric Corp | Σδ変調器 |
US5274375A (en) * | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
US5414424A (en) * | 1993-08-26 | 1995-05-09 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
JP3367800B2 (ja) * | 1994-09-30 | 2003-01-20 | 株式会社東芝 | 選択装置およびこれを用いたa/d変換器並びにd/a変換器 |
US5648779A (en) | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
US5760722A (en) * | 1995-01-31 | 1998-06-02 | The United States Of America As Represented By The Secretary Of The Navy | Distributed quantization noise transmission zeros in cascaded sigma-delta modulators |
KR100189525B1 (ko) * | 1995-08-08 | 1999-06-01 | 윤종용 | 시그마 델타 변조방식의 디지탈/아나로그 변환장치 |
DE19722434C1 (de) * | 1997-05-28 | 1998-10-01 | Siemens Ag | Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität |
JP4209035B2 (ja) * | 1999-05-28 | 2009-01-14 | 株式会社ルネサステクノロジ | Δςモジュレータ、daコンバータ、および、adコンバータ |
-
1999
- 1999-08-06 DE DE19937246A patent/DE19937246B4/de not_active Expired - Fee Related
-
2000
- 2000-08-03 WO PCT/DE2000/002604 patent/WO2001011785A2/de active Application Filing
- 2000-08-03 CN CNB008021155A patent/CN1135706C/zh not_active Expired - Fee Related
- 2000-08-03 US US09/806,927 patent/US6518904B1/en not_active Expired - Lifetime
- 2000-08-03 JP JP2001515542A patent/JP2004500745A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1338152A (zh) | 2002-02-27 |
JP2004500745A (ja) | 2004-01-08 |
US6518904B1 (en) | 2003-02-11 |
WO2001011785A3 (de) | 2001-09-27 |
DE19937246B4 (de) | 2005-12-22 |
DE19937246A1 (de) | 2001-03-22 |
WO2001011785A2 (de) | 2001-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1135706C (zh) | 级联西格马-德尔他调制器 | |
US5124703A (en) | Digital signal requantizing circuit using multistage noise shaping | |
US5414424A (en) | Fourth-order cascaded sigma-delta modulator | |
JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
JPH05110442A (ja) | 高次シグマ−デルタ変調器の安定化方法および構成 | |
JP2002076902A (ja) | マルチビットデルタシグマad変換器 | |
EP0476973B1 (en) | Noise shaping circuit | |
EP0546920B1 (en) | Method and circuit for noise shaping | |
JP4649777B2 (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
JPH07202707A (ja) | 2つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム | |
US6600789B1 (en) | Signal processing method and device | |
US9425817B1 (en) | High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation | |
JP2642487B2 (ja) | ディジタル/アナログ変換器またはアナログ/ディジタル変換器におけるデルタシグマ変調回路 | |
WO2003032496A1 (en) | Method and arrangement for sample-rate conversion | |
EP1021876A1 (en) | Signal processing method and device | |
US7391350B2 (en) | Adaptive multi-bit delta and sigma-delta modulation | |
JP2003229769A (ja) | デルタシグマ変調型ノイズシェーパ回路 | |
JPH11308110A (ja) | デルタシグマ型アナログデジタル変換器 | |
Bourdopoulos et al. | Optimal NTFs for single-bit/spl Sigma//spl Delta/modulators | |
Davis et al. | A MASH modulator with digital correction for amplifier finite gain effects and C-ratio matching errors | |
Davis et al. | Digital correction of non-ideal amplifier effects in the MASH modulator | |
CN113810055A (zh) | 一种调制器 | |
FI92533B (fi) | Sigma-delta-modulaattorijärjestelmä | |
Ho et al. | Stability of sinusoidal responses of marginally stable bandpass sigma delta modulators | |
Memon et al. | Stability analysis of a single-bit infinite impulse response sigma-delta modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: NOKIA SIEMENS COMMUNICATION CO., LTD. Free format text: FORMER OWNER: SIEMENS AG Effective date: 20080411 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20080411 Address after: Munich, Germany Patentee after: Nokia Siemens Networks GmbH Address before: Munich, Germany Patentee before: Siemens AG |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |