KR20010012348A

KR20010012348A - 신호 처리 방법 및 장치

Info

Publication number: KR20010012348A
Application number: KR1019997010300A
Authority: KR
Inventors: 리파스티라우리; 코바넨아리파
Original assignee: 페레고스 조지, 마이크 로스; 아트멜 코포레이숀
Priority date: 1997-10-09
Filing date: 1998-08-26
Publication date: 2001-02-15
Also published as: JP2002510455A; FI973919A; NO992777D0; CN1112777C; FI973919A0; MY133001A; TW408531B; HK1025695A1; CA2274637A1; CN1256037A; EP1021876A1; WO1999020004A1; NO992777L; FI103745B1; EP1021876A4; FI103745B

Abstract

본 발명은 디지털 신호 처리에 관한 것으로, 더욱 상세하게는 시그마 델타 변조기에 의해 발생된 펄스 밀도 변조(PDM) 신호의 레벨 제어에 관한 것이다. 단일 비트 펄스 밀도 변조(PDM) 신호는 예컨대, 아날로그 변조기인 제1 시그마 델타 변조기(2)에 의해 발생된다. 레벨 제어는 멀티 비트 수치 스트림을 얻기 위하여 밀티 비트 변조기(4)에 의해 단일 비트 펄스 밀도 변조 PDM 신호를 승산시키므로써 수행되고, 멀티 비트 스트림은 제2 디지털 시그마 델타 변조기(4)에 의해 단일 비트 PDM 신호로 재변환된다. 본 발명에 따르면, 제2 시그마 델타 변조기(4)의 성능은 신호 대 잡음 비에 대하여 제1 시그마 델타 변조기(2)의 성능보다 좋다. 그러므로, 전체의 신호 대 잡음 비(SNR)에서 가장 중요한 요소는 제1 시그마 델타 변조기(2)의 잡음 레벨이며, 이 변조기에 의해 PDM 신호가 근원적으로 발생된다. 연속해 있는 제2 시그마 델타 변조기(4)에 있어서, PDM 신호는 전체의 신호 대 잡음의 감소 없이 변조기의 SNR 성능간의 차이만큼 감쇠될 수 있다. 이러한 방법으로 PDM 신호의 상대 증폭이 제공된다.

Description

신호 처리 방법 및 장치{SIGNAL PROCESSING METHOD AND DEVICE}

신호 처리의 기본 동작인 승산(multiplication) 및 가산(addition)은 아날로그 신호 처리 블록에 의한 공지된 방법으로 실행될 수 있거나 또는, 아날로그 신호는 A/D 변환기를 이용하므로써 디지털 신호로 변환될 수 있으며, 소정의 신호 처리 동작은 디지털식으로 수행될 수 있다. 결국, D/A 변환기를 이용하므로써 아날로그 신호로 재변환된다. A/D와 D/A 변환은 미리 설정된 샘플 주파수와 미리 설정된 분해능으로 수행된다.

시그마 델타 변조기에 기초한 A/D와 D/A 변환기는 최근에 더욱 보편화되었다. 시그마 델타 A/D 변환기에 있어서, 아날로그 신호를 기저대 디지털 신호로의 변환은 2 단계로 발생한다. 제1 단계에서, 입력 신호는 시그마 델타 변조기에 의해 오버 샘플 단일 비트 또는 멀티 비트 신호로 변환된다. 제2 단계에서, 이러한 오버 샘플 단일 비트 또는 멀티 비트 신호는 디지털 필터링의 이용에 의해 기저대로 추림된다. 시그마 델타 및 변환 기술은 예컨대, 다음의 문헌에 설명되어 있다.

[1] "An Overview of Sigma-Delta Converters" P.M. Aziz 등. IEEE Signal Processing Magazine, January 1996. page 61∼64

[2] "Oversampling Delta-sigma Data Converters" Theory, Design and Simulation" J.C. Candy 등. IEEE Press NJ 1992, page 1∼25

[3] "Design Methodology for Sigma-Delta Modulation". B.P. Agrawal 등. IEEE Transaction on Communication. Vol. COM-31, March 1983, page 360∼370

시그마 델타 변조기의 오버 샘플 출력 신호는 입력 신호의 펄스 밀도 변조(PDM) 표시이다. 시그마 델타 A/D 변환기에 있어서, 변조기는 아날로그 신호를 펄스 밀도 변조(PDM) 포맷으로 변환시킨다. PDM 신호는 오버 샘플 단일 비트 또는 멀티 비트(즉, 2 내지 4 비트) 신호로 구성된다. PDM 신호 결정의 상대 펄스 밀도(relative pulse density)는 입력 신호의 진폭을 나타낸다. 주파수 영역에서, PDM 신호의 스펙트럼 기저대 부분은 유용한 신호 대역이며, 스펙트럼의 높은 주파수에서는 시그마 델타 변조기의 잡음 처리 기능에 의해 생성된 양자화 잡음이 있다. 그러므로, 오버 샘플링 비율에 대한 신호 주파수에서 분해능을 전환시킬 수 있다. 이해하고 있는 바와 같이, 시그마 델타 변조기의 잡음 처리 성능은 변조기의 차수(order)에 좌우되며, 높은 차수의 변조기는 신호 대역으로부터 양자화 잡음을 매우 효과적으로 제거한다. 오버 샘플 비를 증가시키므로써, 신호 대역 또한 상대적으로 좁혀질 수 있고, 신호 대역에서의 잡음 하강 량은 작아진다. 더우기, 시그마 델타 변조기에서의 신호 대역의 잡음의 양은 변조기의 전달 함수에 의해 제어될 수 있는데, 예컨대 변조기의 전달 함수에 있어서 적절한 주파수에 제로(zeroes)를 삽입하므로써 제어될 수 있다.

PDM 신호를 이용하여 제한된 수의 신호 처리를 행하기 위한 해결책이 최근에 문헌에서 발표되고 있다. 디지털 신호 처리에 있어서 알려진 잇점은 정확성, 반복성 및 간섭 방지성 등이 있다. 신호가 오버 샘플 PDM 포맷에서 직접 처리될 때에는 신호 처리에 대한 나이퀴스트 주파수의 펄스 코드 변조(PCM) 신호로 변환될 필요가 없다. PDM 신호로부터 기저대 PCM 신호를 발생하는 추림 및 보간 필터는 신호 처리 포인트에서 생략(omit)될 수 있다. PDM 신호를 발생하는 시그마 델타 변조기의 회로 실행은 사이즈 면에서 작고 간소화되는 점에서 큰 잇점을 갖는 반면에, 추림과 보간 필터는 집적 회로 실행에서 많은 회로 표면을 필요로하는 크고 복잡한 회로 구조이므로 부가의 비용을 발생시킨다. 예를들면, 문헌[4]의 "Design and Analysis of Delta-Sigma Based IIR Filters" D.A. John 등, IEEE Transactions on Circuits and Systems-Ⅱ : Analog and Digital Signal Processing. Vol. 40, NO. 4, Page 233∼240에는 많은 입력을 갖는 A/D 변환기가 개시되어 있는데, 각 입력은 독립적으로 필터되고 공통 추림 필터 앞단에서 함께 합산된다. 예컨대, 이러한 방법으로 오디오 믹싱 보드가 구현될 수 있다.

신호 처리의 중요한 형태는 신호 레벨의 제어 즉, 증폭(amplication) 및/또는 감쇠(attenuation)이다. 이것은 오디오 응용 예컨대, 전술한 오디오 믹싱 보드에 매우 유용하게 이용된다. 또한, PDM 신호 레벨이 제어될 수 있다면 더욱 좋다. 상기 문헌 [4]의 도 1은 시그마 델타 감쇠기를 나타내고 있는데, 오버 샘플된 1 비트 신호(PDM)는 멀티 비트 계수 a1에 의해 승산되고, 최종 멀티 비트 신호는 1 비트 PDM 신호를 출력하는 디지털 시그마 델타 변조기에 공급된다. 1 비트 PDM 신호의 승산기는 수신되는 PDM 신호의 상태에 따른 출력으로서 1a 또는 -a1을 선택하는 2 입력 멀티플렉서(선택기)에 의해 구현된다. 또한, 이 문헌은 그러한 목적에 적합한 디지털 시그마 델타 필터를 개시하고 있다. 감쇠기는 상기 멀티 비트 계수가 1보다 낮을 때 실행될 수 있다. 시그마 델타 변조기의 피드백값은 b이고 상기 계수가 a이면, 감쇠 비인 a/b 가 얻어진다.

이러한 공지된 방법에 대한 문제점은 PDM 신호의 감쇠만이 가능해지므로, 모든 승산 처리를 1 보다 낮은 계수에 의해 행해야만 한다. PDM 신호의 증폭은 고려되지 않고 있는데, 그 이유는 변조기의 입력값이 시그마 델타 변조기의 구조에 기인하여 변조기의 피드백값을 초과하거나 또는 심지어 그 근방에 도달할 수 없기 때문이다. 시그마 델타 변조기는 잠정적으로는 안정한 구조이고 적분기의 출력 신호는 미리 설정된 값을 초과하는 입력에서 나오게 된다. 아날로그 시그마 델타 변조기에서, 입력값은 변조기의 차수 및 구조에 따라 통상적으로 피드백값의 대략 0.3 내지 0.7 배가 될 수 있다(문헌 [3]을 참조하라). 이러한 회로에서 PDM 신호의 증폭은 피드백값보다 높은 수치에 의해 승산되는 취입 신호를 필요로한다. 심지어, 만일 A/D 변조기의 입력 레벨이 매우 낮고 원리적으로 피드백값(b)보다 높은 입력 신호값(a)을 설정하므로써 매우 크게 증폭된다면, 최종의 PDM 신호는 단지 +1 및 -1 값(신호 비트 경우)을 가질 것이다. 승산 처리에 의해서, 변조기는 순식간에 너무 높은 값을 얻을 것이다. PDM 신호의 밀도 및 에너지는 평균보다 낮게 유지되지만, 순간값은 변조기를 매우 불안정하게 할 것이다.

본 발명은 디지털 신호 처리에 관한 것으로, 특히 시그마 델타 변조기에 의해 발생된 펄스 밀도 변조(PDM) 신호의 레벨을 제어하는 방법 및 장치에 관한 것이다.

도 1은 본 발명에 따라 아날로그 시그마 델타 A/D 변조기 다음 단에 연결된 PDM 레벨 제어기를 설명하는 블록도.

도 2는 아날로그 시그마 델타 변조기와 디지털 시그마 델타 변조기의 잡음과 신호 레벨 및 주파수 함수로 처리된 제어 영역을 나타낸 그래프도.

도 3은 멀티 채널 PDM 레벨 제어기를 나타낸 블록도.

본 발명의 목적은 잡음 레벨을 대폭적으로 증가시키는 일 없이, PDM 신호의 상대 증폭을 활성화시키는 신호 처리 방법 및 장치를 제공함에 있다.

본 발명의 목적은 제1 시그마 델타 변조기에 의해 N 비트 펄스 밀도 변조 신호(N=1, 2, ...)를 발생시키는 단계와; a) M 비트 신호의 출력을 갖는 멀티 비트 승산기에 의해 상기 N 비트 펄스 밀도 변조 신호(M＞N)를 승산시키고, b) 디지털 시그마 델타 변조기에 의해 상기 M 비트 신호를 N 비트 펄스 밀도 변조 신호로 변환시키므로써 펄스 밀도 변조 신호의 레벨을 제어하는 단계를 포함하는 신호 처리 방법에 의해 달성된다. 본 발명에 따른 이러한 방법은 상기 M 비트 신호가 상기 제1 시그마 델타 변조기보다 더 좋은 신호 대 잡음 비 성능을 갖는 상기 디지털 시그마 델타 변조기에 의해 N 비트 펄스 밀도 변조 신호로 변환되는 것을 특징으로 한다.

본 발명의 다른 목적은 N 비트 펄스 밀도 변조 신호(N=1, 2,...)를 발생시키는 제1 시그마 델타 변조기와, 상기 펄스 밀도 변조 신호의 레벨을 제어하는 수단을 포함하며, 이 수단은, a) 상기 N 비트 펄스 밀도 변조 신호가 입력되고 M 비트 신호가 출력되는 멀티 비트 승산기와(여기서, M＞N); b) 상기 M 비트 신호를 상기 N 비트 펄스 밀도 변조 신호로 변환시키는 디지털 시그마 델타 변조기를 구비한 신호 처리 시스템에 의해 달성된다. 본 발명에 따른 이러한 시스템은 상기 디지털 시그마 델타 변조기가 상기 제1 시그마 델타 변조기보다 더 좋은 신호 대 잡음 비 성능을 갖는 것을 특징으로 한다.

단일 비트 펄스 밀도 변조 PDM 신호는 예컨대 아날로그 변조기인 제1 시그마 델타 변조기에 의해 달성된다. 레벨 제어는 멀티 비트 계수에 의해 단일 비트 PDM 신호를 승산시키므로써 수행되므로 수치(numbers)의 멀티 비트 스트림이 얻어진다. 수치 스트림은 제2 시그마 델타 변조기, 바람직하게는 디지털 변조기에 의해 단일 비트 PDM 신호로 재변환된다.

본 발명의 기본 사상에 따라서, 수치의 멀티 비트 스트림을 PDM 신호로 재변환시키는 상기 제2 시그마 델타 변조기의 신호 대 잡음 비 성능은 상기 제1 시그마 델타 변조기의 신호 대 잡음 비의 성능보다 더 좋다. 따라서, 전체의 신호 대 잡음 비(SNR)의 가장 중요한 요소는 제1 시그마 델타 변조기의 잡음 레벨인데, 이 제1 시그마 델타 변조기에 의해 PDM 신호가 근원적으로 발생된다. 상기 연속되어 있는 제2 시그마 델타 변조기에 있어서, PDM 신호는 전체의 신호 대 잡음 비의 어떠한 감소도 없이 변조기의 SNR 성능간의 차와 동일한 범위 내로 감쇠될 수 있다. 예를들면, 제1 시그마 델타 변조기의 SNR이 최대 여기(excitation)에서 90dB이고 제2 시그마 델타 변조기의 SNR이 110dB인 경우, PDM 신호는 신호 대 잡음 비의 어떠한 감소도 없이 제2 변조기에서 거의 20dB 까지 감소될 수 있다. 이것은 상기 신호를 제외한 후자의 변조기에서 신호 대역 상의 제1 변조기의 잡음이 자연적으로 감쇠되고 제2 변조기 구조에 의해 설정된 잡음층(floor)에 도달하기 때문에 가능하다.

그러므로, PDM 신호는 성능의 어떠한 감소도 없이 다소 낮은 레벨로 떨어진다. 또, 제2 시그마 델타 변조기가 신호를 감쇠시키지만, 감쇠는 상기 성능간의 차이(상기 예에서 20dB)보다 작을 수 있기 때문에 상대 증폭이 달성된다. 상기 PDM 신호가 2개 변조기의 SNR 성능간의 상기 차이보다 작게 감쇠될 때, 동일한 전체의 신호 대 잡음 비는 앞단의 아날로그 변조기에서와 같이 얻어진다. 실시예의 경우, 신호의 공칭 레벨은 제1 변조기가 비감쇠된 신호를 제공하고 제2 변조기가 신호를 20dB 까지 감쇠시키는 포인트로 고정될 수 있다. 제2차 감쇠는 C 일 수 있다. 실시예의 경우, 전체 신호 대 잡음 비는 90dB이고, 신호는 +20 - 0 dB 및 90 + 20 - (c) 사이이며, c는 20과 110 dB이므로, 시스템의 감쇠는 0과 90dB 사이이다.

이하, 본 발명은 첨부된 도면을 참조하여 보다 바람직한 실시예를 통해 더욱 상세히 개시된다.

도 1을 참조하면, 아날로그 시그마 델타 변조기(2)는 입력(1)의 아날로그 입력 신호를 1 비트 펄스 밀도 변조(PDM) 포맷으로 변환시키는 A/D 변환을 행한다. 변조기(2)는 예컨대, 문헌 [1]에 개시된 임의의 시그마 델타 A/D 변조기 구조일 수 있다. 변조기(2)는 약 100dB의 신호 대 잡음 비를 갖는 3차 시그마 델타 변조기라 가정한다. 값 +1 과 -1을 얻을 수 있는 단일 비트 PDM 신호는 PDM 레벨 제어기(3)에 공급된다.

본 발명의 바람직한 실시예에 따른 PDM 레벨 제어기(3)는 디지털 변조기(4)와 그 앞단의 승산기(300)를 포함한다. 레벨 제어는 디지털 시그마 델타 변조기(4)에 의해 단일 비트 PDM 신호로 재변환되는 멀티 비트 수치 스트림을 얻기 위하여 단일 비트 펄스 밀도 변조(PDM) 신호를 승산기(300)에 멀티 비트 계수 a로 승산하므로써 수행된다.

단일 비트 PDM 신호의 경우에 있어서, 승산기(300)는 입력값이 +1 또는 -1인지에 따라서 출력 +a 또는 -a를 발생시키는 단순한 멀티플렉서 또는 선택기에 의해 실행될 수 있다. 그러므로, 승산기(300)의 출력은 수치 +a 또는 -a로 구성된 멀티 비트 수치 스트림이다. 승산기(300)는 문헌 [4]에 개시된 승산기와 유사한 구조를 갖는다. 승산기는 하나의 고정된 계수를 가질 수 있거나 또는 계수값이 조절될 수 있다.

도 1에 도시된 본 발명의 바람직한 실시예에 있어서, 선택 신호 SELECT는 여러 가지의 계수 a1, ..., an 중 하나를 선택할 수 있으며, 따라서 소정의 감쇠 또는 증폭이 설정될 수 있다. 계수는 예컨대, 표 1에 따를 수 있다. 표는 계수 a의 32값을 가르키며, 1.5dB 단계씩 +12 dB...-34.5 dB의 레벨 제어 범위가 주어진다.

계수 a	증폭(dB)
872	+12.0
734	10.5
617	9.0
519	7.5
437	6.0
368	4.5
309	3.0
260	1.5
219	0
184	-1.5
155	-3.0
130	-4.5
110	-6.0
92	-7.5
78	-9.0
65	-10.5
55	-12.0
46	-13.5
39	-15.0
33	-16.5
28	-18.0
23	-19.5
20	-21.0
16	-22.5
14	-24.0
12	-25.5
10	-27.0
8	-28.5
7	-30.0
6	-31.5
5	-33.0
4	-34.5

디지털 변조기(4)는 합산기(400∼403), 적분기(404∼407), 양자화기(408) 및 피드백 계수(r1∼r4)를 갖는 피드백(409∼412)을 포함한 4차 변조기이다. 변조기(4)의 상세한 구조 및 동작은 본 발명에서 중요하지 않다는 점을 이해하기 바란다. 변조기(4)의 성능이 변조기(2)의 성능보다 좋다는 점만이 본 발명에 있어서 중요하며, 이에 대하여 이하에 설명한다. 변조기(4)의 입력은 수치 +a 및 -a로 구성된 상기 수치 스트림이다. 변조기(4)의 출력(5)은 1 비트 오버 샘플 PDM 신호이다. PDM 신호의 레벨은 레벨 제어기(3)에서 a/r1 비로 제어된다. 시그마 델타 변조기의 비안정 속성 때문에, 변조기(4)의 입력값은 변조기의 내부 기준 전압값에 도달할 수 없으며, 이것은 계수가 피드백 계수 r1보다 낮다는 것을 의미한다. 그러므로, PDM 신호는 승산기(300)에서 감쇠만될 수 있다.

시스템 레벨 즉, 입력(1)과 출력(5)간에 증폭이 제공될 수 있지만, 디지털 시그마 델타 변조기의 성능은 잡음 처리 성능에 대하여 변조기(2)의 성능보다 높다. 변조기(4)의 잡음 처리 성능은 예컨대, 높은 차수, 멀티 비트 양자화 및 피드백 또는 높은 오버 샘플 비 또는 이들의 조합에 의해 높아질 수 있다. 도 1의 실시예에 있어서, 변조기(4)는 4차 변조기인 반면에, 변조기(2)는 3차 변조기이다. 높은 차수의 변조기(또는 좋은 잡음 처리 성능을 갖는 변조기)는 PDM 신호의 처리 경로에서 낮은 차수의 변조기의 후단에 위치하고 낮은 레벨 변조기의 잡음 레벨은 시스템의 전체 신호 대 잡음 비(SNR)에 대하여 매우 중요하게 작용한다. 그러므로, 도 1의 경우에서, 출력(5)의 신호 대 잡음 비는 변조기(2)의 신호 대 잡음 비에 기초하여 우선적으로 결정된다. 변조기(4)의 성능은 적어도 소정의 필요한 증폭을 가지며, 변조기(2)의 신호 대 잡음 비와 수신되는 PDM 신호보다 더 좋은 적절한 안정성 마진(margin)을 가져야 한다. 레벨 제어기(3) 중 변조기(4)의 신호 대 잡음 비는 수신되는 PDM 신호의 비보다 매우 좋기 때문에, 레벨 제어기는 신호 대 잡음 비의 실질적인 어떠한 감소도 없이 전체 PDM 신호의 레벨을 낮출 수 있다. 이것은 페이로드(payload) 신호의 잡음과 PDM 신호의 잡음이 감쇠되기 때문에 가능하다. 그러므로, 신호는 어떠한 성능도 감소되는 일 없이 다소 낮은 레벨이 될 수 있다. PDM 신호가 변조기(4)에서도 감쇠될 수 있지만, 상기 신호를 변조기(2)와 변조기(4)의 성능간의 상기 차보다 작은 레벨 제어기(3)에서 감쇠하여 상대 증폭을 달성할 수도 있다.

도 3의 그래프로 참조한 바와 같은 방법으로 본 발명에 따른 레벨 제어기의 동작을 조사해 보기로 한다. 아날로그 변조기(2)는 3차 변조기라고 가정하면, 그 신호 대 잡음 비는 약 100dB이다. 변조기(4)는 4차 디지털 변조기이고, 그 신호 대 잡음 비는 약 120dB로서, 즉 변조기(2)의 비보다 20dB 더 좋다. 소정의 제어 범위는 1.5dB씩 +12dB,..., -34.5dB이다. 변조기(4)의 안정성을 보장하기 위하여, 비 a/r1는 0.5, 즉 -6dB이다. 기준 r1의 값은 최대 감쇠(-34.5dB)와 필요한 정확성(＜0.3dB)의 함수로서 계산될 수 있다. 따라서, 기준값은 1744가 될 것으로 가정된다. 증폭 +12dB은 수신되는 PDM 신호를 872로 승산하므로써 대응되며, 최대 감쇠는 PDM 신호를 4로 승산하므로써 대응된다. 전술한 표 1에 있어서, 계수 a의 모든 차이값이 열거되어 있고, 기준 r1의 값이 상수 1744일 때의 대응 증폭이 나타나 있다. 변조기(2)와 변조기(4)의 성능간의 차는 20dB이며, 안정성 마진은 6dB로 설정되고, 임의 처리시의 증폭의 범위는 약 14dB이다.

바람직한 실시예에 있어서, 신호 대 잡음 비는 변조기(2) 이후에서와 같이 +12,..., -1.5dB로 대략 동일하게 유지된다. 높은 감쇠에서, 입력 신호의 잡음은 변조기(4)의 잡음층(22), 감쇠된 페이로드 신호(25) 및 출력(5)에서 신호 대 잡음 비를 결정하는 잡음층(22) 이하로 감쇠된다.

본 발명은 상기에서 1 비트 PDM 신호와 관련하여 설명하였다. 하지만, 본 발명은 멀티 비트 예컨대, 2 비트 내지 4 비트 및 PDM 신호 등에 직접 적용될 수 있다.

도 1에 개시된 본 발명의 바람직한 실시예는 순차적으로 결합되어 있는 아날로그 변조기(2), 승산기(300) 및 디지털 변조기(4)를 나타내고 있다. 실제로, 이러한 장치는 그들 사이에 또 다른 신호 처리가 제공되는 방식으로 신호 처리 시스템에서 서로 각기 분리 위치될 수 있다. 그러한 신호 처리 시스템의 예를 도 3에 나타내었다.

도 3은 3개의 아날로그 입력 신호(31, 32, 33)를 나타내고 있으며, 이들 신호는 각각의 아날로그 시그마 변조기(34, 35, 36)에 공급된다. 변조기(34, 35, 36)는 변조기(40, 41, 42)에 각각 공급되는 PDM 신호(37, 38, 39)를 각각 발생한다.

승산기(40, 41, 42)는 멀티 비트 수치 스트림(43, 44, 45)을 각각 발생하고, 이 스트림은 합산기(46)에서 멀티 비트 수치 스트림(47)으로 합산된다. 신호(47)는 디지털 시그마 델타 변조기에 의해 PDM 신호(49)로 변환된다. 변조기(34∼36)는 도 1의 변조기(2)의 구조와 유사한 구조를 갖는다. 승산기(40∼43)의 구조는 도 1의 승산기(300)의 구조와 유사하다. 변조기(48)는 도 1의 변조기(4)의 구조와 유사한 구조를 갖는다. 도 3에 나타낸 형태의 신호 처리 장치의 응용이 오디오 믹싱 보드이다.

본 발명은 모든 시그마 델타 구조에서 PDM 신호의 레벨 제어에 적용될 수 있다. 오디오 응용 이외에, IIR 및 FIR 필터 구조에 응용된다.

본 발명의 기술적인 개발 및 기본적인 사상은 여러 가지의 방법으로 실현될 수 있다는 것은 당업자라면 인식하고 있을 것이다. 따라서, 본 발명 및 이의 구체적 실현은 전술한 실시예에 제한되지 않으며, 청구 범위의 범주 내에서 변화될 수 있을 것이다.

Claims

제1 시그마 델타 변조기에 의해 N 비트 펄스 밀도 변조 신호(N=1, 2, ...)를 발생시키는 단계와; a) M 비트 신호의 출력을 갖는 멀티 비트 승산기에 의해 상기 N 비트 펄스 밀도 변조 신호(M＞N)를 승산시키고, b) 디지털 시그마 델타 변조기에 의해 상기 M 비트 신호를 N 비트 펄스 밀도 변조 신호로 변환시키므로써 펄스 밀도 변조 신호의 레벨을 제어하는 단계를 포함하는 신호 처리 방법에 있어서,

상기 M 비트 신호는 상기 제1 시그마 델타 변조기보다 더 좋은 신호 대 잡음 비 성능을 갖는 상기 디지털 시그마 델타 변조기에 의해 N 비트 펄스 밀도 변조 신호로 변환되는 것을 특징으로 하는 신호 처리 방법.
제1항에 있어서, 상기 레벨 제어 단계는 상기 성능간의 차이보다 적은 감쇠에 대응한 계수에 의해 상기 N 비트 펄스 밀도 변조 신호를 승산시키므로써 상기 펄스 밀도 변조 신호의 상대 증폭을 제공하는 단계를 더 포함하는 것인 신호 처리 방법.
제1항 또는 제2항에 있어서, 높은 차수, 멀티 비트 양자화, 멀티 비트 피드백 및 높은 오버 샘플 비와 같은 하나 또는 여러 가지의 요소에 의해 제1 변조기의 잡음 처리 성능보다 더 좋은 잡음 처리 성능을 갖는 디지털 시그마 델타 변조기가 사용되는 것인 신호 처리 방법.
N 비트 펄스 밀도 변조 신호(N=1, 2,...)를 발생시키는 제1 시그마 델타 변조기(2)와;

a) 상기 N 비트 펄스 밀도 변조 신호가 입력되고 M 비트 신호가 출력되는 멀티 비트 승산기(300)와(여기서, M＞N), b) 상기 M 비트 신호를 상기 N 비트 펄스 밀도 변조 신호로 변환시키는 디지털 시그마 델타 변조기(4)를 구비하여 상기 펄스 밀도 변조 신호의 레벨을 제어하는 수단(3)을 포함하는 신호 처리 시스템에 있어서,

상기 디지털 시그마 델타 변조기(4)는 상기 제1 시그마 델타 변조기(2)보다 더 좋은 신호 대 잡음 비 성능을 갖는 것을 특징으로 하는 신호 처리 시스템.
제4항에 있어서, 상리 레벨 제어 수단(3)은 상기 멀티 비트 승산기(300)의 계수가 상기 성능간의 차이보다 낮은 감쇠에 대응하는 때에 상대 증폭을 갖는 것인 신호 처리 시스템.
제4항 또는 제5항에 있어서, 상기 디지털 시그마 델타 변조기(4)의 상기 잡음 처리 성능은 높은 차수, 멀티 비트 양자화, 멀티 비트 피드백 및 높은 오버 샘플 비와 같은 하나 또는 여러 가지의 요소에 의해 제1 변조기(2)의 잡음 처리 성능보다 더 좋은 잡음 처리 성능을 갖는 것인 신호 처리 시스템.
제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 변조기(2)는 아날로그 디지털 델타 변조기인 것인 신호 처리 시스템.
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 시스템은 IIR 또는 FIR 필터와 같은 펄스 밀도 변조 신호의 디지털 필터인 것인 신호 처리 시스템.
제4항 내지 제8항 중 어느 한 항에 있어서, 상기 시스템은 오디오 시스템인 것인 신호 처리 시스템.
제4항 내지 제9항 중 어느 한 항에 있어서, 상기 승산기(300)의 계수값은 계단식으로 조절가능한 것인 신호 처리 시스템.