JP3961933B2 - スイッチング増幅器 - Google Patents
スイッチング増幅器 Download PDFInfo
- Publication number
- JP3961933B2 JP3961933B2 JP2002333589A JP2002333589A JP3961933B2 JP 3961933 B2 JP3961933 B2 JP 3961933B2 JP 2002333589 A JP2002333589 A JP 2002333589A JP 2002333589 A JP2002333589 A JP 2002333589A JP 3961933 B2 JP3961933 B2 JP 3961933B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation circuit
- signal
- constant voltage
- switching amplifier
- voltage switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，オーディオ信号を増幅するスイッチング増幅器に関するものであり，特に，ΔΣ変調によって得られる量子化信号をスイッチング制御信号としてパルス増幅するスイッチング増幅器に関するものである。
【０００２】
【従来の技術】
図３は，ＰＣＭ信号を入力とするΔΣ変調を用いるスイッチング増幅器の従来例の構成を示す図である。スイッチング増幅器は，ΔΣ変調回路１と，定電圧スイッチ２と，ローパスフィルタ３と，スピーカ４から構成されている。ΔΣ変調回路１は，加算器，遅延器等のロジック回路で構成されている。
【０００３】
図３のスイッチング増幅器において，入力されたＰＣＭ信号はΔΣ変調回路１により１ビット信号に変換される。変換された前記１ビット信号はスイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号にレベルシフトされる。前記パルス信号はローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。
【０００４】
この従来のスイッチング増幅器では，ΔΣ変調回路１の入力信号がＰＣＭ信号であるので，定電圧スイッチ２の出力である前記パルス信号をΔΣ変調回路１の入力部に負帰還することが出来ない。そのため，スイッチング増幅手段である定電圧スイッチ２をΔΣ変調回路１の部分に含めてフィードバックループを構成することが出来ず，ΔΣ変調回路１と定電圧スイッチ２から発生する量子化雑音やスイッチング歪み等のノイズをフィードバックによって抑制することは出来なかった。
【０００５】
フィードバックループを構成する為には，例えば，図４に示すようなスイッチング増幅器が考えられる。図４のスイッチング増幅器は，図３のスイッチング増幅器において，ΔΣ変調回路１に代えて，定電圧スイッチ２の前に，ＰＣＭ信号をアナログ信号に変換するデジタル・アナログ変換回路６，及びアナログ信号を１ビット信号に変換するΔΣ変調回路５を設けると共に，ΔΣ変調回路５の入力側と定電圧スイッチ２の出力側との間を減衰器７で接続してなるものである。
【０００６】
図４のスイッチング増幅器によれば，ΔΣ変調回路５の入力信号としてアナログ信号を許容しているので，定電圧スイッチ２からの出力であるパルス信号を，減衰器７を介してΔΣ変調回路５の入力側にフィードバックすることが出来るので，前述した量子化雑音やスイッチング歪み等のノイズを抑制することが出来る。
【０００７】
【発明が解決しようとする課題】
しかしながら，図４のスイッチング増幅器では，ＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用しなければならず，良好な音響再生に求められる“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来なくなってしまうという問題があった。
【０００８】
本発明は、以上述べた従来技術の問題点に鑑みてなされたものであり、アナログ信号処理が不要で，且つ量子化雑音，ＰＷＭ信号生成歪み，スイッチング歪み等のノイズを抑制することを可能とし，“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来るスイッチング増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１の記載に係る発明は、第一のΔΣ変調回路と、第二のΔΣ変調回路と、ＰＷＭ信号生成回路と、定電圧スイッチと、ローパスフィルタと、スピーカと、減衰器とから構成されるスイッチング増幅器であって、前記第一のΔΣ変調回路と前記第二のΔΣ変調回路と前記ＰＷＭ信号生成回路と前記定電圧スイッチと前記ローパスフィルタと前記スピーカとをこの順に接続すると共に、前記減衰器を前記第二のΔΣ変調回路の入力側と前記定電圧スイッチの出力側との間に接続して、前記定電圧スイッチの出力信号を前記減衰器を介して前記第二のΔΣ変調回路の入力側にフィードバックすることを特徴とする。
【００１１】
【発明の実施の形態】
本発明のスイッチング増幅器を図面を用いて説明する。
図１は本発明の前提となるスイッチング増幅器の構成を示す構成図であり、図２は本発明のスイッチング増幅器の実施例の構成を示す構成図である。図１に図示された本発明の前提となるスイッチング増幅器は、図３のスイッチング増幅器において、ΔΣ変調回路１と定電圧スイッチ２との間に別のΔΣ変調回路８を設けると共に、そのΔΣ変調回路８の入力側と定電圧スイッチ２の出力側との間を減衰器７で接続してなるものである。また、図２に図示された本発明のスイッチング増幅器は、本発明の前提となるスイッチング増幅器において、ΔΣ変調回路８と定電圧スイッチ２の間に、更にＰＷＭ信号生成回路９を設けてなるものである。
【００１２】
図１において、本発明の前提となるスイッチング増幅器は、第一のΔΣ変調回路１と、定電圧スイッチ２と、ローパスフィルタ３と、スピーカ４と、減衰器７と、第二のΔΣ変調回路８からなり、第二のΔΣ変調回路８を第一のΔΣ変調回路１と定電圧スイッチ２の間に設けると共に、定電圧スイッチ２の出力信号を減衰器７を介して第一のΔΣ変調回路１と第二のΔΣ変調回路８の間に、フィードバックする構成を採っている。
【００１３】
第二のΔΣ変調回路８は，オペアンプ等による積分器，加算器で構成されており，デジタル信号及びアナログ信号の入力が可能である。それ故，デジタル信号である１ビット信号と，アナログ的な電圧変動要素を有する定電圧スイッチ２からの出力信号であるパルス信号を，そのままダイレクトに加減算出来るという特徴がある。この第二のΔΣ変調回路８を設けることにより，定電圧スイッチ２からの出力信号である定電圧のパルス信号を，第二のΔΣ変調回路８の入力側にフィードバックすることが可能となる。
【００１４】
入力されたＰＣＭ信号は先ず，第一のΔΣ変調回路１において１ビット信号に変換される。変換された１ビット信号は，第二のΔΣ変調回路８に直接入力され，第二のΔΣ変調回路８のアルゴリズムによって再び１ビット信号として出力される。第二のΔΣ変調回路８から出力された１ビット信号は，スイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号にレベルシフトされる。前記定電圧のパルス信号はローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。又，前記定電圧のパルス信号は，減衰器７を介して前記第二のΔΣ変調回路８の入力側にフィードバックされる。このようにして，スイッチング増幅手段である定電圧スイッチ２を第二のΔΣ変調回路８の部分に含めてフィードバックループを構成することが出来る。
【００１５】
本発明の前提となるスイッチング増幅器をこのように構成することにより、入力されたＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用することなく、フィードバックループによって、量子化雑音やスイッチング歪み等のノイズを抑制することができるものであるが、本発明のスイッチング増幅器は、その構成手段を若干改良して次のような構成にしたものである。
【００１６】
図２において、本発明のスイッチング増幅器は、第一のΔΣ変調回路１と、定電圧スイッチ２と、ローパスフィルタ３と、スピーカ４と、減衰器７と、第二のΔΣ変調回路８と、ＰＷＭ信号生成回路９からなり、本発明の前提となるスイッチング増幅器において、第二のΔΣ変調回路８と定電圧スイッチ２の間にＰＷＭ信号生成回路９を設ける構成を採っている。
【００１７】
入力されたＰＣＭ信号は先ず，第一のΔΣ変調回路１において１ビット信号に変換される。変換された１ビット信号は第二のΔΣ変調回路８に直接入力され，第二のΔΣ変調回路８のアルゴリズムによって，再び１ビット信号として出力される。第二のΔΣ変調回路８から出力された１ビット信号は，ＰＷＭ信号生成回路９によってＰＷＭ信号に変換された後，スイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号に変換される。前記定電圧のパルス信号は，ローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。又，前記定電圧のパルス信号は，減衰器７を介して前記第二のΔΣ変調回路８の入力側にフィードバックされる。このようにして，ＰＷＭ信号生成回路９とスイッチング増幅手段である定電圧スイッチ２を第二のΔΣ変調回路８の部分に含めてフィードバックループを構成することが出来る。
【００１８】
本発明のスイッチング増幅器によれば、このように構成することにより、入力されたＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用することなく、フィードバックループによって、量子化雑音、ＰＷＭ信号生成歪み、及びスイッチング歪み等のノイズを抑制することが可能な、”入力から最終段までデジタル信号のまま処理するシステム”を構築することが可能になる。
【００１９】
【発明の効果】
以上述べたように，本発明のスイッチング増幅器は、アナログ信号処理が不要で，且つ量子化雑音，ＰＷＭ信号生成歪み，スイッチング歪み等のノイズを抑制することを可能とし，“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来るという効果がある。
【図面の簡単な説明】
【図１】 本発明の前提となるスイッチング増幅器の構成を示す図である。
【図２】 本発明のスイッチング増幅器の構成を示す図である。
【図３】スイッチング増幅器の従来例の構成を示す図である。
【図４】スイッチング増幅器の異なる従来例の構成を示す図である。
【符号の説明】
１ ΔΣ変調回路
２ 定電圧スイッチ
３ ローパスフィルタ
４ スピーカ
５ ΔΣ変調回路
６ デジタル・アナログ変換回路
７ 減衰器
８ ΔΣ変調回路
９ ＰＷＭ信号生成回路
【発明の属する技術分野】
本発明は，オーディオ信号を増幅するスイッチング増幅器に関するものであり，特に，ΔΣ変調によって得られる量子化信号をスイッチング制御信号としてパルス増幅するスイッチング増幅器に関するものである。
【０００２】
【従来の技術】
図３は，ＰＣＭ信号を入力とするΔΣ変調を用いるスイッチング増幅器の従来例の構成を示す図である。スイッチング増幅器は，ΔΣ変調回路１と，定電圧スイッチ２と，ローパスフィルタ３と，スピーカ４から構成されている。ΔΣ変調回路１は，加算器，遅延器等のロジック回路で構成されている。
【０００３】
図３のスイッチング増幅器において，入力されたＰＣＭ信号はΔΣ変調回路１により１ビット信号に変換される。変換された前記１ビット信号はスイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号にレベルシフトされる。前記パルス信号はローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。
【０００４】
この従来のスイッチング増幅器では，ΔΣ変調回路１の入力信号がＰＣＭ信号であるので，定電圧スイッチ２の出力である前記パルス信号をΔΣ変調回路１の入力部に負帰還することが出来ない。そのため，スイッチング増幅手段である定電圧スイッチ２をΔΣ変調回路１の部分に含めてフィードバックループを構成することが出来ず，ΔΣ変調回路１と定電圧スイッチ２から発生する量子化雑音やスイッチング歪み等のノイズをフィードバックによって抑制することは出来なかった。
【０００５】
フィードバックループを構成する為には，例えば，図４に示すようなスイッチング増幅器が考えられる。図４のスイッチング増幅器は，図３のスイッチング増幅器において，ΔΣ変調回路１に代えて，定電圧スイッチ２の前に，ＰＣＭ信号をアナログ信号に変換するデジタル・アナログ変換回路６，及びアナログ信号を１ビット信号に変換するΔΣ変調回路５を設けると共に，ΔΣ変調回路５の入力側と定電圧スイッチ２の出力側との間を減衰器７で接続してなるものである。
【０００６】
図４のスイッチング増幅器によれば，ΔΣ変調回路５の入力信号としてアナログ信号を許容しているので，定電圧スイッチ２からの出力であるパルス信号を，減衰器７を介してΔΣ変調回路５の入力側にフィードバックすることが出来るので，前述した量子化雑音やスイッチング歪み等のノイズを抑制することが出来る。
【０００７】
【発明が解決しようとする課題】
しかしながら，図４のスイッチング増幅器では，ＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用しなければならず，良好な音響再生に求められる“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来なくなってしまうという問題があった。
【０００８】
本発明は、以上述べた従来技術の問題点に鑑みてなされたものであり、アナログ信号処理が不要で，且つ量子化雑音，ＰＷＭ信号生成歪み，スイッチング歪み等のノイズを抑制することを可能とし，“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来るスイッチング増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１の記載に係る発明は、第一のΔΣ変調回路と、第二のΔΣ変調回路と、ＰＷＭ信号生成回路と、定電圧スイッチと、ローパスフィルタと、スピーカと、減衰器とから構成されるスイッチング増幅器であって、前記第一のΔΣ変調回路と前記第二のΔΣ変調回路と前記ＰＷＭ信号生成回路と前記定電圧スイッチと前記ローパスフィルタと前記スピーカとをこの順に接続すると共に、前記減衰器を前記第二のΔΣ変調回路の入力側と前記定電圧スイッチの出力側との間に接続して、前記定電圧スイッチの出力信号を前記減衰器を介して前記第二のΔΣ変調回路の入力側にフィードバックすることを特徴とする。
【００１１】
【発明の実施の形態】
本発明のスイッチング増幅器を図面を用いて説明する。
図１は本発明の前提となるスイッチング増幅器の構成を示す構成図であり、図２は本発明のスイッチング増幅器の実施例の構成を示す構成図である。図１に図示された本発明の前提となるスイッチング増幅器は、図３のスイッチング増幅器において、ΔΣ変調回路１と定電圧スイッチ２との間に別のΔΣ変調回路８を設けると共に、そのΔΣ変調回路８の入力側と定電圧スイッチ２の出力側との間を減衰器７で接続してなるものである。また、図２に図示された本発明のスイッチング増幅器は、本発明の前提となるスイッチング増幅器において、ΔΣ変調回路８と定電圧スイッチ２の間に、更にＰＷＭ信号生成回路９を設けてなるものである。
【００１２】
図１において、本発明の前提となるスイッチング増幅器は、第一のΔΣ変調回路１と、定電圧スイッチ２と、ローパスフィルタ３と、スピーカ４と、減衰器７と、第二のΔΣ変調回路８からなり、第二のΔΣ変調回路８を第一のΔΣ変調回路１と定電圧スイッチ２の間に設けると共に、定電圧スイッチ２の出力信号を減衰器７を介して第一のΔΣ変調回路１と第二のΔΣ変調回路８の間に、フィードバックする構成を採っている。
【００１３】
第二のΔΣ変調回路８は，オペアンプ等による積分器，加算器で構成されており，デジタル信号及びアナログ信号の入力が可能である。それ故，デジタル信号である１ビット信号と，アナログ的な電圧変動要素を有する定電圧スイッチ２からの出力信号であるパルス信号を，そのままダイレクトに加減算出来るという特徴がある。この第二のΔΣ変調回路８を設けることにより，定電圧スイッチ２からの出力信号である定電圧のパルス信号を，第二のΔΣ変調回路８の入力側にフィードバックすることが可能となる。
【００１４】
入力されたＰＣＭ信号は先ず，第一のΔΣ変調回路１において１ビット信号に変換される。変換された１ビット信号は，第二のΔΣ変調回路８に直接入力され，第二のΔΣ変調回路８のアルゴリズムによって再び１ビット信号として出力される。第二のΔΣ変調回路８から出力された１ビット信号は，スイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号にレベルシフトされる。前記定電圧のパルス信号はローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。又，前記定電圧のパルス信号は，減衰器７を介して前記第二のΔΣ変調回路８の入力側にフィードバックされる。このようにして，スイッチング増幅手段である定電圧スイッチ２を第二のΔΣ変調回路８の部分に含めてフィードバックループを構成することが出来る。
【００１５】
本発明の前提となるスイッチング増幅器をこのように構成することにより、入力されたＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用することなく、フィードバックループによって、量子化雑音やスイッチング歪み等のノイズを抑制することができるものであるが、本発明のスイッチング増幅器は、その構成手段を若干改良して次のような構成にしたものである。
【００１６】
図２において、本発明のスイッチング増幅器は、第一のΔΣ変調回路１と、定電圧スイッチ２と、ローパスフィルタ３と、スピーカ４と、減衰器７と、第二のΔΣ変調回路８と、ＰＷＭ信号生成回路９からなり、本発明の前提となるスイッチング増幅器において、第二のΔΣ変調回路８と定電圧スイッチ２の間にＰＷＭ信号生成回路９を設ける構成を採っている。
【００１７】
入力されたＰＣＭ信号は先ず，第一のΔΣ変調回路１において１ビット信号に変換される。変換された１ビット信号は第二のΔΣ変調回路８に直接入力され，第二のΔΣ変調回路８のアルゴリズムによって，再び１ビット信号として出力される。第二のΔΣ変調回路８から出力された１ビット信号は，ＰＷＭ信号生成回路９によってＰＷＭ信号に変換された後，スイッチング増幅手段である定電圧スイッチ２に与えられ，前記１ビット信号に対応した所定の定電圧のパルス信号に変換される。前記定電圧のパルス信号は，ローパスフィルタ３でアナログ音声信号に復調されて出力され，スピーカ４によって音響化される。又，前記定電圧のパルス信号は，減衰器７を介して前記第二のΔΣ変調回路８の入力側にフィードバックされる。このようにして，ＰＷＭ信号生成回路９とスイッチング増幅手段である定電圧スイッチ２を第二のΔΣ変調回路８の部分に含めてフィードバックループを構成することが出来る。
【００１８】
本発明のスイッチング増幅器によれば、このように構成することにより、入力されたＰＣＭ信号をアナログ信号に変換するためのデジタル・アナログ変換回路６を使用することなく、フィードバックループによって、量子化雑音、ＰＷＭ信号生成歪み、及びスイッチング歪み等のノイズを抑制することが可能な、”入力から最終段までデジタル信号のまま処理するシステム”を構築することが可能になる。
【００１９】
【発明の効果】
以上述べたように，本発明のスイッチング増幅器は、アナログ信号処理が不要で，且つ量子化雑音，ＰＷＭ信号生成歪み，スイッチング歪み等のノイズを抑制することを可能とし，“入力から最終段までデジタル信号のまま処理するシステム”を構築することが出来るという効果がある。
【図面の簡単な説明】
【図１】 本発明の前提となるスイッチング増幅器の構成を示す図である。
【図２】 本発明のスイッチング増幅器の構成を示す図である。
【図３】スイッチング増幅器の従来例の構成を示す図である。
【図４】スイッチング増幅器の異なる従来例の構成を示す図である。
【符号の説明】
１ ΔΣ変調回路
２ 定電圧スイッチ
３ ローパスフィルタ
４ スピーカ
５ ΔΣ変調回路
６ デジタル・アナログ変換回路
７ 減衰器
８ ΔΣ変調回路
９ ＰＷＭ信号生成回路
Claims (1)
- 第一のΔΣ変調回路と、第二のΔΣ変調回路と、ＰＷＭ信号生成回路と、定電圧スイッチと、ローパスフィルタと、スピーカと、減衰器とから構成されるスイッチング増幅器であって、前記第一のΔΣ変調回路と前記第二のΔΣ変調回路と前記ＰＷＭ信号生成回路と前記定電圧スイッチと前記ローパスフィルタと前記スピーカとをこの順に接続すると共に、前記減衰器を前記第二のΔΣ変調回路の入力側と前記定電圧スイッチの出力側との間に接続して、前記定電圧スイッチの出力信号を前記減衰器を介して前記第二のΔΣ変調回路の入力側にフィードバックすることを特徴とするスイッチング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333589A JP3961933B2 (ja) | 2002-11-18 | 2002-11-18 | スイッチング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333589A JP3961933B2 (ja) | 2002-11-18 | 2002-11-18 | スイッチング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172735A JP2004172735A (ja) | 2004-06-17 |
| JP3961933B2 true JP3961933B2 (ja) | 2007-08-22 |
Family
ID=32698254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333589A Expired - Fee Related JP3961933B2 (ja) | 2002-11-18 | 2002-11-18 | スイッチング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961933B2 (ja) |
-
2002
- 2002-11-18 JP JP2002333589A patent/JP3961933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172735A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828543B2 (ja) | スピーカ駆動回路 | |
| US7058463B1 (en) | Method and apparatus for implementing a class D driver and speaker system | |
| US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
| US6970503B1 (en) | Apparatus and method for converting analog signal to pulse-width-modulated signal | |
| JP4708159B2 (ja) | デジタルアンプ | |
| EP1435695A1 (en) | DELTA−SIGMA MODULATION APPARATUS AND SIGNAL AMPLIFICATION APPARATUS | |
| JP2001503929A (ja) | オーバーサンプリングされたノイズ整形用の混合信号プロセッサ | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| JP4805177B2 (ja) | ディジタルアンプ、および、ディジタルアンプの制御方法 | |
| JP3961933B2 (ja) | スイッチング増幅器 | |
| JP4818900B2 (ja) | ディジタルアンプおよびスイッチング回数制御方法 | |
| US7460676B2 (en) | Headphone driving circuit | |
| JP2005531972A (ja) | アイドルトーン低減シグマデルタ変換用回路配置および方法 | |
| JP3388173B2 (ja) | フィードバック回路 | |
| WO2009104225A1 (ja) | デジタルマイクロホン | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| US7369071B2 (en) | Analog and digital signal mixer | |
| JP4481212B2 (ja) | デジタルスイッチングアンプ | |
| JP3813445B2 (ja) | スイッチング増幅器およびその駆動方法 | |
| JP6670380B2 (ja) | デジタルアンプおよび出力装置 | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| JP2004186820A (ja) | １ビット信号処理装置およびそれを備えるディスク再生装置 | |
| JP4176615B2 (ja) | デジタルアンプ | |
| JP2003332867A (ja) | 音響増幅装置 | |
| JPH0360222A (ja) | オーディオ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |