JP2003332867A - 音響増幅装置 - Google Patents

Abstract

(57)【要約】 【課題】 乗算器を無くして低コスト化及び低消費電力
化を図ることができるとともに、入力信号が規定値以上
の過入力が入力された場合でも、デルタシグマ変調回路
の異常発振による誤動作、破壊を防止し、出力を規定値
以下に制限するとともに、電源電圧の変化によるＤ級増
幅回路の誤動作、破壊等を防止し得る音響増幅装置を提
供する。 【解決手段】 入力されたアナログ信号をデジタルシグ
マ変調回路３０にてデルタシグマ変調し、このデルタシ
グマ変調されたＰＤＭ信号をＤ級増幅回路４にて電力増
幅して出力する。アナログ入力信号の振幅を検知する入
力レベル検知回路２１ａと、入力レベル検知回路２１ａ
によるアナログ入力信号の振幅が所定値を越える場合
に、アナログ入力信号の振幅を所定値以下に限定する振
幅制限回路２１とをデジタルシグマ変調回路３０の前段
に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号に関して好適
に実施され、アナログの音響信号を入力し、この音響信
号を１ビットのデジタル信号にて記録、再生及び伝送等
する音響増幅装置に関するものである。

【０００２】

【従来の技術】従来のデルタシグマ変調回路５０では、
図３に示すように、Ａ／Ｄ変換器５１と減算器５３との
間に、乗算器５２が介在されている。そして、この乗算
器５２によって、減算器５３に入力される入力信号の最
大値が発振限界値に略等しくなるように、入力信号に係
数が乗算されて入力信号の振幅が制御されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の音響増幅装置に備えられたデルタシグマ変調回路５
０では、減算器５３への入力信号の振幅成分を制御する
ために乗算器５２が設けられている。この乗算器５２
は、構成の複雑なデジタル乗算器と、その制御用のマイ
クロプロセッサ等によって構成されており、構成が煩雑
になりコストが嵩むとともに、電力消費が増大するとい
う問題点を有している。

【０００４】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、乗算器を無くして低コス
ト化及び低消費電力化を図ることができるとともに、入
力信号が規定値以上の過入力が入力された場合でも、デ
ルタシグマ変調回路の異常発振による誤動作、破壊を防
止し、出力を規定値以下に制限するとともに、電源電圧
の変化によるＤ級増幅回路の誤動作、破壊等を防止し得
る音響増幅装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明の音響増幅装置
は、上記課題を解決するために、入力されたアナログ信
号をデルタシグマ変調手段にてデルタシグマ変調し、こ
のデルタシグマ変調されたパルス密度変調信号を例えば
Ｄ級増幅回路等のスイッチングにより電力増幅して出力
する音響増幅装置において、上記入力信号の振幅を検知
する入力信号検知手段と、上記入力信号検知手段による
入力信号の振幅が所定値を越える場合に、該入力信号の
振幅を所定値以下に限定する振幅制限手段とをデルタシ
グマ変調手段の前段に設けたことを特徴としている。

【０００６】上記の発明によれば、デルタシグマ変調手
段の前段に、入力信号の振幅を検知する入力信号検知手
段と、入力信号検知手段による入力信号の振幅が所定値
を越える場合に、該入力信号の振幅を所定値以下に限定
する振幅制限手段とが設けられている。したがって、本
発明では、デジタルシグマ変調回路へ入力される信号に
対して、デジタルシグマ変調回路の内部ではなく、前段
で振幅制限をかける。

【０００７】この結果、デジタルシグマ変調回路の前段
に振幅制限手段を設けることにより、規定値以上の過入
力信号を入力された場合でも、デジタルシグマ変調回路
の誤動作、破壊等を防ぐとともに、電源電圧が変化した
場合にも、スイッチングにより電力増幅して出力する例
えばＤ級増幅回路の誤動作、破壊を防止し規定値以上の
出力が出ないように制御できる。

【０００８】したがって、乗算器を無くして低コスト化
及び低消費電力化を図ることができるとともに、入力信
号が規定値以上の過入力が入力された場合でも、デルタ
シグマ変調回路の異常発振による誤動作、破壊を防止
し、出力を規定値以下に制限するとともに、電源電圧の
変化によるＤ級増幅回路の誤動作、破壊等を防止し得る
音響増幅装置を提供することができる。

【０００９】また、本発明の音響増幅装置は、上記記載
の音響増幅装置において、例えば、Ｄ級増幅回路等のス
イッチングにより電力増幅させるための電源電圧を変化
し得る電源回路と、上記電源回路における電源電圧の変
化を検出する電圧検出手段と、上記電圧検出手段による
電源回路における電源電圧の変化の検出に基づいて、前
記入力信号が前記デルタシグマ変調手段の入力限界値未
満となるように、前記振幅制限手段に対して前記所定値
以下に限定させる第１信号生成手段とを備えていること
を特徴としている。

【００１０】上記の発明によれば、例えばＤ級増幅回路
等のスイッチングにより電力増幅させるための電源電圧
を変化し得る電源回路が設けられているので、この電源
電圧の変化によりデジタルシグマ変調回路内部の発振限
界値が変化する。

【００１１】そこで、本発明では、電源回路における電
源電圧の変化を検出する電圧検出手段と、電圧検出手段
による電源回路における電源電圧の変化の検出に基づい
て、入力信号が前記デルタシグマ変調手段の入力限界値
未満となるように、振幅制限手段に対して前記所定値以
下に限定させる第１信号生成手段とを備えている。

【００１２】このため、デルタシグマ変調手段の発振限
界値以下の入力となるように、第１信号生成手段は、電
圧検出手段による電源回路における電源電圧の変化の検
出に基づいて、振幅制限手段に対して入力信号の振幅値
のレベルを変化させ制限をかけさせる。

【００１３】したがって、電源電圧が変化した場合に
も、デジタルシグマ変調回路の前段にて、振幅制限手段
により前記入力信号の振幅値のレベルを変化させ、規定
値以上の過入力信号を入力された場合でも、デジタルシ
グマ変調回路の誤動作、破壊等を防ぐことができる。

【００１４】また、本発明の音響増幅装置は、上記記載
の音響増幅装置において、例えば、Ｄ級増幅回路等のス
イッチングにより電力増幅させるための電源電圧を変化
し得る電源回路と、上記電源回路における電源電圧の変
化を検出する電圧検出手段と、上記電圧検出手段による
電源回路における電源電圧の変化の検出に基づいて、前
記入力信号が、上記スイッチングによる電力増幅の出力
が設定値未満となるように、前記振幅制限手段に対して
前記所定値以下に限定させる第２信号生成手段とを備え
ていることを特徴としている。

【００１５】上記の発明によれば、例えばＤ級増幅回路
等のスイッチングにより電力増幅させるための電源電圧
を変化し得る電源回路が設けられているので、この電源
電圧の変化によりＤ級増幅回路の増幅度が変化する。

【００１６】そこで、本発明では、電源回路における電
源電圧の変化を検出する電圧検出手段と、上記電圧検出
手段による電源回路における電源電圧の変化の検出に基
づいて、前記入力信号が、上記スイッチングによる電力
増幅の出力が設定値未満となるように、前記振幅制限手
段に対して前記所定値以下に限定させる第２信号生成手
段とを備えている。

【００１７】したがって、電源電圧が変化した場合に
も、Ｄ級増幅回路の出力を所定値以下にするために、デ
ジタルシグマ変調回路の前段にて、第２信号生成手段は
振幅制限手段により前記入力信号の振幅値のレベルを変
化させ制限をかけさせる。

【００１８】この結果、規定値以上の過入力信号を入力
された場合でも、Ｄ級増幅回路の誤動作、破壊を防止し
規定値以上の出力が出ないように制御できる。

【００１９】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図２に基づいて説明すれば、以下の通りであ
る。

【００２０】本実施の形態の音響増幅装置１０は、図１
に示すように、入力端子１と、振幅制限部２０と、デル
タシグマ変調手段としてのデジタルシグマ変調回路３０
と、Ｄ級増幅回路４と、このＤ級増幅回路４に電圧を供
給する電源回路５と、出力端子６とからなっている。

【００２１】上記デジタルシグマ変調回路３０は、入力
端子１から入力されたアナログ信号に対して振幅制限部
２０を通した後、デジタル信号に変換し、デルタシグマ
変調することによって、ＨＩＧＨ／ＬＯＷの２値に高速
に変化する信号で表現するパルス密度変調信号（以下、
「ＰＤＭ(Pulse Density Modulator)信号」という。）
に変換して出力するものである。

【００２２】すなわち、上記デジタルシグマ変調回路３
０は、図２に示すように、Ａ／Ｄ変換器３１と、減算器
３２と、積分・加算器群３３と、量子化器３４と、出力
端子３５と、遅延器３６と、予測器３７とからなってい
る。このように、本実施の形態では、Ａ／Ｄ変換器３１
と減算器３２との間に従来存在していた乗算器が省略さ
れたものとなっている。

【００２３】また、上記の予測器３７には、−Δレジス
タ３８ａと＋Δレジスタ３８ｂとが用意されており、遅
延器３６の極性によってスイッチ３９にて切り替えるこ
とにより、予測信号を減算器３２に入力するようになっ
ている。

【００２４】上記のデジタルシグマ変調回路３０では、
Ａ／Ｄ変換器３１に入力されたアナログ信号は、このＡ
／Ｄ変換器３１にてアナログ信号からデジタル信号に変
換され減算器３２に出力される。この減算器３２には、
遅延器３６から出力される遅延信号に基づく予測器３７
からの予測信号が入力され、上記デジタル信号と予測信
号との差が減算器３２から出力される。

【００２５】減算器３２から出力された差分信号は、積
分・加算器群３３に入力されて、シグマ変調される。そ
して、シグマ変調された信号は、量子化器３４に入力さ
れこの量子化器３４にて、前述したＨＩＧＨ／ＬＯＷの
２値に高速に変化する１ビットの出力信号であるＰＤＭ
信号に変換して出力される。また、この１ビットのＰＤ
Ｍ信号は、遅延器３６にて前記減算器３２に帰還され
る。

【００２６】次に、図１に示すように、Ｄ級増幅回路４
は、上記デジタルシグマ変調回路３０から出力されたＰ
ＤＭ信号を入力して電力スイッチングにより電力増幅を
行う。このとき、電源回路５は、Ｄ級増幅回路４に電圧
を供給する。本実施の形態では、この電源回路５の供給
電圧は可変となっている。したがって、電源回路５の供
給電圧を変更することによって、Ｄ級増幅回路４からの
出力の大きさを変えることができるものとなっている。

【００２７】一方、本実施の形態では、同図に示すよう
に、上記振幅制限部２０が入力端子１とデジタルシグマ
変調回路３０との間に設けられている。つまり、振幅制
限部２０がデジタルシグマ変調回路３０の前段に設けら
れている。そして、この振幅制限部２０は、振幅制限手
段としての振幅制限回路２１とコントロール信号生成回
路２２と電圧検出手段としての電圧検知器２３とを備え
ている。

【００２８】上記振幅制限回路２１は、入力信号のレベ
ルを検知する入力信号検知手段としての入力レベル検知
回路２１ａを備えており、この入力レベル検知回路２１
ａからの出力に応答して、アナログ入力信号に対して振
幅値のレベルを変化させ制限をかけるようになってい
る。

【００２９】また、上記の電圧検知器２３は、電源回路
５からＤ級増幅回路４に供給される電源電圧を検知し、
コントロール信号生成回路２２にて振幅制限回路２１の
振幅制限を制御させるようになっている。

【００３０】ここで、本実施の形態では、この振幅制限
回路２１によってアナログ入力信号に対して振幅値のレ
ベルを変化させて制限をかける場合に、２通りの方法を
採用している。

【００３１】先ず、第１の方法として、電圧検知器２３
による電源回路５における電源電圧の変化の検出に基づ
いて、アナログ入力信号がデジタルシグマ変調回路３０
の入力限界値未満となるように、振幅制限回路２１に対
して所定値以下に限定させるようになっている。この振
幅制限回路２１に対して所定値以下に限定させるように
するのは、第１信号生成手段としてのコントロール信号
生成回路２２が行うものとなっている。

【００３２】また、第２の方法は、電圧検知器２３によ
る電源回路５における電源電圧の変化の検出に基づい
て、アナログ入力信号が、Ｄ級増幅回路４による電力増
幅の出力が設定値未満となるように、振幅制限回路２１
に対して所定値以下に限定させるようになっている。こ
の振幅制限回路２１に対して所定値以下に限定させるよ
うにするのは、第２信号生成手段としてのコントロール
信号生成回路２２が行うものとなっている。

【００３３】これらにより、規定値以上のアナログ入力
信号が入力された場合、また、電源電圧が変化した場合
にも、デジタルシグマ変調回路３０には規定値以上の信
号は入力されない。したがって、デジタルシグマ変調回
路３０の誤動作及び破壊等を防止することができる。ま
た、過大な入力がないので、電力消費が増大するという
問題がなくなる。

【００３４】このように、本実施の形態の音響増幅装置
１０では、デルタシグマ変調手段の前段に、アナログ入
力信号の振幅を検知する入力レベル検知回路２１ａと、
この入力レベル検知回路２１ａによるアナログ入力信号
の振幅が所定値を越える場合に、該アナログ入力信号の
振幅を所定値以下に限定する振幅制限回路２１とが設け
られている。したがって、本実施の形態では、デジタル
シグマ変調回路３０へ入力される信号に対して、デジタ
ルシグマ変調回路３０の内部ではなく、前段で振幅制限
をかける。

【００３５】この結果、デジタルシグマ変調回路３０の
前段に振幅制限回路２１を設けることにより、規定値以
上の過入力信号を入力された場合でも、デジタルシグマ
変調回路３０の誤動作、破壊等を防ぐとともに、電源電
圧が変化した場合にも、スイッチングにより電力増幅し
て出力するＤ級増幅回路４の誤動作、破壊を防止し規定
値以上の出力が出ないように制御できる。

【００３６】したがって、乗算器を無くして低コスト化
及び低消費電力化を図ることができるとともに、アナロ
グ入力信号が規定値以上の過入力が入力された場合で
も、デジタルシグマ変調回路３０の異常発振による誤動
作、破壊を防止し、出力を規定値以下に制限するととも
に、電源電圧の変化によるＤ級増幅回路４の誤動作、破
壊等を防止し得る音響増幅装置１０を提供することがで
きる。

【００３７】また、本実施の形態の音響増幅装置１０で
は、Ｄ級増幅回路４等のスイッチングにより電力増幅さ
せるための電源電圧を変化し得る電源回路５が設けられ
ているので、この電源電圧の変化によりデジタルシグマ
変調回路３０内部の発振限界値が変化する。

【００３８】そこで、本実施の形態では、電源回路５に
おける電源電圧の変化を検出する電圧検知器２３と、電
圧検知器２３による電源回路５における電源電圧の変化
の検出に基づいて、アナログ入力信号がデジタルシグマ
変調回路３０の入力限界値未満となるように、振幅制限
回路２１に対して所定値以下に限定させるコントロール
信号生成回路２２とを備えている。

【００３９】このため、デジタルシグマ変調回路３０の
発振限界値以下の入力となるように、コントロール信号
生成回路２２は、電圧検知器２３による電源回路５にお
ける電源電圧の変化の検出に基づいて、振幅制限回路２
１に対してアナログ入力信号の振幅値のレベルを変化さ
せ制限をかけさせる。

【００４０】したがって、電源電圧が変化した場合に
も、デジタルシグマ変調回路３０の前段にて、振幅制限
回路２１によりアナログ入力信号の振幅値のレベルを変
化させ、規定値以上の過入力信号を入力された場合で
も、デジタルシグマ変調回路３０の誤動作、破壊等を防
ぐことができる。

【００４１】また、本実施の形態の音響増幅装置１０で
は、Ｄ級増幅回路４等のスイッチングにより電力増幅さ
せるための電源電圧を変化し得る電源回路５が設けられ
ているので、この電源電圧の変化によりＤ級増幅回路４
の増幅度が変化する。

【００４２】そこで、本実施の形態では、電源回路５に
おける電源電圧の変化を検出する電源回路５と、この電
圧検知器２３による電源回路５における電源電圧の変化
の検出に基づいて、アナログ入力信号が、上記Ｄ級増幅
回路４等のスイッチングによる電力増幅の出力が設定値
未満となるように、振幅制限回路２１に対して前記所定
値以下に限定させるコントロール信号生成回路２２とを
備えている。

【００４３】したがって、電源電圧が変化した場合に
も、Ｄ級増幅回路４の出力を所定値以下にするために、
デジタルシグマ変調回路３０の前段にて、コントロール
信号生成回路２２は振幅制限回路２１によりアナログ入
力信号の振幅値のレベルを変化させ制限をかけさせる。

【００４４】この結果、規定値以上の過入力信号を入力
された場合でも、Ｄ級増幅回路４の誤動作、破壊を防止
し規定値以上の出力が出ないように制御できる。

【００４５】

【発明の効果】本発明の音響増幅装置は、以上のよう
に、入力信号の振幅を検知する入力信号検知手段と、上
記入力信号検知手段による入力信号の振幅が所定値を越
える場合に、該入力信号の振幅を所定値以下に限定する
振幅制限手段とをデルタシグマ変調手段の前段に設けた
ものである。

【００４６】それゆえ、デジタルシグマ変調回路の前段
に振幅制限手段を設けることにより、規定値以上の過入
力信号を入力された場合でも、デジタルシグマ変調回路
の誤動作、破壊等を防ぐとともに、電源電圧が変化した
場合にも、スイッチングにより電力増幅して出力する例
えばＤ級増幅回路の誤動作、破壊を防止し規定値以上の
出力が出ないように制御できる。

【００４７】したがって、乗算器を無くして低コスト化
及び低消費電力化を図ることができるとともに、入力信
号が規定値以上の過入力が入力された場合でも、デルタ
シグマ変調回路の異常発振による誤動作、破壊を防止
し、出力を規定値以下に制限するとともに、電源電圧の
変化によるＤ級増幅回路の誤動作、破壊等を防止し得る
音響増幅装置を提供することができるという効果を奏す
る。

【００４８】また、本発明の音響増幅装置は、上記記載
の音響増幅装置において、スイッチングにより電力増幅
させるための電源電圧を変化し得る電源回路と、上記電
源回路における電源電圧の変化を検出する電圧検出手段
と、上記電圧検出手段による電源回路における電源電圧
の変化の検出に基づいて、前記入力信号が前記デルタシ
グマ変調手段の入力限界値未満となるように、前記振幅
制限手段に対して前記所定値以下に限定させる第１信号
生成手段とを備えているものである。

【００４９】それゆえ、デルタシグマ変調手段の発振限
界値以下の入力となるように、第１信号生成手段は、電
圧検出手段による電源回路における電源電圧の変化の検
出に基づいて、振幅制限手段に対して入力信号の振幅値
のレベルを変化させ制限をかけさせる。

【００５０】したがって、電源電圧が変化した場合に
も、デジタルシグマ変調回路の前段にて、振幅制限手段
により前記入力信号の振幅値のレベルを変化させ、規定
値以上の過入力信号を入力された場合でも、デジタルシ
グマ変調回路の誤動作、破壊等を防ぐことができるとい
う効果を奏する。

【００５１】また、本発明の音響増幅装置は、上記記載
の音響増幅装置において、スイッチングにより電力増幅
させるための電源電圧を変化し得る電源回路と、上記電
源回路における電源電圧の変化を検出する電圧検出手段
と、上記電圧検出手段による電源回路における電源電圧
の変化の検出に基づいて、前記入力信号が、上記スイッ
チングによる電力増幅の出力が設定値未満となるよう
に、前記振幅制限手段に対して前記所定値以下に限定さ
せる第２信号生成手段とを備えているものである。

【００５２】それゆえ、電源電圧が変化した場合にも、
Ｄ級増幅回路の出力を所定値以下にするために、デジタ
ルシグマ変調回路の前段にて、第２信号生成手段は振幅
制限手段により前記入力信号の振幅値のレベルを変化さ
せ制限をかけさせる。

【００５３】この結果、規定値以上の過入力信号を入力
された場合でも、Ｄ級増幅回路の誤動作、破壊を防止し
規定値以上の出力が出ないように制御できるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明における音響増幅装置の実施の一形態を
示すブロック図である。

【図２】上記音響増幅装置におけるデジタルシグマ変調
回路の電気的構成を示すブロック図である。

【図３】従来のデジタルシグマ変調回路の電気的構成を
示すブロック図である。

【符号の説明】

４ Ｄ級増幅回路 ５ 電源回路 ６ 出力端子 １０ 音響増幅装置 ２０ 振幅制限部 ２１ 振幅制限回路（振幅制限手段） ２１ａ 入力レベル検知回路（入力信号検知手段） ２２ コントロール信号生成回路（第１信号生成手
段、第２信号生成手段） ２３ 電圧検知器（電圧検出手段） ３０ デジタルシグマ変調回路（デルタシグマ変調手
段） ３１ Ａ／Ｄ変換器 ３２ 減算器 ３３ 積分・加算器群 ３４ 量子化器 ３５ 遅延器 ３７ 予測器

フロントページの続き Ｆターム(参考） 5D020 AC01 5J030 CB03 CC00 5J064 AA00 BA03 BC00 BC04 BC06 BC08 BC10 BC16 BC19 BC30 BD01 5J091 AA02 AA41 AA66 CA36 CA54 CA56 CA87 FA01 HA38 KA00 KA15 KA20 KA26 KA31 KA33 KA34 KA47 KA53 MA21 SA05 TA01 UW01

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力されたアナログ信号をデルタシグマ変
   調手段にてデルタシグマ変調し、このデルタシグマ変調
   されたパルス密度変調信号をスイッチングにより電力増
   幅して出力する音響増幅装置において、 上記入力信号の振幅を検知する入力信号検知手段と、 上記入力信号検知手段による入力信号の振幅が所定値を
   越える場合に、該入力信号の振幅を所定値以下に限定す
   る振幅制限手段とをデルタシグマ変調手段の前段に設け
   たことを特徴とする音響増幅装置。
2. 【請求項２】前記スイッチングにより電力増幅させるた
   めの電源電圧を変化し得る電源回路と、 上記電源回路における電源電圧の変化を検出する電圧検
   出手段と、 上記電圧検出手段による電源回路における電源電圧の変
   化の検出に基づいて、前記入力信号が前記デルタシグマ
   変調手段の入力限界値未満となるように、前記振幅制限
   手段に対して前記所定値以下に限定させる第１信号生成
   手段とを備えていることを特徴とする請求項１記載の音
   響増幅装置。
3. 【請求項３】前記スイッチングにより電力増幅させるた
   めの電源電圧を変化し得る電源回路と、 上記電源回路における電源電圧の変化を検出する電圧検
   出手段と、 上記電圧検出手段による電源回路における電源電圧の変
   化の検出に基づいて、前記入力信号が、上記スイッチン
   グによる電力増幅の出力が設定値未満となるように、前
   記振幅制限手段に対して前記所定値以下に限定させる第
   ２信号生成手段とを備えていることを特徴とする請求項
   １記載の音響増幅装置。