JP4143640B2 - スイッチング増幅器 - Google Patents
スイッチング増幅器 Download PDFInfo
- Publication number
- JP4143640B2 JP4143640B2 JP2005351064A JP2005351064A JP4143640B2 JP 4143640 B2 JP4143640 B2 JP 4143640B2 JP 2005351064 A JP2005351064 A JP 2005351064A JP 2005351064 A JP2005351064 A JP 2005351064A JP 4143640 B2 JP4143640 B2 JP 4143640B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ground
- delta
- switching
- sigma modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
オペアンプ群における電位の基準点は、スイッチングノイズにより変化しない。
4 デルタシグマ変調回路
5 定電圧スイッチング回路
6 ローパスフィルタ
7 減衰調整器
10 アナログ回路用アース(第1のアース)
11 デジタル回路用アース(第2のアース)
12 デジタル回路用アース(第2のアース、第3のアース、第4のアース)
14 デジタル回路用アース(第2のアース)
Claims (2)
- 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第1のアースと、
上記定電圧スイッチング回路を接地する第2のアースと、
上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器とを備え、
上記第1のアースと上記第2のアースとは分離して接地され、上記第2のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器とに接続されるように分岐していることを特徴とするスイッチング増幅器。 - 上記デルタシグマ変調回路においてアナログ信号を取り扱う回路は、積分器群と加算器とを備えていることを特徴とする請求項1記載のスイッチング増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351064A JP4143640B2 (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351064A JP4143640B2 (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001155879A Division JP3763402B2 (ja) | 2001-05-24 | 2001-05-24 | スイッチング増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006094563A JP2006094563A (ja) | 2006-04-06 |
JP4143640B2 true JP4143640B2 (ja) | 2008-09-03 |
Family
ID=36234986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351064A Expired - Fee Related JP4143640B2 (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4143640B2 (ja) |
-
2005
- 2005-12-05 JP JP2005351064A patent/JP4143640B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006094563A (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365669B1 (en) | Low-delay signal processing based on highly oversampled digital processing | |
US6140875A (en) | Device for amplifying digital signals | |
CN103843061B (zh) | 音频信号处理方法及其音频信号处理设备 | |
US9780800B1 (en) | Matching paths in a multiple path analog-to-digital converter | |
KR101079813B1 (ko) | 무선통신 시스템에서 전력증폭 장치 및 방법 | |
US6700518B2 (en) | Digital switching amplifier | |
JP3549042B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
KR102374790B1 (ko) | 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어 | |
JP2007520136A (ja) | マルチビットデジタル信号をアナログ信号に変換するdaコンバータシステムおよび方法 | |
US7170360B2 (en) | Device and method for digital pulse width modulation | |
JP4143639B2 (ja) | スイッチング増幅器 | |
JP3763402B2 (ja) | スイッチング増幅器 | |
JP4143640B2 (ja) | スイッチング増幅器 | |
JP2006295769A (ja) | スイッチング増幅器 | |
JP2006081226A (ja) | スイッチング増幅器 | |
US10938398B2 (en) | Analog-to-digital converter and microphone including the same | |
JP3681105B2 (ja) | データ処理方式 | |
JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
US20160072454A1 (en) | Pulse-width modulation generator | |
JP2022541651A (ja) | マルチバンドデジタル信号処理装置のためのアナログ-デジタル変換の実効信号対ノイズ比を改善するための方法及び装置 | |
CN101120507A (zh) | 一种ad转换器装置 | |
EP3531555A1 (en) | Method for suppressing high frequency noise in output by a class d amplifier and class d amplifier | |
US11088662B2 (en) | Digital amplifier and output device | |
JP2002330034A (ja) | スイッチング増幅器 | |
JP3506226B2 (ja) | 1ビット信号再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |