JPS60137110A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は利得制御回路、特に可変利得増幅器の利得をデ
ィジタル信号によりデシベルリニアに制御する回路に関
する。

〔従来の技術〕

従来より上記の目的を実現するため、本発明と同−の発
明者らおよび出願人によりなされた特許する）により、
伝達関数として 茄る形式を用いる回路が提案されている。

〔発明が解決しようとする問題点〕

」−記（１）式は、利得ＧをＯ−１まで可変したとき、
伝達関数ＶはＹ〜１／Ｙまで変化し、近似的にデシベル
リニアな特性が得られる。ここで、上記（１）式と理想
特性Ｙ−’Ｚ′Ｔ＋１との差すなわち誤差をデシベルで
表わせば、第１図に示す特性となる。

この場合、同図の曲線Ａは利得可変範囲が１０ｄＢ（Ｙ
　＝　１．７８）　、曲線Ｂは利得可変範囲が２　’Ｏ
ｄＢ（Ｙ　＝　３．１Ｂ）−、曲線Ｃは利得可変範囲が
３０ｄＢ（Ｙ＝５．８２）　、さらに曲線りは利得可変
範囲が４０ｄＢ　（Ｙ　＝　１０）の特性を示し、可変
量Ｙを増加すると誤差は飛躍的に増加する。

〔問題点を解決するための手段〕

本発明は」１記（１）式の特性を有する利得制御回路（
以下、第１の利得制御回路と称する）に、誤差の生じな
い利得制御回路（以下、第２の利得制御回路と称する）
を付加することにより、可変量Ｙを減少させることなく
、誤差を減少させることを特徴とするものである。

〔実施例〕

ここで、第１の利得制御回路としては前記先願（１）に
示されたもののほか、同じく本発明と同一考案者および
出願人による実用新案登録出願（実願昭５５−１０２８
１４号、以下先願（２）と称する）があり、これらによ
れば比較的可変範囲の狭い範囲で容易にデシベルリニア
特性が得られる。

次に第２の利得制御回路、すなわち誤差を生じることな
く広範囲に利得を切換えうる回路としては第２図に示す
ように、抵抗回路網およびこれを切換えるアナログスイ
ッチよりなる回路により目的を達成することができる。

同図において、入力端子１と出力端子２の間に設けた抵
抗３と、アナログスイッチ（以下スイッチセ略記する）
４，５および抵抗６，７，８．９を備え、スイッチ４．
５を切換えることにより、（１）抵抗６と７を抵抗３に
並列接続する。

（２）抵抗７を抵抗３に並列接続すると共番乙抵抗８を
通じて出力端子２を接地する。

（３）抵抗６を抵抗３に並列接続すると共に、抵−抗９
を通じて出力端子２を接地する。

（４）入出力端子１．２間には抵抗３のみが接続される
と共に、抵抗８，９を並列に通じて出力端子２を接地す
る。　− という４通りの状態が得られるようにする。なお各抵抗
およ−びスイッチに付記したように、上記抵抗３，６，
７，８．９はそれぞれコンダクタンスがｇａｌ　ｇｉ（
ｌ　ｌ　ｇａｌ　ｌ　ｇｂＯ＋　ｇ、１なるものとする
。

また、スイッチ４の状態をａ。で表わし、抵抗６側に接
続したときａ。＝Ｏ２抵抗８側に接続したときＱｏ＝＝
　１とする。また、同じくスイッチ５の状態を８１　で
表わし、抵抗７側に接続したときａｌ　＝　０　。

抵抗９側に接続したときａ１＝１とする。

かくすれば、第２図の回路の伝達関数は次式で表わされ
る。

・・・（２） この場合１、スイッチ４，５の切換状態すなわちａ。、
ａＬの状態に応じて伝達関数Ｖ。／Ｖ１．ｌが１．１／
に、　、　１　／に２．１　／に、なる４ステツプの値
をとるものとし、次式が成立するｇ６　＋　ｇａｏ　１
　ｇａｌ、　＋ｇ１．。２ｇ、１をめる。

”ＯｇｂＯ＋ａ１　”ｂｌ　＝　（Ｋｍ　”　）　（ｇ
Ｏ＋”−Ｏｇａ　Ｏ”’−１ｇａｌ）・・・（３） ただし、ｍ＝１〜３ 第２図の回路で１ステップ当りの減衰量をＸｄＢとし、
誤差のないデシベルリニアな構成とするためには、Ｋヨ
を次の形とすればよい。

え＝、。廿　−（４） 上記（３）式から、各コンダクタンスは次のようにめら
れる。

なお、ｇ、０に対する条件は、各コンダクタンスが正で
ければならないことから、 （Ｋ３−に、）ｇｏ≧ｇｂｏ≧（Ｋｌ−１）−ｇｏ−（
６）が成立するようにｇ、Ｄｏを選ぶことが必要である
。

ここで、ｇａＤ　＝　０として上記（３）式を解けば、
ｇ１□＝（Ｋニー１）ｇ。

ｇ、。＝にユ（Ｋ□−１）ｇ。

ｇｂ１＝（Ｋ１−１）ｇ。

となり、コンダクタンスｇａ＋　！　ｇｂｌは同一素子
で実現でき、第２図の回路は第３図（ａ）のようになる
。ただし、図示のように抵抗１１は に、’　（Ｋ、　−１）　ｇｏ。

抵抗１２は （Ｋ、’　−’１）　ｇ。

なるコンダクタンスを有する。

また、コンダクタンスｇ４１＝Ｏとおけば、同様に（３
）式より、 ｇａｏ−（Ｋ□−１’）ｇ。

ｇｂｏ　−（Ｋ□−１）ｇ。

ｇ、□＝に□（Ｋ□−１）ｇ。

となり、コンダクタンスｇａＱ　、　ｇＩ、。は同一素
子で実現でき、第２図の回３路は第３図（ｂ）の形とな
る。ただし、抵抗１３は（Ｋ、　−１）　ｇｏ、抵抗１
４はに、　（Ｋ、”　−１）　ｇｏ　なるコンダクタン
スを有する。

これら第３図（ａ）　（ｂ）の回路は第２図の回路に比
べ、部品点数が少なく、５個必要とした抵抗素子が３個
で足りるという特徴がある。

なお、第２図、第３図の利得制御回路はともに減衰側に
のみ作用するが、例えば第３図（ａ）　Ｃｂ）の回路を
第４図（ａ）　（’ｂ＞に示すように演算増幅器１５の
帰還回路に挿入すると、演算増幅器１５の利得が十分に
大きければ、伝達関数はスイッチ４．５の切換位置すな
わちａｏ、　ａ、の状態によって’　＋　Ｋ１＋　Ｋｚ
　、ＫＢ　なる値をとり、利得側で動作する回路となる
。さらに、これは第２図の回路についても適用できる。

同様に、第５図に示す利得制御回路も利得を４ステツプ
に切換えられる誤差の生じない回路を提供するものであ
る。第５図において、抵抗１６〜１９のコンダクタンス
を図示の値とし、スイッチ４．５の状態が抵抗１７，１
９側に接続したときａｏ、ａ、をｌとし、抵抗１６．１
８側に接続したときａｏ、ａ、を０とし、増幅器１５の
利得が非常に大きければ、第５図の伝達関数は次の形で
表わされる。

この場合、ａｏ、ａ、の状態に応じて（７）式がデシベ
ルリニアな値をとることができることは明らかである。

また第５図を変形した第６図においても、またスイッチ
４．５をそれぞれ操作し抵抗２０．２１を抵抗２２．２
３に順次並列接続することにより、デシベルリニアな利
得制御回路を得ることができる。なお、これら第５図、
第６図の回路は減衰側のみでなく、利得側にも制御を行
なうことができる。

次に、第７図は前記第１の利得制御回路に第４図（ｂ）
の回路を付加した実施例を示す。第７図において、入出
力端子１’　、　２’間の回路２４は前記の先願（１）
に示されたもので、これを第１の利得制御回路として用
い、図示の抵抗とスイッチ２４ａにより比較的狭い範囲
で利得を微細に変化する。

また、２５は第４図（ｂ）に示した回路で、これを第２
の利得制御回路とし、ディジツノ１信号を加えてスイッ
チ４．５を制御することにより、例えば０　、　ｌ　Ｏ
ｄＢ、　２０ｄＢ、　３０ｄＢ（７）切換え増幅を行な
い、回路２４によりθ〜１．０ｄＢの利得可・変範囲の
制御回路を構成すれば、全体として４０ｄＢの範囲を微
細に変化できる利得制御回路を得ることができる。

この場合の誤差は回路２４のみで発生し、その誤差特性
は前記第１図に曲線Ａで示した可変範囲１０ｄＢの場合
と等しく、誤差の最大値は±０．０５ｄＢという極めて
微小なものである。これに対し、回路２５を用いずに回
路２４のみで４０ｄＢの可変範囲を得るようにすると、
第１図の曲線りから明らかなように誤差の最大値は上２
゜７ｄＢに達する。

このように、回路２５を付加することにより、誤差の大
幅な低減を図ることができる。なお、第７図における回
路２４と２５は順序を逆転しても同様の結果が得られる
ことは明らかである。

また回路２４は、上記実施例に限定されることなく、（
１）式の如き伝達関数をもつ回路形式すべてに適用する
ことができることは明らかであり、例えば第８図のよう
に構成することもできる。ここで、回路２６は前記先願
（２）に示されたものであり、抵抗およびスイッチ２６
ａにより、ある範囲内で微細な利得制御が可能な利得制
御回路である。これに第５図の場合と同様に回路２５を
組合わせることにより、広範囲にわたり微細な利得制御
を行なうことができる。

〔発明の効果〕

以上述べたように、本発明によるときは大きな可変範囲
を必要とするデシベルリニアな利得制御回路において誤
差を非常に小さくすることがＣき、実用上の効果は極め
て大きなものである。

【図面の簡単な説明】

第１図はデシベルリニア回路において利得を変化したと
きめ誤差の大きさを示す特性図、第２図は誤差を生じる
ことなく広範囲に利得を切換え得る回路（第２の利得制
御回路）の実施例を示す回路図、第３図（ａ）　（ｂ）
および第４図（ａ）　（ｂ）は第２図の回路の各変形例
を示す回路図、第５図および第６図は第２の利得制御回
路の他の実施例およびその変形例を示す回路図、第７図
および第８図は広範囲に利得を微細変化し得る利得制御
回路の各実施例を示す回路図である。 ｌ、１′・・・入力端子、２．２゛・・・出力端子、３
．６〜９，１１〜１４．１６〜２３・・・抵抗、４．５
・・・アナログスイッチ、１５・・・演算増幅器、２４
゜２６・・・第１の利得制御回路、２５・・・第２の利
得制御回路。 オ　ｌ　図 ；＋　ｚ　図 才３図 （ＯＬ）（＆） ；ｌｔ′４　図 （Ｌ）（各）

Claims (1)

1. 【特許請求の範囲】 １、第１の入出力端子間に一定の利得を有する増幅器と
   可変抵抗回路を含む抵抗回路網とを設け、上記可変抵抗
   回路網を複数の抵抗素子と上記抵抗素子の選択切換えを
   行なう複数のスイッチとで構成し上記スイッチをディジ
   タル符号信号によって切換えて上記入出力端子間の利得
   をデシベルリニア制御し、」−記入出力間の伝達関数を
   （Ａ　、　Ｂ　、　Ｙは定数）と設定し上記値Ｇをディ
   ジタル符号によって直線的に制御する第１の利得制御回
   路、ならびに第２の入出力端子間に設けた第１の抵抗と
   、互いに一端を上記第１の、抵抗の一端に共通接続した
   第２．第３の抵抗と、互いに一端を接地した第４．第５
   の抵抗とを具備し、上記第２と第４の抵抗の他端を第１
   のスイッチにより切換えて上記第１の抵抗の他端に接続
   し、上記第３と第５の抵抗の他端を第２のスイッチによ
   り切換えて上記第１の抵抗の上記他端に接続する第２の
   利得制御回路よりなり、上記第１と第２の利得制御回路
   を互いに縦続接続したことを特徴とする利得制御回路。 ２、前記第１の利得制御回路と、該第１の利得制御回路
   に縦続接続された演算増幅器と、上記演算増幅器の出力
   を前記第２の利得制御回路を通じて上記演算増幅器の逆
   相側入力端子に加えることを特徴とする特許請求の範囲
   第１項記載の利得制御回路。