JPH0983309A - 温度補償型リング発振器 - Google Patents

Abstract

(57)【要約】 【課題】 温度変動に対して発振周波数を安定させるこ
とができ、しかも、小型化が可能な温度補償型リング発
振器を提供する。 【解決手段】 ＣＭＯＳインバータからなる反転回路１
２を奇数個リング状に連結したリング発振器１０と、出
力端子が反転回路１２の電源ラインＬに接続された演算
増幅器２２、及び該演算増幅器２２と共に非反転増幅回
路を構成する分圧回路２４からなる温度補償回路２０と
により構成されている。温度上昇に応じて、分圧回路２
４を構成するトランジスタ２６の導通抵抗は増大し、逆
にゲートにしきい値近傍の設定電圧Ｖｑが印加されたト
ランジスタ２８の導通抵抗は減少する。その結果、電源
ラインＬの電圧が増大し反転回路１２の電流駆動能力が
向上するため、温度上昇による反転回路１２の電流駆動
能力の低下が相殺され、反転回路１２の遅延が略一定と
なり、安定した発振周波数が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、温度によらず一定
の発振周波数にて発振する温度補償型リング発振器に関
し、特にＭＯＳ型半導体集積回路に適した温度補償型発
振回路に関する。

【０００２】

【従来の技術】従来より、発振回路の一つとして、図９
に示すように、奇数個（図では３段）の反転回路ＩＮＶ
をリング状に連結してなるリング発振器ＯＳＣが知られ
ている。なお、反転回路ＩＮＶは、ソースを電源Ｖｄｄ
に接続したＰチャネルＭＯＳ型電界効果トランジスタ
（以下、ＰＭＯＳトランジスタとよぶ）Ｔｒ１と、ソー
スを接地したＮチャネルＭＯＳ型電界効果トランジスタ
（以下、ＮＭＯＳトランジスタとよぶ）Ｔｒ２とからな
り、互いに接続されたゲートを入力端子とし、互いに接
続されたドレインを出力端子とする周知のＣＭＯＳイン
バータにより構成されている。

【０００３】このようなリング発振器ＯＳＣの発振周波
数ｆは、各反転回路ＩＮＶの立上がり遅延時間をｔｐｄ
ｒ、立下がり遅延時間をｔｐｄｆ、反転回路ＩＮＶの連
結段数をＮとすると、一般に次式にて与えられる。 ｆ＝１／｛Ｎ（ｔｐｄｒ＋ｔｐｄｆ）｝ ・・・（１） なお、遅延時間ｔｐｄｒ，ｔｐｄｆは、反転回路ＩＮＶ
を構成するトランジスタＴｒ１，Ｔｒ２のドレイン電流
の駆動能力（以下、電流駆動能力とよぶ）と、反転回路
ＩＮＶの負荷容量とで決まる時定数に依存する。

【０００４】そして、トランジスタＴｒ１，Ｔｒ２の電
流駆動能力は、温度が上昇する程、低下するという温度
特性を有するため、これに応じて各反転回路ＩＮＶの遅
延時間ｔｐｄｒ，ｔｐｄｆは増大し、その結果、リング
発振器ＯＳＣの発振周波数は温度に応じて変動し、安定
した発振周波数が得られないという問題があった。

【０００５】このような問題を解決するものとして、例
えば、特開平４−１３９９１１号公報には、図１０に示
すように、ＰＭＯＳトランジスタＴｒ１及びＮＭＯＳト
ランジスタＴｒ２からなるＣＭＯＳインバータに、各ト
ランジスタＴｒ１，Ｔｒ２に流れるドレイン電流を制御
するための制御用トランジスタＴｒ３（ＰＭＯＳ），Ｔ
ｒ４（ＮＭＯＳ）を、各トランジスタＴｒ１，Ｔｒ２の
ソース側に夫々直列に接続してなる反転回路ＩＮＶａ
を、奇数個リング状に連結することにより構成されたリ
ング発振器ＯＳＣａと、トランジスタＴｒ１，Ｔｒ２に
流れるドレイン電流が温度によらず一定となるように制
御用トランジスタＴｒ３，Ｔｒ４のゲート電圧を制御
し、各反転回路ＩＮＶａの遅延時間が一定となるように
する温度補償回路７０とにより構成された温度補償型の
リング発振器が開示されている。

【０００６】そして、温度補償回路７０は、周囲温度を
検出する温度センサ７２と、温度センサ７２の検出値を
デジタル値に変換するＡ／Ｄ変換回路７４と、Ａ／Ｄ変
換回路７４からのデジタル値をアドレスとして、予め記
憶された所定値を出力するＲＯＭ７６，７８と、ＲＯＭ
７６，７８の出力値を夫々制御用トランジスタＴｒ３，
Ｔｒ４のゲートを駆動するための電圧値に変換するＤ／
Ａ変換回路８０，８２とにより構成され、ＲＯＭ７６，
７８には、トランジスタＴｒ１，Ｔｒ２のドレイン電流
が温度よらず一定となるようなゲート電圧を発生させる
ためのデータが予め記憶されてる。

【０００７】

【発明が解決しようとする課題】しかし、この装置で
は、リング発振器ＯＳＣａに付加される温度補償回路７
０が、温度センサ７２の検出信号を一旦デジタル値に変
換し、デジタル的にデータを処理した後、再度アナログ
値に変換しているため、構成が複雑になると共に、装置
が大型化し、例えば、集積回路として構成した場合に
も、その占有面積を増大させてしまうという問題があっ
た。

【０００８】本発明は、上記問題点を解決するために、
温度変動に対して発振周波数を安定させることができ、
しかも、小型化が可能な温度補償型リング発振器を提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
になされた請求項１に記載の発明は、入力信号を反転し
て出力する反転回路を奇数個リング状に連結してなるリ
ング発振器と、該リング発振器を構成する各反転回路の
遅延時間を制御することにより、該リング発振器の発振
周波数を温度によらず一定となるように温度補償する温
度補償手段と、からなる温度補償型リング発振器におい
て、上記温度補償手段は、非反転入力端子を、第１の設
定電圧が印加される第１の制御端子に接続した演算増幅
器と、該演算増幅器の出力端子と反転入力端子との間に
接続され、その抵抗値が所定の温度特性を有する第１の
素子、及び上記演算増幅器の反転入力端子とグランドと
の間に接続され、その抵抗値が上記第１の素子とは異な
る温度特性を有し、しかも、第２の制御端子に印加され
る第２の設定電圧に応じて温度特性を変更可能な第２の
素子からなり、上記演算増幅器の出力端子から出力され
る補償電圧を分圧して該演算増幅器の反転入力端子に印
加する分圧回路と、を備え、上記第１及び第２の素子の
温度特性の差に応じた温度特性を有する補償電圧によ
り、上記反転回路への印加電圧、或は上記反転回路を構
成する素子を制御して、上記反転回路の遅延時間を制御
することを特徴とする。

【００１０】このように構成された請求項１に記載の温
度補償型リング発振器において、温度補償手段に備えら
れた演算増幅器、第１の素子、第２の素子は、周知の非
反転増幅回路を構成する。即ち、第１の素子の抵抗値を
Ｒ１(Ｔ)、第２の素子の抵抗値をＲ２(Ｔ)、非反転入力
端子に印加される第１の設定電圧をＶｒｅｆとすると、
演算増幅器の出力端子から出力される補償電圧Ｖｃは、
次式にて表される。

【００１１】 Ｖｃ＝（Ｒ１(Ｔ)／Ｒ２(Ｔ)＋１）・Ｖｒｅｆ ・・・（２） なお、Ｔは温度であり、Ｒ１(Ｔ)，Ｒ２(Ｔ)は、抵抗値
が温度特性を有することを表す。そして、本発明では、
抵抗値Ｒ１(Ｔ)，Ｒ２(Ｔ)の温度特性が互いに異なるこ
とから、周囲温度Ｔの変化に応じてＲ１(Ｔ)／Ｒ２(Ｔ)
の値が変化し、補償電圧Ｖｃは所定の温度特性を有する
ことになる。例えば、Ｒ１(Ｔ)／Ｒ２(Ｔ)の値が、温度
Ｔに対して単調に増加する場合、補償電圧Ｖｃは、図６
に実線にて示すような特性を有する。なお、簡単のため
に、温度特性を直線にて示す。

【００１２】ここで、第１の設定電圧Ｖｒｅｆの設定値
を変化させると、（２）式から明かなように、補償電圧
Ｖｃの電圧レベルが変化し、従って、補償電圧の温度特
性は、図６に点線にて示すように、その傾きを保持した
まま、設定電圧Ｖｒｅｆに応じてシフトする。

【００１３】一方、第２の設定電圧Ｖｑを変更して、第
２の素子の抵抗値Ｒ２(Ｔ)の温度特性を変化させると、
これに応じてＲ１(Ｔ)／Ｒ２(Ｔ)の値が変化し、延いて
は、図６に一点鎖線にて示すように、温度特性の傾きが
変化する。つまり、第１の素子及び第２の素子の温度特
性の極性（温度Ｔに対して抵抗値が増加／減少のいずれ
の方向に変化するか）、第１の設定電圧Ｖｒｅｆ及び第
２の設定電圧Ｖｑを適宜選択，設定することにより、任
意の温度特性（電圧レベル、傾き）を有する補償電圧Ｖ
ｃを生成できる。

【００１４】従って、本発明の温度補償型リング発振器
によれば、演算増幅器と分圧回路とにより温度に応じて
生成される補償電圧Ｖｃの温度特性を任意に設定できる
ため、この補償電圧Ｖｃをそのままリング発振器の遅延
時間を制御するための制御信号として用いることがで
き、その結果、従来装置において温度センサの検出信号
を、リング発振器の制御に適した制御信号に変換するた
めに用いられていたＡ／Ｄ変換器７４，ＲＯＭ７６，７
８，Ｄ／Ａ変換回路８０，８２といった構成を省略でき
るため、当該温度補償型リング発振器を大幅に小型化で
きる。

【００１５】次に、請求項２に記載の発明は、請求項１
に記載の温度補償型リング発振器において、上記第１の
素子は、ソースを上記演算増幅器の出力端子に接続し、
ドレイン及びゲートを該演算増幅器の反転入力端子に接
続したＰチャネルＭＯＳ型トランジスタからなると共
に、上記第２の素子は、ソースを接地し、ドレインを上
記演算増幅器の反転入力端子に接続し、ゲートを第２の
制御端子に接続したＮチャネルＭＯＳ型トランジスタか
らなり、上記第２の制御端子には、第２の設定電圧とし
て、ＮチャネルＭＯＳ型トランジスタのしきい値近傍の
所定電圧を印加することを特徴とする。

【００１６】このように構成された請求項２に記載の温
度補償型リング発振器においては、第１の素子としての
ＰチャネルＭＯＳ型トランジスタは、温度上昇に対して
ドレイン電流の駆動能力が低下するため導通抵抗（式
（２）のＲ１(Ｔ)に相当）が大きくなり、一方、第２の
素子としてのＮチャネルＭＯＳ型トランジスタは、温度
上昇に対してドレイン電流の駆動能力が向上するため導
通抵抗（式（２）のＲ２(Ｔ)に相当）が小さくなる。

【００１７】ここで、図７は、ＭＯＳ型トランジスタの
ドレイン電流Ｉｄの特性である。図７に示すように、Ｍ
ＯＳ型トランジスタのドレイン電流Ｉｄは、ドレイン・
ソース間電圧Ｖｄを一定とした場合、ゲート・ソース間
電圧Ｖｇの増大に応じて指数関数的に増大し、しかも、
ゲート・ソース間電圧Ｖｇが所定電圧Ｖａより大きい領
域では、温度Ｔの上昇に応じて減少し、所定電圧Ｖａよ
り小さい領域では、温度Ｔの上昇に応じて増大する特性
を有する。そして、温度Ｔに対してドレイン電流Ｉｄが
変化しない所定電圧Ｖａにおける特性曲線の接線を延長
し、ドレイン電流Ｉｄ＝０となるゲート・ソース間電圧
Ｖｇをしきい値Ｖｔと呼ぶ。

【００１８】即ち、ドレインとゲートとが接続された第
１の素子としてのＰチャネルＭＯＳ型トランジスタで
は、ゲート・ソース間電圧Ｖｇとドレイン・ソース間電
圧Ｖｄとが等しく、しかも、ドレイン・ソース間電圧Ｖ
ｄは、通常、所定電圧Ｖａより十分に大きくなることか
ら、温度Ｔの上昇に応じて導通抵抗が大きくなるのであ
り、また、ゲートが第２の制御端子に接続された第２の
素子としてのＮチャネルＭＯＳ型トランジスタは、ゲー
ト・ソース間電圧Ｖｇがしきい値近傍に設定されるた
め、温度Ｔの上昇に応じて導通抵抗が小さくなるのであ
る。

【００１９】このように、本発明によれば、第１及び第
２の素子のいずれもが、温度Ｔの上昇に対して、（２）
式におけるＲ１(Ｔ)／Ｒ２(Ｔ)の値を増大させるように
変化するため、温度Ｔに対する感度のよい補償電圧Ｖｃ
を生成することができる。また、本発明において所定の
温度特性を有する補償電圧Ｖｃを発生させるための主要
な構成要素である分圧回路は、ＰチャネルＭＯＳ型トラ
ンジスタ及びＮチャネル型ＭＯＳトランジスタのドレイ
ンを互いに接続してなり、ＣＭＯＳインバータと略同様
の構成をしているため、特に、当該温度補償型リング発
振器をＣＭＯＳ集積回路上に構成する場合、容易にしか
も小型に作製することができる。

【００２０】次に、請求項３に記載の発明は、請求項２
に記載の温度補償型リング発振器において、上記反転回
路は、ソース及びバルクを電源ラインに接続したＰチャ
ネルＭＯＳ型トランジスタと、ソース及びバルクを接地
したＮチャネルＭＯＳ型トランジスタとを、ゲート同士
を互いに接続して入力とし、ドレイン同士を互いに接続
して出力としてなるＣＭＯＳインバータからなり、上記
電源ラインを、上記演算増幅器の出力端子に接続して、
上記補償電圧が上記反転回路に印加されるように構成
し、温度上昇による上記反転回路の遅延時間の増大を、
温度上昇に応じて上記反転回路に印加される補償電圧が
増大することによる遅延時間の減少により相殺して、上
記反転回路の遅延時間を一定とすることを特徴とする。

【００２１】このように構成された請求項３に記載の温
度補償型リング発振器においては、反転回路に電源を供
給する電源ラインに、温度補償手段からの補償電圧が印
加されており、温度Ｔの上昇に応じて、反転回路の電源
電圧は大きくなる。ところで、反転回路を構成する各Ｍ
ＯＳ型トランジスタは、その導通時のゲート・ソース間
電圧Ｖｇが反転回路に印加される電源電圧に略等しく、
温度特性の極性が反転する所定電圧Ｖａに比べて十分に
大きいため、温度Ｔが上昇するとドレイン電流Ｉｄの駆
動能力が低下する。

【００２２】一方、反転回路の電源電圧を大きくする
と、導通状態となるトランジスタのゲート・ソース間電
圧Ｖｇが大きくなるため、ドレイン電流Ｉｄの駆動能力
が向上する。つまり、ドレイン電流Ｉｄの駆動能力と反
転回路の負荷容量とにより決まる反転回路の遅延時間
は、温度上昇に応じて増大し、また、電源電圧の増大に
応じて減少する。

【００２３】従って、本発明の温度補償型リング発振器
によれば、温度上昇による反転回路の遅延時間の増大
は、温度上昇に応じて補償電圧Ｖｃ、即ち反転回路の電
源電圧が増大することによる遅延時間の減少により相殺
されるため、反転回路の遅延時間を温度Ｔによらず略一
定とすることができ、その結果、安定した発振周波数を
得ることができる。

【００２４】また、本発明によれば、反転回路の遅延時
間の制御を行うために、反転回路に何等加工を施す必要
がなく、従来のリング発振器に温度補償手段を付加する
という最小限の構成の追加にて、リング発振器の発振周
波数を安定化させることができる。

【００２５】また次に、請求項４に記載の発明は、請求
項３に記載の温度補償型リング発振器において、上記分
圧回路を構成する第１の素子としてのＰチャネルＭＯＳ
型トランジスタは、バルクがソースに接続されているこ
とを特徴とする。

【００２６】このように構成された請求項４に記載の温
度補償型リング発振器においては、第１の素子としての
ＰチャネルＭＯＳ型トランジスタの特性が、電源電圧と
は関係なく決定されるため、温度補償手段が出力する補
償電圧も、電源電圧の影響を受けることなく生成され
る。

【００２７】従って、本発明の温度補償型リング発振器
によれば、当該装置に印加される電源電圧が変更された
としても、第１及び第２の設定電圧を変更することなく
同じ設定にて、様々な電源電圧の装置にて使用すること
ができる。また、このように電源電圧の影響を受けない
ため、電源の安定度が悪く、使用中に電源電圧が変動す
るような場合であっても、安定した発振周波数を得るこ
とができる。

【００２８】更に、請求項５に記載の発明は、請求項２
に記載の温度補償型リング発振器において、上記反転回
路は、出力または入力に、一方のドレインを他方のソー
スに夫々接続したＰチャネルＭＯＳ型トランジスタ及び
ＮチャネルＭＯＳ型トランジスタからなるアナログスイ
ッチを備えると共に、上記リング発振器は、上記補償電
圧発生手段からの補償電圧を上記アナログスイッチのＮ
チャネルＭＯＳ型トランジスタのゲートに印加すると共
に、該補償電圧を、上記反転回路の出力の中心電圧に対
して、該補償電圧とは対象的な電圧レベルに変換して上
記アナログスイッチのＰチャネルＭＯＳ型トランジスタ
のゲートに印加するレベル変換回路を備え、上記補償電
圧により上記アナログスイッチの導通状態が制御される
ように構成し、温度上昇による上記アナログスイッチの
導通状態の劣化を、温度上昇に応じて該アナログスイッ
チを構成する各トランジスタのゲート・ソース間電圧が
増大することにより相殺して、上記反転回路の遅延時間
を一定とすることを特徴とする。

【００２９】このように構成された請求項５に記載の温
度補償型リング発振器においては、レベル変換回路が、
温度補償手段からの補償電圧、及びこの補償電圧をレベ
ル変換した電圧を、アナログスイッチを構成するＮチャ
ネルＭＯＳ型トランジスタ及びＰチャネルＭＯＳ型トラ
ンジスタのゲートに夫々印加する。そして、補償電圧が
印加されるＮチャネルＭＯＳ型トランジスタのゲート電
圧は、温度Ｔの上昇に応じて大きくなり、レベル変換回
路にてレベル変換された電圧が印加されるＰチャネルＭ
ＯＳ型トランジスタのゲート電圧は、温度Ｔの上昇に応
じて小さくなる。

【００３０】ところで、ＭＯＳ型トランジスタにて構成
されたアナログスイッチでは、温度Ｔの上昇に応じて、
各トランジスタのドレイン電流Ｉｄの駆動能力が低下す
るため、アナログスイッチの電流駆動能力は低下する。
一方、アナログスイッチを構成するＮチャネルＭＯＳ型
トランジスタは、ゲート電圧が大きい程、また、Ｐチャ
ネルＭＯＳ型トランジスタは、ゲート電圧が小さい程、
ドレイン電流Ｉｄの駆動能力が向上するため、温度Ｔの
上昇に応じて、アナログスイッチの電流駆動能力は向上
する。

【００３１】従って、本発明の温度補償型リング発振器
によれば、温度上昇によるアナログスイッチの電流駆動
能力の低下分が、補償電圧Ｖｃによりゲート電圧が制御
されることによる電流駆動能力の向上分にて相殺される
ため、アナログスイッチの電流駆動能力を温度Ｔによら
ず略一定とすることができる。

【００３２】ここで、このアナログスイッチの電流駆動
能力を、ＣＭＯＳインバータの温度補償範囲内における
電流駆動能力の最悪値より小さく設定すれば、アナログ
スイッチの電流駆動能力が反転回路の電流駆動能力とな
るため、反転回路の遅延時間は、ＣＭＯＳインバータの
電流駆動能力には関係なく、アナログスイッチの電流駆
動能力と、負荷容量とにより決定される。

【００３３】その結果、反転回路の遅延時間が温度によ
らず略一定となるため、リング発振器の発振周波数を安
定化させることができる。なお、本発明によれば、リン
グ発振器にアナログスイッチとレベル変換回路とを追加
する必要があるが、温度補償手段の演算増幅器を、電流
駆動能力の小さい素子にて構成することができ、温度補
償手段をより小型に構成できるため、全体として、当該
温度補償型リング発振器を小型化することができる。

【００３４】即ち、本発明においては、演算増幅器は、
アナログスイッチのゲート信号を発生させればよく、請
求項３に記載の温度補償型リング発振器のように、反転
回路の電源を供給するものではないため、電流駆動能力
の小さい素子を用いて構成することができるのである。

【００３５】また更に、請求項６に記載の発明は、請求
項１ないし請求項５のいずれかに記載の温度補償型リン
グ発振器において、上記温度補償手段は、更に、上記第
１及び第２の制御端子の夫々に、該各制御端子への印加
電圧を設定するための設定手段を備え、該設定手段は、
デジタル値を記憶する記憶手段と、該記憶手段に記憶さ
れるデジタル値に応じた電圧を生成して上記制御端子に
印加するＤ／Ａ変換器と、からなることを特徴とする。

【００３６】このように構成された請求項６に記載の温
度補償型リング発振器においては、記憶手段に記憶され
たデジタル値が、Ｄ／Ａ変換器にて所定のアナログ値に
変換され、第１或は第２の設定電圧として、第１及び第
２の制御端子に印加される。なお、記憶手段は、従来装
置のＲＯＭのように、所定温度毎に、その温度に応じた
データを記憶するためものではなく、設定電圧を微調整
するためのものであるため、僅かなビット数（ｎビット
あれば２ⁿ 段階の調整が可能）でよく、これに対応し
て、Ｄ／Ａ変換器もビット数の小さな小型のものを用い
ることができる。

【００３７】従って、本発明によれば、従来装置と同様
に、記憶手段及びＤ／Ａ変換器を備えているにも関わら
ず、従来装置に比べて小型に構成できる。また、本発明
によれば、第１及び第２の設定電圧を設定するための手
段を、当該温度補償型リング発振器の外部に外付けする
必要がなく、当該温度補償型リング発振器を用いて構成
される装置を小型化できる。

【００３８】しかも記憶手段は、第１及び第２の設定電
圧を最適な値に設定することができ、このため、特に、
当該温度補償型リング発振器を集積回路上に構成する場
合には、リング発振器の発振周波数の精度を高いレベル
に維持することができる。即ち、当該温度補償型リング
発振器を集積回路上に構成する場合、半導体プロセス上
のばらつきにより、リング発振器や温度補償手段を構成
する各種素子の特性が変動すると、リング発振器の遅延
時間の温度特性と、温度補償手段にて生成される補償電
圧の温度特性とがずれてしまい、遅延時間の温度変動が
相殺されず、発振周波数の精度を悪化させてしまうので
あるが、記憶手段の記憶内容を設定するだけで、第１及
び第２の設定電圧を調整でき、簡単に補償電圧の特性を
微調整できるため、リング発振器の発振周波数の精度を
悪化させてしまうことがないのである。

【００３９】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図１は、本発明が適用された第１実施例の
温度補償型リング発振器の全体構成を表す電気回路図で
ある。

【００４０】図１に示すように、本実施例の温度補償型
リング発振器２は、奇数個の反転回路１２をリング状に
連結してなるリング発振器１０と、反転回路１２の遅延
時間を温度補償する温度補償回路２０とにより構成され
ている。このうちリング発振器１０を構成する反転回路
１２は、ソース及びバルクを電源ラインＬに接続したＰ
ＭＯＳトランジスタ１４と、ソース及びバルクを接地し
たＮＭＯＳトランジスタ１６とからなり、互いに接続さ
れたゲートを入力端子とし、互いに接続されたドレイン
を出力端子とする周知のＣＭＯＳインバータにより構成
されている。

【００４１】一方、温度補償回路２０は、非反転入力端
子を所定の第１の設定電圧Ｖｒｅｆが印加される制御端
子Ｔ１に接続した演算増幅器２２と、演算増幅器２２の
出力電圧を分圧して反転入力端子に印加する分圧回路２
４とからなり、所謂非反転増幅回路として構成されてい
る。

【００４２】そして、演算増幅器２２の出力端子が、温
度補償回路２０の出力端子として、リング発振器１０を
構成する各反転回路１２の電源ラインＬに接続されてお
り、温度補償回路２０は、リング発振器１０の各反転回
路１２に、分圧回路２４の分圧比と設定電圧Ｖｒｅｆと
により決まる補償電圧Ｖｃを供給している。

【００４３】ここで、分圧回路２４は、ソース及びバル
クを演算増幅器２２の出力端子に接続し、ドレイン及び
ゲートを反転入力端子に接続したＰＭＯＳトランジスタ
２６と、ソース及びバルクを接地し、ドレインを演算増
幅器２２の反転入力端子に接続し、ゲートを制御端子Ｔ
２に接続したＮＭＯＳトランジスタ２８とにより構成さ
れている。なお、制御端子Ｔ２には、しきい値近傍の所
定電圧が設定電圧Ｖｑとして印加され、ＮＭＯＳトラン
ジスタ２８のドレイン電流が正の温度特性を有するよう
にされている。

【００４４】このように構成された分圧回路２４におい
て、ＰＭＯＳトランジスタ２６の導通抵抗Ｒ１(Ｔ)は、
温度Ｔの上昇に応じて増大し、ＮＭＯＳトランジスタ２
８の導通抵抗Ｒ２(Ｔ)は、温度Ｔの上昇に応じて減少す
る。このため、演算増幅器２２の反転入力端子への印加
電圧は、温度Ｔの上昇に応じて低下し、その結果、演算
増幅器２２の出力端子に表れる電圧、即ち、補償電圧Ｖ
ｃは、これに応じて増大する。

【００４５】ところで、反転回路１２は、これを構成す
るＭＯＳトランジスタ１４，１６の特性により、温度Ｔ
の上昇に応じて電流駆動能力が低下する。すると、次段
の反転回路１２の入力に印加される電圧信号の立上が
り、立下がりが鈍るため、遅延時間が増大する。一方、
電源ラインＬに印加される電圧、即ち補償電圧Ｖｃが大
きくなると、これに応じて、ＭＯＳトランジスタ１４，
１６の導通時におけるゲート・ソース間電圧Ｖｇが大き
くなるため、反転回路１２は電流駆動能力が向上し、遅
延時間が減少する。この様子を図８に示す。

【００４６】図８は、反転回路１２の電流駆動能力の変
化、即ち、反転回路１２を構成するＭＯＳトランジスタ
１４，１６のドレイン電流の変化量△Ｉｄを表す説明図
であり、特性Ａは、温度Ｔをパラメータとし、また特性
Ｂは、補償電圧Ｖｃをパラメータとして表したものであ
る。なお、温度Ｔｏ，補償電圧Ｖｏの時のドレイン電流
Ｉｄを基準としている。

【００４７】即ち、第１の設定電圧Ｖｒｅｆを適宜設定
して、リング発振器１０に電源電圧として印加される補
償電圧Ｖｃを調整することにより、リング発振器１０の
発振周波数を所定値に設定すると共に、第２の設定電圧
Ｖｑを適宜設定して、補償電圧Ｖｃの温度特性を調整
し、図８に示すように、補償電圧Ｖｃに対するドレイン
電流の変化量△Ｉｄの特性が、温度Ｔに対するドレイン
電流の変化量△Ｉｄの特性とは、対象的なものとなるよ
うに設定すれば、ドレイン電流の変化量△Ｉｄが互いに
相殺され、反転回路１２の電流駆動能力が一定となり、
反転回路１２の遅延時間が一定となるのである。

【００４８】以上説明したように、本実施例の温度補償
型リング発振器２によれば、温度上昇による反転回路１
２の遅延時間の増大を、温度上昇に応じて補償電圧Ｖ
ｃ、即ち反転回路１２の電源電圧が上昇することによる
遅延時間の減少により相殺するようにされているので、
反転回路１２の遅延時間は温度によらず略一定となり、
その結果、リング発振器１０の発振周波数を安定化する
ことができる。

【００４９】また、本実施例の温度補償型リング発振器
２によれば、リング発振器１０に遅延を制御するための
手段を何等付加することなく、温度補償回路２０を付加
するという最小限の構成変更にて作製することができ、
しかも温度補償回路２０は、演算増幅器２２と、ＭＯＳ
トランジスタ２６，２８からなる分圧回路２４とにより
構成された極めて簡易なものであるため、容易にしかも
小型に構成できる。

【００５０】また、本実施例においては、分圧回路２４
を構成するＰＭＯＳトランジスタ２６のバルクがソース
に接続され、補償電圧Ｖｃが温度Ｔ及び設定電圧Ｖｒｅ
ｆ，Ｖｑのみの影響を受け、電源電圧の影響を受けるこ
とのないようにされており、また、反転回路１２を構成
するＰＭＯＳトランジスタ１４のバルクもソースに接続
され、反転回路１２の遅延時間の特性が、温度Ｔ及び補
償電圧Ｖｃのみの影響を受け、電源電圧の影響を受ける
ことがないようにされている。

【００５１】従って、本実施例の温度補償型リング発振
器２によれば、使用する電源電圧の大きさを変更したと
しても、補償電圧Ｖｃは変化しないため、設定電圧Ｖｒ
ｅｆ，Ｖｑの設定を変更することなくそのまま使用する
ことができ、また、電源の精度が悪く、電源電圧が変動
するような場合であっても、発振周波数が変動すること
がないため、装置の操作性，信頼性を向上させることが
できる。

【００５２】次に、第２実施例について説明する。本実
施例の温度補償型リング発振器４は、第１実施例と同様
に、リング発振器１０と、温度補償回路３０とにより構
成されている。なお、リング発振器１０は、第１実施例
にて説明したものと全く同様であるため、ここでは説明
を省略する。

【００５３】一方、温度補償回路３０は、図２に示すよ
うに、第１実施例の温度補償回路２０と同様に、非反転
増幅回路を構成する演算増幅器２２及び分圧回路２４を
備え、更に、第１の設定電圧Ｖｒｅｆを発生させるため
のデジタル値を記憶するメモリ３２と、第２の設定電圧
Ｖｑを発生させるためのデジタル値を記憶するメモリ３
４と、メモリ３２に記憶されたデジタル値に基づいて所
定の電圧値を発生させ、制御端子Ｔ１に印加するＤ／Ａ
変換回路３６と、メモリ３４に記憶されたデジタル値に
基づいて電圧値を発生させ、制御端子Ｔ２に印加するＤ
／Ａ変換回路３８とを備えることにより構成されてい
る。

【００５４】ここで、図３は、メモリ３２，３４及びＤ
／Ａ変換回路３６，３８の詳細な構成を表す電気回路図
である。図３に示すように、メモリ３２（メモリ３４も
全く同じ構成）は、夫々が１ビットのデータを記憶する
メモリセル５６を４個備えてなる周知の４ビットＥＰＲ
ＯＭとして構成されている。即ち、メモリセル５６は、
ソースを接地し、ゲートをデータ書込端子Ｗに接続した
セルトランジスタ５８と、ドレインをセルトランジスタ
５８のドレインに接続し、ソースを電源Ｖｄｄに接続
し、ゲートを接地したＰチャネルＭＯＳ型トランジスタ
からなる負荷トランジスタ６０と、セルトランジスタ５
８のドレイン電位を、所定のしきい値にてコンパレート
して出力するインバータ６２とにより構成されている。

【００５５】そして、セルトランジスタ５８は、ゲート
・基板間に周囲から絶縁されたフローティングゲートを
有し、このフローティングゲートに電荷が蓄積されてい
るか否かにより、メモリセル５６の出力が決まる。即
ち、フローティングゲートに電荷が蓄積されていない場
合、セルトランジスタ５８は導通状態となり、ドレイン
電位がLow レベルとなるため、インバータ６２を介する
ことによりメモリセル５６の出力はHighレベルとなる。
一方、フローティングゲートに電荷が蓄積されている場
合、セルトランジスタ５８は非導通状態となり、ドレイ
ン電位がHighレベルとなるためメモリセルの出力はLow
レベルとなる。

【００５６】なお、メモリセル５６へのデータの書込、
即ちフローティングゲートへの電荷の蓄積は、ゲート及
びドレインに高電圧（１０〜２０Ｖ）を印加してドレイ
ン電流を流すことにより行い、データの消去、即ちフロ
ーティングゲートに蓄積された電荷の放出は、セルトラ
ンジスタ５８に紫外線を照射することにより行う。

【００５７】一方、Ｄ／Ａ変換回路３６（Ｄ／Ａ変換回
路３８も全く同じ構成）は、抵抗値Ｒの抵抗を３個，及
び抵抗値２Ｒの抵抗を５個用いてなるはしご形抵抗回路
６４を中心に構成された周知のＲ−２Ｒ型Ｄ／Ａ変換回
路であり、４ビットのデジタル値を入力する入力端子の
夫々には、デジタル入力バッファとしてのインバータ６
６が設けられ、抵抗回路６４にて生成された電圧信号を
外部に出力する出力端子には、アナログ出力バッファと
して構成された演算増幅器６８が設けられている。

【００５８】そして、このＤ／Ａ変換回路３６，３８
は、メモリ３２，３４に記憶されたデジタル値に応じて
１６段階の電圧値を設定する。以上説明したように、本
実施例の温度補償型リング発振器４は、第１実施例の温
度補償型リング発振器４に、メモリ３２，３４と、Ｄ／
Ａ変換回路３６，３８を付加したものであるため、第１
実施例と同様の効果が得られるだけでなく、本実施例に
よれば、設定電圧Ｖｒｅｆ，Ｖｑを変更することによ
り、補償電圧Ｖｃの温度特性を容易に微調整できるた
め、装置の信頼性を向上させることができる。

【００５９】即ち、例えば、当該温度補償型リング発振
器４をＣＭＯＳ集積回路として構成した場合、製造上の
ばらつきにより、反転回路１２や分圧回路２４を構成す
るＭＯＳトランジスタ１４，１６，２６，２８等の特性
がばらつき、反転回路１２の遅延時間の温度特性や、補
償電圧Ｖｃの温度特性が、設計時とはずれてしまうこと
があるが、設定電圧Ｖｒｅｆ，Ｖｑの設定を変更するこ
とにより、補償電圧Ｖｃの温度特性を、ずれてしまった
特性に合わせて微調整できるため、発振周波数の温度に
対する安定性を悪化させることがなく、信頼性を向上さ
せることができるのである。

【００６０】また、本実施例によれば、設定電圧Ｖｒｅ
ｆ，Ｖｑを設定するための設定器具を外付けする必要が
ないので、当該温度補償型リング発振器４を用いて構成
される装置をより小型化できる。なお、本実施例におい
ては、設定電圧Ｖｒｅｆ，Ｖｑを４ビットにて設定する
ようにされているが、必要に応じてビット数を増減させ
てもよい。

【００６１】また、メモリ３２，３４として、ＥＰＲＯ
Ｍを用いているが、記憶された内容が保持されるもので
あればどのようなものでもよく、例えば、ＥＥＰＲＯ
Ｍ，フラッシュメモリ，バッテリバックアップされたＲ
ＡＭ，ヒューズ等でもよい。更に、Ｄ／Ａ変換回路３
６，３８としてＲ−２Ｒ型を用いているが、△Σ型等を
用いてもよい。

【００６２】次に、第３実施例について説明する。本実
施例の温度補償型リング発振器６は、第１及び第２実施
例と同様に、リング発振器４０と、温度補償回路２０ａ
とにより構成されている。なお、温度補償回路２０ａ
は、第１実施例の温度補償回路２０において、分圧回路
２４に代えて、ＰＭＯＳトランジスタ２６のバルクを、
ソースではなく、電源Ｖｄｄに接続してなる分圧回路２
４ａを用いている以外は、第１実施例の温度補償回路２
０と全く同様である。

【００６３】これは、本実施例では、第１及び第２実施
例とは異なり、後述するリング発振器４０が電源Ｖｄｄ
に接続され、電源電圧の変動の影響を受けるように構成
されているため、分圧回路２４ａも電源電圧の変動の影
響が反映されるように、ソースではなく、電源Ｖｄｄに
接続されているのである。

【００６４】一方、リング発振器４０は、リング状に連
結された奇数個の反転回路４２と、温度補償回路２０ａ
からの補償電圧Ｖｃに基づき、反転回路４２の遅延時間
を制御するため、補償電圧Ｖｃをレベル変換した電圧を
補償電圧Ｖｃと共に各反転回路４２に供給するレベル変
換回路４６とにより構成されている。

【００６５】このうち反転回路４２は、ソース及びバル
クを電源Ｖｄｄに接続したＰＭＯＳトランジスタ１４、
及びソース及びバルクを接地したＮＭＯＳトランジスタ
１６を、互いに接続されたゲートを入力端子とし、互い
に接続されたドレインを出力端子としてなる周知のＣＭ
ＯＳインバータと、一方のドレインを他方のソースに夫
々接続し、その一端をＣＭＯＳインバータの出力に接続
し、他端を当該反転回路４２の出力端子としたＮＭＯＳ
トランジスタ４８及びＰＭＯＳトランジスタ５０からな
る周知のアナログスイッチ４４とにより構成されてい
る。

【００６６】なお、アナログスイッチ４４は、ＮＭＯＳ
トランジスタ４８のゲートが第１の制御ラインＬｎに接
続され、ＰＭＯＳトランジスタ５０のゲートが第２の制
御ラインＬｐに接続され、これら第１及び第２の制御ラ
インＬｎ，Ｌｐの電圧レベルに応じて、反転回路４２の
出力の電流駆動能力を制御するようにされている。

【００６７】また、レベル変換回路４６は、ソース及び
バルクを電源Ｖｄｄに接続したＰＭＯＳトランジスタ５
２と、ソース及びバルクを接地し、ドレインをＰＭＯＳ
トランジスタ５２のドレイン及びゲートに接続したＮＭ
ＯＳトランジスタ５４と、により構成され、ＮＭＯＳト
ランジスタ５４のゲートに、温度補償回路２０ａの出
力、及び第１の制御ラインＬｎが接続され、ＰＭＯＳト
ランジスタ５２のドレイン及びゲートに、第２の制御ラ
インＬｐが接続されている。

【００６８】そして、レベル変換回路４６では、ＮＭＯ
Ｓトランジスタ５４が補償電圧Ｖｃに応じた導通状態と
なり、補償電圧Ｖｃが大きいほどＮＭＯＳトランジスタ
５４のドレイン電位が下降し、逆に、補償電圧Ｖｃが小
さいほどドレイン電位は上昇する。しかもその電位は、
ＰＭＯＳトランジスタ５２のゲートと同電位にされてい
るため、ＰＭＯＳトランジスタ５２に、ＮＭＯＳトラン
ジスタ５４と同じ大きさのドレイン電流を流すような電
位となり、通常、電源電圧の１／２に対して、補償電圧
Ｖｃとは略対象的な電位となる。その結果、補償電圧Ｖ
ｃの上昇に応じて、アナログスイッチ４４を構成するＮ
ＭＯＳトランジスタ４８のゲート電圧は大きくなり、ま
たＰＭＯＳトランジスタ５０のゲート電圧は小さくなる
ことにより、いずれのトランジスタ４８，５０もドレイ
ン電流の駆動能力が向上し、即ちアナログスイッチ４４
の電流駆動能力が向上する。

【００６９】ところで、アナログスイッチ４４の電流駆
動能力は、ＰＭＯＳトランジスタ１４及びＮＭＯＳトラ
ンジスタ１６からなるＣＭＯＳインバータの電流駆動能
力より小さくなるように設定されており、反転回路４２
の電流駆動能力は、アナログスイッチ４４の電流駆動能
力のみにより決定される。

【００７０】そして、アナログスイッチ４４は、これを
構成するＭＯＳトランジスタ４８，５０の特性により、
温度Ｔの上昇に応じて電流駆動能力が低下するが、この
温度に対する電流駆動能力の特性は、第２の設定電圧Ｖ
ｑを適宜設定し、補償電圧Ｖｃに対する電流駆動能力の
特性を調整することにより相殺することができ、その結
果、アナログスイッチ４４の電流駆動能力，延いては反
転回路４２の遅延時間を、温度によらず略一定とするこ
とができる。

【００７１】以上説明したように、本実施例の温度補償
型リング発振器６によれば、反転回路４２の電流駆動能
力は、ＣＭＯＳインバータによらずアナログスイッチ４
４により決定されるようにされており、しかも、アナロ
グスイッチ４４の電流駆動能力が温度によらず一定とな
るように温度補償されているため、反転回路４２の遅延
時間が一定となり、延いては、リング発振器４０の発振
周波数を安定化することができる。

【００７２】また本実施例によれば、反転回路４２を構
成するＣＭＯＳインバータ、アナログスイッチ４４、及
びレベル変換回路４６は、すべてＰＭＯＳトランジスタ
とＮＭＯＳトランジスタとを組み合わせて構成されてい
るため、当該温度補償型リング発振器６を容易にＣＭＯ
Ｓ集積回路として実現することができる。

【００７３】更に、本実施例によれば、補償電圧Ｖｃ
は、レベル変換回路４６及びアナログスイッチ４４の各
ＮＭＯＳトランジスタ５４，４８のゲートに所定電圧を
印加するものであり、第１及び第２実施例のように、反
転回路４２に電源を供給するためのものではないため、
演算増幅器２２を電流駆動能力の小さい素子を用いて構
成することができ、温度補償回路２０ａをより小型化で
きる。

【００７４】次に、第４実施例について説明する。本実
施例の温度補償型リング発振器８は、第１ないし第３実
施例と同様に、リング発振器４０と温度補償回路３０ａ
とにより構成されている。そして、図５に示すように、
リング発振器４０は、第３実施例にて説明したものと全
く同様であり、また、温度補償回路３０ａは、第２実施
例の温度補償回路３０において、分圧回路２４に代え
て、ＰＭＯＳトランジスタ２６のバルクを、ソースでは
なく、電源Ｖｄｄに接続してなる分圧回路２４ａを用い
ている以外は、第２実施例の温度補償回路３０と全く同
様である。

【００７５】従って、本実施例によれば、第３実施例と
同様に、温度補償回路３０ａからの補償電圧Ｖｃによ
り、アナログスイッチ４４の電流駆動能力を制御して、
各反転回路４２の遅延が温度によらず一定となるように
されているので、安定した発振周波数を得ることができ
る。

【００７６】また、第２実施例と同様に、メモリ３２，
３４及びＤ／Ａ変換回路３６，３８により設定電圧Ｖｒ
ｅｆ，Ｖｑを設定し、補償電圧Ｖｃの温度特性を微調整
できるようにされているので、当該温度補償型リング発
振器８をＣＭＯＳ集積回路上に構成する場合であって
も、発振周波数の温度に対する安定性を劣化させること
がなく、信頼性を向上させることができる。

【図面の簡単な説明】

【図１】 第１実施例の温度補償型リング発振器の全体
構成を表す電気回路図である。

【図２】 第２実施例の温度補償型リング発振器の全体
構成を表す一部ブロック図を含む電気回路図である。

【図３】 メモリとＤ／Ａ変換回路の詳細構成を表す電
気回路図である。

【図４】 第３実施例の温度補償型リング発振器の全体
構成を表す電気回路図である。

【図５】 第４実施例の温度補償型リング発振器の全体
構成を表す一部ブロック図を含む電気回路図である。

【図６】 補償電圧Ｖｃと、第１及び第２の設定電圧Ｖ
ｒｅｆ，Ｖｑとの関係を表す説明図である。

【図７】 ＭＯＳ型トランジスタの電流特性を表すグラ
フである。

【図８】 反転回路において遅延が相殺される原理を表
す説明図である。

【図９】 従来のリング発振器の構成を表す電気回路図
である。

【図１０】 従来の温度補償型リング発振器の構成を表
す説明図である。

【符号の説明】

２，４，６…温度補償型リング発振器 １０…リング
発振器 １２，４２…反転回路 １４，２６，５０，５２…Ｐ
ＭＯＳトランジスタ １６，２８，４８，５４…ＮＭＯＳトランジスタ ２０，２０ａ，３０，３０ａ…温度補償回路 ２２，
６８…演算増幅器 ２４，２４ａ…分圧回路 ３２，３４…メモリ ３６，
３８…Ｄ／Ａ変換回路 ４０…リング発振器 ４４…アナログスイッチ ４
６…レベル変換回路 ５６…メモリセル ５８…セルトランジスタ ６０
…負荷トランジスタ ６２，６６…インバータ ６４…抵抗回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号を反転して出力すると共に、温
   度に応じて反転動作の遅延時間が変動する反転回路を奇
   数個リング状に連結してなるリング発振器と、 該リング発振器を構成する各反転回路の遅延時間を制御
   することにより、該リング発振器の発振周波数を温度に
   よらず一定となるように温度補償する温度補償手段と、 からなる温度補償型リング発振器において、 上記温度補償手段は、 非反転入力端子を、第１の設定電圧が印加される第１の
   制御端子に接続した演算増幅器と、 該演算増幅器の出力端子と反転入力端子との間に接続さ
   れ、その抵抗値が所定の温度特性を有する第１の素子、
   及び上記演算増幅器の反転入力端子とグランドとの間に
   接続され、その抵抗値が上記第１の素子とは異なる温度
   特性を有し、しかも、第２の制御端子に印加される第２
   の設定電圧に応じて温度特性を変更可能な第２の素子か
   らなり、上記演算増幅器の出力端子から出力される補償
   電圧を分圧して該演算増幅器の反転入力端子に印加する
   分圧回路と、 を備え、上記第１及び第２の素子の温度特性の差に応じ
   た温度特性を有する補償電圧により、上記反転回路への
   印加電圧、或は上記反転回路を構成する素子を制御し
   て、上記反転回路の遅延時間を制御することを特徴とす
   る温度補償型リング発振器。
2. 【請求項２】 上記第１の素子は、ソースを上記演算増
   幅器の出力端子に接続し、ドレイン及びゲートを該演算
   増幅器の反転入力端子に接続したＰチャネルＭＯＳ型ト
   ランジスタからなると共に、 上記第２の素子は、ソースを接地し、ドレインを上記演
   算増幅器の反転入力端子に接続し、ゲートを第２の制御
   端子に接続したＮチャネルＭＯＳ型トランジスタからな
   り、 上記第２の制御端子には、第２の設定電圧として、Ｎチ
   ャネルＭＯＳ型トランジスタのしきい値近傍の所定電圧
   を印加することを特徴とする請求項１に記載の温度補償
   型リング発振器。
3. 【請求項３】 請求項２に記載の温度補償型リング発振
   器において、 上記反転回路は、ソース及びバルクを電源ラインに接続
   したＰチャネルＭＯＳ型トランジスタと、ソース及びバ
   ルクを接地したＮチャネルＭＯＳ型トランジスタとを、
   ゲート同士を互いに接続して入力とし、ドレイン同士を
   互いに接続して出力としてなるＣＭＯＳインバータから
   なり、 上記電源ラインを、上記演算増幅器の出力端子に接続し
   て、上記補償電圧が上記反転回路に印加されるように構
   成し、 温度上昇による上記反転回路の遅延時間の増大を、温度
   上昇に応じて上記反転回路に印加される補償電圧が増大
   することによる遅延時間の減少により相殺して、上記反
   転回路の遅延時間を一定とすることを特徴とする温度補
   償型リング発振器。
4. 【請求項４】 請求項３に記載の温度補償型リング発振
   器において、 上記分圧回路を構成する第１の素子としてのＰチャネル
   ＭＯＳ型トランジスタは、バルクがソースに接続されて
   いることを特徴とする温度補償型リング発振器。
5. 【請求項５】 請求項２に記載の温度補償型リング発振
   器において、 上記反転回路は、出力または入力に、一方のドレインを
   他方のソースに夫々接続したＰチャネルＭＯＳ型トラン
   ジスタ及びＮチャネルＭＯＳ型トランジスタからなるア
   ナログスイッチを備えると共に、 上記リング発振器は、上記補償電圧発生手段からの補償
   電圧を上記アナログスイッチのＮチャネルＭＯＳ型トラ
   ンジスタのゲートに印加すると共に、該補償電圧を、上
   記反転回路の出力の中心電圧に対して、該補償電圧とは
   対象的な電圧レベルに変換して上記アナログスイッチの
   ＰチャネルＭＯＳ型トランジスタのゲートに印加するレ
   ベル変換回路を備え、上記補償電圧により上記アナログ
   スイッチの導通状態が制御されるように構成し、 温度上昇による上記アナログスイッチの導通状態の劣化
   を、温度上昇に応じて該アナログスイッチを構成する各
   トランジスタのゲート・ソース間電圧が増大することに
   より相殺して、上記反転回路の遅延時間を一定とするこ
   とを特徴とする温度補償型リング発振器。
6. 【請求項６】 請求項１ないし請求項５のいずれかに記
   載の温度補償型リング発振器において、 上記温度補償手段は、更に、上記第１及び第２の制御端
   子の夫々に、該各制御端子への印加電圧を設定するため
   の設定手段を備え、 該設定手段は、 デジタル値を記憶する記憶手段と、 該記憶手段に記憶されるデジタル値に応じた電圧を生成
   して上記制御端子に印加するＤ／Ａ変換器と、 からなることを特徴とする温度補償型リング発振器。