JP3579980B2 - 温度補償型リング発振器 - Google Patents
温度補償型リング発振器 Download PDFInfo
- Publication number
- JP3579980B2 JP3579980B2 JP23726795A JP23726795A JP3579980B2 JP 3579980 B2 JP3579980 B2 JP 3579980B2 JP 23726795 A JP23726795 A JP 23726795A JP 23726795 A JP23726795 A JP 23726795A JP 3579980 B2 JP3579980 B2 JP 3579980B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- voltage
- ring oscillator
- circuit
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、温度によらず一定の発振周波数にて発振する温度補償型リング発振器に関し、特にＭＯＳ型半導体集積回路に適した温度補償型発振回路に関する。
【０００２】
【従来の技術】
従来より、発振回路の一つとして、図９に示すように、奇数個（図では３段）の反転回路ＩＮＶをリング状に連結してなるリング発振器ＯＳＣが知られている。なお、反転回路ＩＮＶは、ソースを電源Ｖｄｄに接続したＰチャネルＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタとよぶ）Ｔｒ１と、ソースを接地したＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）Ｔｒ２とからなり、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子とする周知のＣＭＯＳインバータにより構成されている。
【０００３】
このようなリング発振器ＯＳＣの発振周波数ｆは、各反転回路ＩＮＶの立上がり遅延時間をｔｐｄｒ、立下がり遅延時間をｔｐｄｆ、反転回路ＩＮＶの連結段数をＮとすると、一般に次式にて与えられる。
ｆ＝１／｛Ｎ（ｔｐｄｒ＋ｔｐｄｆ）｝ ・・・（１）
なお、遅延時間ｔｐｄｒ，ｔｐｄｆは、反転回路ＩＮＶを構成するトランジスタＴｒ１，Ｔｒ２のドレイン電流の駆動能力（以下、電流駆動能力とよぶ）と、反転回路ＩＮＶの負荷容量とで決まる時定数に依存する。
【０００４】
そして、トランジスタＴｒ１，Ｔｒ２の電流駆動能力は、温度が上昇する程、低下するという温度特性を有するため、これに応じて各反転回路ＩＮＶの遅延時間ｔｐｄｒ，ｔｐｄｆは増大し、その結果、リング発振器ＯＳＣの発振周波数は温度に応じて変動し、安定した発振周波数が得られないという問題があった。
【０００５】
このような問題を解決するものとして、例えば、特開平４−１３９９１１号公報には、図１０に示すように、ＰＭＯＳトランジスタＴｒ１及びＮＭＯＳトランジスタＴｒ２からなるＣＭＯＳインバータに、各トランジスタＴｒ１，Ｔｒ２に流れるドレイン電流を制御するための制御用トランジスタＴｒ３（ＰＭＯＳ），Ｔｒ４（ＮＭＯＳ）を、各トランジスタＴｒ１，Ｔｒ２のソース側に夫々直列に接続してなる反転回路ＩＮＶａを、奇数個リング状に連結することにより構成されたリング発振器ＯＳＣａと、トランジスタＴｒ１，Ｔｒ２に流れるドレイン電流が温度によらず一定となるように制御用トランジスタＴｒ３，Ｔｒ４のゲート電圧を制御し、各反転回路ＩＮＶａの遅延時間が一定となるようにする温度補償回路７０とにより構成された温度補償型のリング発振器が開示されている。
【０００６】
そして、温度補償回路７０は、周囲温度を検出する温度センサ７２と、温度センサ７２の検出値をデジタル値に変換するＡ／Ｄ変換回路７４と、Ａ／Ｄ変換回路７４からのデジタル値をアドレスとして、予め記憶された所定値を出力するＲＯＭ７６，７８と、ＲＯＭ７６，７８の出力値を夫々制御用トランジスタＴｒ３，Ｔｒ４のゲートを駆動するための電圧値に変換するＤ／Ａ変換回路８０，８２とにより構成され、ＲＯＭ７６，７８には、トランジスタＴｒ１，Ｔｒ２のドレイン電流が温度よらず一定となるようなゲート電圧を発生させるためのデータが予め記憶されてる。
【０００７】
【発明が解決しようとする課題】
しかし、この装置では、リング発振器ＯＳＣａに付加される温度補償回路７０が、温度センサ７２の検出信号を一旦デジタル値に変換し、デジタル的にデータを処理した後、再度アナログ値に変換しているため、構成が複雑になると共に、装置が大型化し、例えば、集積回路として構成した場合にも、その占有面積を増大させてしまうという問題があった。
【０００８】
本発明は、上記問題点を解決するために、温度変動に対して発振周波数を安定させることができ、しかも、小型化が可能な温度補償型リング発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
入力信号を反転して出力すると共に、温度に応じて反転動作の遅延時間が変動する反転回路を奇数個リング状に連結してなるリング発振器と、
該リング発振器を構成する各反転回路の遅延時間を制御することにより、該リング発振器の発振周波数を温度によらず一定となるように温度補償する温度補償手段と、
からなる温度補償型リング発振器において、
上記温度補償手段は、
非反転入力端子を、第１の設定電圧が印加される第１の制御端子に接続した演算増幅器と、
該演算増幅器の出力端子と反転入力端子との間に接続された第１の素子、及び上記演算増幅器の反転入力端子とグランドとの間に接続され、しかも、第２の制御端子に印加される第２の設定電圧に応じて温度特性を変更可能な第２の素子からなり、上記演算増幅器の出力端子から出力される補償電圧を分圧して該演算増幅器の反転入力端子に印加する分圧回路と、
を備え、上記補償電圧により、上記反転回路への印加電圧、或いは上記反転回路を構成する素子を制御するように構成されていると共に、上記補償電圧の温度特性に基づく上記反転回路の遅延時間の変動によって、上記反転回路の温度に応じた遅延時間の変動が相殺されるように、該補償電圧の温度特性を決定する上記第１及び第２の素子の温度特性の極性や前記第１及び第２設定電圧が選択，設定されていることを特徴とする。
【００１０】
このように構成された請求項１に記載の温度補償型リング発振器において、温度補償手段に備えられた演算増幅器、第１の素子、第２の素子は、周知の非反転増幅回路を構成する。
即ち、第１の素子の抵抗値をＲ１（Ｔ）、第２の素子の抵抗値をＲ２（Ｔ）、非反転入力端子に印加される第１の設定電圧をＶｒｅｆとすると、演算増幅器の出力端子から出力される補償電圧Ｖｃは、次式にて表される。
【００１１】
Ｖｃ＝（Ｒ１（Ｔ）／Ｒ２（Ｔ）＋１）・Ｖｒｅｆ ・・・（２）
なお、Ｔは温度であり、Ｒ１（Ｔ），Ｒ２（Ｔ）は、抵抗値が温度特性を有することを表す。
そして、本発明では、抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）の温度特性が互いに異なることから、周囲温度Ｔの変化に応じてＲ１（Ｔ）／Ｒ２（Ｔ）の値が変化し、補償電圧Ｖｃは所定の温度特性を有することになる。例えば、Ｒ１（Ｔ）／Ｒ２（Ｔ）の値が、温度Ｔに対して単調に増加する場合、補償電圧Ｖｃは、図６に実線にて示すような特性を有する。なお、簡単のために、温度特性を直線にて示す。
【００１２】
ここで、第１の設定電圧Ｖｒｅｆの設定値を変化させると、（２）式から明かなように、補償電圧Ｖｃの電圧レベルが変化し、従って、補償電圧の温度特性は、図６に点線にて示すように、その傾きを保持したまま、設定電圧Ｖｒｅｆに応じてシフトする。
【００１３】
一方、第２の設定電圧Ｖｑを変更して、第２の素子の抵抗値Ｒ２（Ｔ）の温度特性を変化させると、これに応じてＲ１（Ｔ）／Ｒ２（Ｔ）の値が変化し、延いては、図６に一点鎖線にて示すように、温度特性の傾きが変化する。
つまり、第１の素子及び第２の素子の温度特性の極性（温度Ｔに対して抵抗値が増加／減少のいずれの方向に変化するか）、第１の設定電圧Ｖｒｅｆ及び第２の設定電圧Ｖｑを適宜選択，設定することにより、任意の温度特性（電圧レベル、傾き）を有する補償電圧Ｖｃを生成できる。
【００１４】
従って、本発明の温度補償型リング発振器によれば、演算増幅器と分圧回路とにより温度に応じて生成される補償電圧Ｖｃの温度特性を任意に設定できるため、この補償電圧Ｖｃをそのままリング発振器の遅延時間を制御するための制御信号として用いることができ、その結果、従来装置において温度センサの検出信号を、リング発振器の制御に適した制御信号に変換するために用いられていたＡ／Ｄ変換器７４，ＲＯＭ７６，７８，Ｄ／Ａ変換回路８０，８２といった構成を省略できるため、当該温度補償型リング発振器を大幅に小型化できる。
【００１５】
次に、請求項２に記載の発明は、請求項１に記載の温度補償型リング発振器において、
上記第１の素子は、ソースを上記演算増幅器の出力端子に接続し、ドレイン及びゲートを該演算増幅器の反転入力端子に接続したＰチャネルＭＯＳ型トランジスタからなると共に、
上記第２の素子は、ソースを接地し、ドレインを上記演算増幅器の反転入力端子に接続し、ゲートを第２の制御端子に接続したＮチャネルＭＯＳ型トランジスタからなり、
上記第２の制御端子には、第２の設定電圧として、ＮチャネルＭＯＳ型トランジスタのしきい値近傍の所定電圧を印加することを特徴とする。
【００１６】
このように構成された請求項２に記載の温度補償型リング発振器においては、第１の素子としてのＰチャネルＭＯＳ型トランジスタは、温度上昇に対してドレイン電流の駆動能力が低下するため導通抵抗（式（２）のＲ１（Ｔ）に相当）が大きくなり、一方、第２の素子としてのＮチャネルＭＯＳ型トランジスタは、温度上昇に対してドレイン電流の駆動能力が向上するため導通抵抗（式（２）のＲ２（Ｔ）に相当）が小さくなる。
【００１７】
ここで、図７は、ＭＯＳ型トランジスタのドレイン電流Ｉｄの特性である。
図７に示すように、ＭＯＳ型トランジスタのドレイン電流Ｉｄは、ドレイン・ソース間電圧Ｖｄを一定とした場合、ゲート・ソース間電圧Ｖｇの増大に応じて指数関数的に増大し、しかも、ゲート・ソース間電圧Ｖｇが所定電圧Ｖａより大きい領域では、温度Ｔの上昇に応じて減少し、所定電圧Ｖａより小さい領域では、温度Ｔの上昇に応じて増大する特性を有する。そして、温度Ｔに対してドレイン電流Ｉｄが変化しない所定電圧Ｖａにおける特性曲線の接線を延長し、ドレイン電流Ｉｄ＝０となるゲート・ソース間電圧Ｖｇをしきい値Ｖｔと呼ぶ。
【００１８】
即ち、ドレインとゲートとが接続された第１の素子としてのＰチャネルＭＯＳ型トランジスタでは、ゲート・ソース間電圧Ｖｇとドレイン・ソース間電圧Ｖｄとが等しく、しかも、ドレイン・ソース間電圧Ｖｄは、通常、所定電圧Ｖａより十分に大きくなることから、温度Ｔの上昇に応じて導通抵抗が大きくなるのであり、また、ゲートが第２の制御端子に接続された第２の素子としてのＮチャネルＭＯＳ型トランジスタは、ゲート・ソース間電圧Ｖｇがしきい値近傍に設定されるため、温度Ｔの上昇に応じて導通抵抗が小さくなるのである。
【００１９】
このように、本発明によれば、第１及び第２の素子のいずれもが、温度Ｔの上昇に対して、（２）式におけるＲ１（Ｔ）／Ｒ２（Ｔ）の値を増大させるように変化するため、温度Ｔに対する感度のよい補償電圧Ｖｃを生成することができる。
また、本発明において所定の温度特性を有する補償電圧Ｖｃを発生させるための主要な構成要素である分圧回路は、ＰチャネルＭＯＳ型トランジスタ及びＮチャネル型ＭＯＳトランジスタのドレインを互いに接続してなり、ＣＭＯＳインバータと略同様の構成をしているため、特に、当該温度補償型リング発振器をＣＭＯＳ集積回路上に構成する場合、容易にしかも小型に作製することができる。
【００２０】
次に、請求項３に記載の発明は、請求項２に記載の温度補償型リング発振器において、
上記反転回路は、ソース及びバルクを電源ラインに接続したＰチャネルＭＯＳ型トランジスタと、ソース及びバルクを接地したＮチャネルＭＯＳ型トランジスタとを、ゲート同士を互いに接続して入力とし、ドレイン同士を互いに接続して出力としてなるＣＭＯＳインバータからなり、
上記電源ラインを、上記演算増幅器の出力端子に接続して、上記補償電圧が上記反転回路に印加されるように構成し、
温度上昇による上記反転回路の遅延時間の増大を、温度上昇に応じて上記反転回路に印加される補償電圧が増大することによる遅延時間の減少により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする。
【００２１】
このように構成された請求項３に記載の温度補償型リング発振器においては、反転回路に電源を供給する電源ラインに、温度補償手段からの補償電圧が印加されており、温度Ｔの上昇に応じて、反転回路の電源電圧は大きくなる。
ところで、反転回路を構成する各ＭＯＳ型トランジスタは、その導通時のゲート・ソース間電圧Ｖｇが反転回路に印加される電源電圧に略等しく、温度特性の極性が反転する所定電圧Ｖａに比べて十分に大きいため、温度Ｔが上昇するとドレイン電流Ｉｄの駆動能力が低下する。
【００２２】
一方、反転回路の電源電圧を大きくすると、導通状態となるトランジスタのゲート・ソース間電圧Ｖｇが大きくなるため、ドレイン電流Ｉｄの駆動能力が向上する。つまり、ドレイン電流Ｉｄの駆動能力と反転回路の負荷容量とにより決まる反転回路の遅延時間は、温度上昇に応じて増大し、また、電源電圧の増大に応じて減少する。
【００２３】
従って、本発明の温度補償型リング発振器によれば、温度上昇による反転回路の遅延時間の増大は、温度上昇に応じて補償電圧Ｖｃ、即ち反転回路の電源電圧が増大することによる遅延時間の減少により相殺されるため、反転回路の遅延時間を温度Ｔによらず略一定とすることができ、その結果、安定した発振周波数を得ることができる。
【００２４】
また、本発明によれば、反転回路の遅延時間の制御を行うために、反転回路に何等加工を施す必要がなく、従来のリング発振器に温度補償手段を付加するという最小限の構成の追加にて、リング発振器の発振周波数を安定化させることができる。
【００２５】
また次に、請求項４に記載の発明は、請求項３に記載の温度補償型リング発振器において、
上記分圧回路を構成する第１の素子としてのＰチャネルＭＯＳ型トランジスタは、バルクがソースに接続されていることを特徴とする。
【００２６】
このように構成された請求項４に記載の温度補償型リング発振器においては、第１の素子としてのＰチャネルＭＯＳ型トランジスタの特性が、電源電圧とは関係なく決定されるため、温度補償手段が出力する補償電圧も、電源電圧の影響を受けることなく生成される。
【００２７】
従って、本発明の温度補償型リング発振器によれば、当該装置に印加される電源電圧が変更されたとしても、第１及び第２の設定電圧を変更することなく同じ設定にて、様々な電源電圧の装置にて使用することができる。また、このように電源電圧の影響を受けないため、電源の安定度が悪く、使用中に電源電圧が変動するような場合であっても、安定した発振周波数を得ることができる。
【００２８】
更に、請求項５に記載の発明は、請求項２に記載の温度補償型リング発振器において、
上記反転回路は、出力または入力に、一方のドレインを他方のソースに夫々接続したＰチャネルＭＯＳ型トランジスタ及びＮチャネルＭＯＳ型トランジスタからなるアナログスイッチを備えると共に、
上記リング発振器は、上記補償電圧発生手段からの補償電圧を上記アナログスイッチのＮチャネルＭＯＳ型トランジスタのゲートに印加すると共に、該補償電圧を、上記反転回路の出力の中心電圧に対して、該補償電圧とは対称的な電圧レベルに変換して上記アナログスイッチのＰチャネルＭＯＳ型トランジスタのゲートに印加するレベル変換回路を備え、上記補償電圧により上記アナログスイッチの導通状態が制御されるように構成し、
更に、上記温度補償手段では、温度上昇に応じて上記補償電圧が増大するように該補償電圧の温度特性を設定することにより、
温度上昇による上記アナログスイッチの電流駆動能力の低下を、温度上昇に応じて該アナログスイッチを構成する各トランジスタのゲート・ソース間電圧が増大することによる該アナログスイッチの電流駆動能力の向上により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする温度補償型リング発振器。
【００２９】
このように構成された請求項５に記載の温度補償型リング発振器においては、レベル変換回路が、温度補償手段からの補償電圧、及びこの補償電圧をレベル変換した電圧を、アナログスイッチを構成するＮチャネルＭＯＳ型トランジスタ及びＰチャネルＭＯＳ型トランジスタのゲートに夫々印加する。そして、補償電圧が印加されるＮチャネルＭＯＳ型トランジスタのゲート電圧は、温度Ｔの上昇に応じて大きくなり、レベル変換回路にてレベル変換された電圧が印加されるＰチャネルＭＯＳ型トランジスタのゲート電圧は、温度Ｔの上昇に応じて小さくなる。
【００３０】
ところで、ＭＯＳ型トランジスタにて構成されたアナログスイッチでは、温度Ｔの上昇に応じて、各トランジスタのドレイン電流Ｉｄの駆動能力が低下するため、アナログスイッチの電流駆動能力は低下する。
一方、アナログスイッチを構成するＮチャネルＭＯＳ型トランジスタは、ゲート電圧が大きい程、また、ＰチャネルＭＯＳ型トランジスタは、ゲート電圧が小さい程、ドレイン電流Ｉｄの駆動能力が向上するため、温度Ｔの上昇に応じて、アナログスイッチの電流駆動能力は向上する。
【００３１】
従って、本発明の温度補償型リング発振器によれば、温度上昇によるアナログスイッチの電流駆動能力の低下分が、補償電圧Ｖｃによりゲート電圧が制御されることによる電流駆動能力の向上分にて相殺されるため、アナログスイッチの電流駆動能力を温度Ｔによらず略一定とすることができる。
【００３２】
ここで、このアナログスイッチの電流駆動能力を、ＣＭＯＳインバータの温度補償範囲内における電流駆動能力の最悪値より小さく設定すれば、アナログスイッチの電流駆動能力が反転回路の電流駆動能力となるため、反転回路の遅延時間は、ＣＭＯＳインバータの電流駆動能力には関係なく、アナログスイッチの電流駆動能力と、負荷容量とにより決定される。
【００３３】
その結果、反転回路の遅延時間が温度によらず略一定となるため、リング発振器の発振周波数を安定化させることができる。
なお、本発明によれば、リング発振器にアナログスイッチとレベル変換回路とを追加する必要があるが、温度補償手段の演算増幅器を、電流駆動能力の小さい素子にて構成することができ、温度補償手段をより小型に構成できるため、全体として、当該温度補償型リング発振器を小型化することができる。
【００３４】
即ち、本発明においては、演算増幅器は、アナログスイッチのゲート信号を発生させればよく、請求項３に記載の温度補償型リング発振器のように、反転回路の電源を供給するものではないため、電流駆動能力の小さい素子を用いて構成することができるのである。
【００３５】
また更に、請求項６に記載の発明は、請求項１ないし請求項５のいずれかに記載の温度補償型リング発振器において、
上記温度補償手段は、更に、上記第１及び第２の制御端子の夫々に、該各制御端子への印加電圧を設定するための設定手段を備え、
該設定手段は、
デジタル値を記憶する記憶手段と、
該記憶手段に記憶されるデジタル値に応じた電圧を生成して上記制御端子に印加するＤ／Ａ変換器と、
からなることを特徴とする。
【００３６】
このように構成された請求項６に記載の温度補償型リング発振器においては、記憶手段に記憶されたデジタル値が、Ｄ／Ａ変換器にて所定のアナログ値に変換され、第１或は第２の設定電圧として、第１及び第２の制御端子に印加される。なお、記憶手段は、従来装置のＲＯＭのように、所定温度毎に、その温度に応じたデータを記憶するためものではなく、設定電圧を微調整するためのものであるため、僅かなビット数（ｎビットあれば２ｎ 段階の調整が可能）でよく、これに対応して、Ｄ／Ａ変換器もビット数の小さな小型のものを用いることができる。
【００３７】
従って、本発明によれば、従来装置と同様に、記憶手段及びＤ／Ａ変換器を備えているにも関わらず、従来装置に比べて小型に構成できる。
また、本発明によれば、第１及び第２の設定電圧を設定するための手段を、当該温度補償型リング発振器の外部に外付けする必要がなく、当該温度補償型リング発振器を用いて構成される装置を小型化できる。
【００３８】
しかも記憶手段は、第１及び第２の設定電圧を最適な値に設定することができ、このため、特に、当該温度補償型リング発振器を集積回路上に構成する場合には、リング発振器の発振周波数の精度を高いレベルに維持することができる。
即ち、当該温度補償型リング発振器を集積回路上に構成する場合、半導体プロセス上のばらつきにより、リング発振器や温度補償手段を構成する各種素子の特性が変動すると、リング発振器の遅延時間の温度特性と、温度補償手段にて生成される補償電圧の温度特性とがずれてしまい、遅延時間の温度変動が相殺されず、発振周波数の精度を悪化させてしまうのであるが、記憶手段の記憶内容を設定するだけで、第１及び第２の設定電圧を調整でき、簡単に補償電圧の特性を微調整できるため、リング発振器の発振周波数の精度を悪化させてしまうことがないのである。
【００３９】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、本発明が適用された第１実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【００４０】
図１に示すように、本実施例の温度補償型リング発振器２は、奇数個の反転回路１２をリング状に連結してなるリング発振器１０と、反転回路１２の遅延時間を温度補償する温度補償回路２０とにより構成されている。
このうちリング発振器１０を構成する反転回路１２は、ソース及びバルクを電源ラインＬに接続したＰＭＯＳトランジスタ１４と、ソース及びバルクを接地したＮＭＯＳトランジスタ１６とからなり、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子とする周知のＣＭＯＳインバータにより構成されている。
【００４１】
一方、温度補償回路２０は、非反転入力端子を所定の第１の設定電圧Ｖｒｅｆが印加される制御端子Ｔ１に接続した演算増幅器２２と、演算増幅器２２の出力電圧を分圧して反転入力端子に印加する分圧回路２４とからなり、所謂非反転増幅回路として構成されている。
【００４２】
そして、演算増幅器２２の出力端子が、温度補償回路２０の出力端子として、リング発振器１０を構成する各反転回路１２の電源ラインＬに接続されており、温度補償回路２０は、リング発振器１０の各反転回路１２に、分圧回路２４の分圧比と設定電圧Ｖｒｅｆとにより決まる補償電圧Ｖｃを供給している。
【００４３】
ここで、分圧回路２４は、ソース及びバルクを演算増幅器２２の出力端子に接続し、ドレイン及びゲートを反転入力端子に接続したＰＭＯＳトランジスタ２６と、ソース及びバルクを接地し、ドレインを演算増幅器２２の反転入力端子に接続し、ゲートを制御端子Ｔ２に接続したＮＭＯＳトランジスタ２８とにより構成されている。なお、制御端子Ｔ２には、しきい値近傍の所定電圧が設定電圧Ｖｑとして印加され、ＮＭＯＳトランジスタ２８のドレイン電流が正の温度特性を有するようにされている。
【００４４】
このように構成された分圧回路２４において、ＰＭＯＳトランジスタ２６の導通抵抗Ｒ１（Ｔ）は、温度Ｔの上昇に応じて増大し、ＮＭＯＳトランジスタ２８の導通抵抗Ｒ２（Ｔ）は、温度Ｔの上昇に応じて減少する。
このため、演算増幅器２２の反転入力端子への印加電圧は、温度Ｔの上昇に応じて低下し、その結果、演算増幅器２２の出力端子に表れる電圧、即ち、補償電圧Ｖｃは、これに応じて増大する。
【００４５】
ところで、反転回路１２は、これを構成するＭＯＳトランジスタ１４，１６の特性により、温度Ｔの上昇に応じて電流駆動能力が低下する。すると、次段の反転回路１２の入力に印加される電圧信号の立上がり、立下がりが鈍るため、遅延時間が増大する。一方、電源ラインＬに印加される電圧、即ち補償電圧Ｖｃが大きくなると、これに応じて、ＭＯＳトランジスタ１４，１６の導通時におけるゲート・ソース間電圧Ｖｇが大きくなるため、反転回路１２は電流駆動能力が向上し、遅延時間が減少する。この様子を図８に示す。
【００４６】
図８は、反転回路１２の電流駆動能力の変化、即ち、反転回路１２を構成するＭＯＳトランジスタ１４，１６のドレイン電流の変化量△Ｉｄを表す説明図であり、特性Ａは、温度Ｔをパラメータとし、また特性Ｂは、補償電圧Ｖｃをパラメータとして表したものである。なお、温度Ｔｏ，補償電圧Ｖｏの時のドレイン電流Ｉｄを基準としている。
【００４７】
即ち、第１の設定電圧Ｖｒｅｆを適宜設定して、リング発振器１０に電源電圧として印加される補償電圧Ｖｃを調整することにより、リング発振器１０の発振周波数を所定値に設定すると共に、第２の設定電圧Ｖｑを適宜設定して、補償電圧Ｖｃの温度特性を調整し、図８に示すように、補償電圧Ｖｃに対するドレイン電流の変化量△Ｉｄの特性が、温度Ｔに対するドレイン電流の変化量△Ｉｄの特性とは、対称的なものとなるように設定すれば、ドレイン電流の変化量△Ｉｄが互いに相殺され、反転回路１２の電流駆動能力が一定となり、反転回路１２の遅延時間が一定となるのである。
【００４８】
以上説明したように、本実施例の温度補償型リング発振器２によれば、温度上昇による反転回路１２の遅延時間の増大を、温度上昇に応じて補償電圧Ｖｃ、即ち反転回路１２の電源電圧が上昇することによる遅延時間の減少により相殺するようにされているので、反転回路１２の遅延時間は温度によらず略一定となり、その結果、リング発振器１０の発振周波数を安定化することができる。
【００４９】
また、本実施例の温度補償型リング発振器２によれば、リング発振器１０に遅延を制御するための手段を何等付加することなく、温度補償回路２０を付加するという最小限の構成変更にて作製することができ、しかも温度補償回路２０は、演算増幅器２２と、ＭＯＳトランジスタ２６，２８からなる分圧回路２４とにより構成された極めて簡易なものであるため、容易にしかも小型に構成できる。
【００５０】
また、本実施例においては、分圧回路２４を構成するＰＭＯＳトランジスタ２６のバルクがソースに接続され、補償電圧Ｖｃが温度Ｔ及び設定電圧Ｖｒｅｆ，Ｖｑのみの影響を受け、電源電圧の影響を受けることのないようにされており、また、反転回路１２を構成するＰＭＯＳトランジスタ１４のバルクもソースに接続され、反転回路１２の遅延時間の特性が、温度Ｔ及び補償電圧Ｖｃのみの影響を受け、電源電圧の影響を受けることがないようにされている。
【００５１】
従って、本実施例の温度補償型リング発振器２によれば、使用する電源電圧の大きさを変更したとしても、補償電圧Ｖｃは変化しないため、設定電圧Ｖｒｅｆ，Ｖｑの設定を変更することなくそのまま使用することができ、また、電源の精度が悪く、電源電圧が変動するような場合であっても、発振周波数が変動することがないため、装置の操作性，信頼性を向上させることができる。
【００５２】
次に、第２実施例について説明する。
本実施例の温度補償型リング発振器４は、第１実施例と同様に、リング発振器１０と、温度補償回路３０とにより構成されている。なお、リング発振器１０は、第１実施例にて説明したものと全く同様であるため、ここでは説明を省略する。
【００５３】
一方、温度補償回路３０は、図２に示すように、第１実施例の温度補償回路２０と同様に、非反転増幅回路を構成する演算増幅器２２及び分圧回路２４を備え、更に、第１の設定電圧Ｖｒｅｆを発生させるためのデジタル値を記憶するメモリ３２と、第２の設定電圧Ｖｑを発生させるためのデジタル値を記憶するメモリ３４と、メモリ３２に記憶されたデジタル値に基づいて所定の電圧値を発生させ、制御端子Ｔ１に印加するＤ／Ａ変換回路３６と、メモリ３４に記憶されたデジタル値に基づいて電圧値を発生させ、制御端子Ｔ２に印加するＤ／Ａ変換回路３８とを備えることにより構成されている。
【００５４】
ここで、図３は、メモリ３２，３４及びＤ／Ａ変換回路３６，３８の詳細な構成を表す電気回路図である。
図３に示すように、メモリ３２（メモリ３４も全く同じ構成）は、夫々が１ビットのデータを記憶するメモリセル５６を４個備えてなる周知の４ビットＥＰＲＯＭとして構成されている。即ち、メモリセル５６は、ソースを接地し、ゲートをデータ書込端子Ｗに接続したセルトランジスタ５８と、ドレインをセルトランジスタ５８のドレインに接続し、ソースを電源Ｖｄｄに接続し、ゲートを接地したＰチャネルＭＯＳ型トランジスタからなる負荷トランジスタ６０と、セルトランジスタ５８のドレイン電位を、所定のしきい値にてコンパレートして出力するインバータ６２とにより構成されている。
【００５５】
そして、セルトランジスタ５８は、ゲート・基板間に周囲から絶縁されたフローティングゲートを有し、このフローティングゲートに電荷が蓄積されているか否かにより、メモリセル５６の出力が決まる。即ち、フローティングゲートに電荷が蓄積されていない場合、セルトランジスタ５８は導通状態となり、ドレイン電位がＬｏｗ レベルとなるため、インバータ６２を介することによりメモリセル５６の出力はＨｉｇｈレベルとなる。一方、フローティングゲートに電荷が蓄積されている場合、セルトランジスタ５８は非導通状態となり、ドレイン電位がＨｉｇｈレベルとなるためメモリセルの出力はＬｏｗ レベルとなる。
【００５６】
なお、メモリセル５６へのデータの書込、即ちフローティングゲートへの電荷の蓄積は、ゲート及びドレインに高電圧（１０〜２０Ｖ）を印加してドレイン電流を流すことにより行い、データの消去、即ちフローティングゲートに蓄積された電荷の放出は、セルトランジスタ５８に紫外線を照射することにより行う。
【００５７】
一方、Ｄ／Ａ変換回路３６（Ｄ／Ａ変換回路３８も全く同じ構成）は、抵抗値Ｒの抵抗を３個，及び抵抗値２Ｒの抵抗を５個用いてなるはしご形抵抗回路６４を中心に構成された周知のＲ−２Ｒ型Ｄ／Ａ変換回路であり、４ビットのデジタル値を入力する入力端子の夫々には、デジタル入力バッファとしてのインバータ６６が設けられ、抵抗回路６４にて生成された電圧信号を外部に出力する出力端子には、アナログ出力バッファとして構成された演算増幅器６８が設けられている。
【００５８】
そして、このＤ／Ａ変換回路３６，３８は、メモリ３２，３４に記憶されたデジタル値に応じて１６段階の電圧値を設定する。
以上説明したように、本実施例の温度補償型リング発振器４は、第１実施例の温度補償型リング発振器４に、メモリ３２，３４と、Ｄ／Ａ変換回路３６，３８を付加したものであるため、第１実施例と同様の効果が得られるだけでなく、本実施例によれば、設定電圧Ｖｒｅｆ，Ｖｑを変更することにより、補償電圧Ｖｃの温度特性を容易に微調整できるため、装置の信頼性を向上させることができる。
【００５９】
即ち、例えば、当該温度補償型リング発振器４をＣＭＯＳ集積回路として構成した場合、製造上のばらつきにより、反転回路１２や分圧回路２４を構成するＭＯＳトランジスタ１４，１６，２６，２８等の特性がばらつき、反転回路１２の遅延時間の温度特性や、補償電圧Ｖｃの温度特性が、設計時とはずれてしまうことがあるが、設定電圧Ｖｒｅｆ，Ｖｑの設定を変更することにより、補償電圧Ｖｃの温度特性を、ずれてしまった特性に合わせて微調整できるため、発振周波数の温度に対する安定性を悪化させることがなく、信頼性を向上させることができるのである。
【００６０】
また、本実施例によれば、設定電圧Ｖｒｅｆ，Ｖｑを設定するための設定器具を外付けする必要がないので、当該温度補償型リング発振器４を用いて構成される装置をより小型化できる。
なお、本実施例においては、設定電圧Ｖｒｅｆ，Ｖｑを４ビットにて設定するようにされているが、必要に応じてビット数を増減させてもよい。
【００６１】
また、メモリ３２，３４として、ＥＰＲＯＭを用いているが、記憶された内容が保持されるものであればどのようなものでもよく、例えば、ＥＥＰＲＯＭ，フラッシュメモリ，バッテリバックアップされたＲＡＭ，ヒューズ等でもよい。
更に、Ｄ／Ａ変換回路３６，３８としてＲ−２Ｒ型を用いているが、△Σ型等を用いてもよい。
【００６２】
次に、第３実施例について説明する。
本実施例の温度補償型リング発振器６は、図４に示すように、第１及び第２実施例と同様に、リング発振器４０と、温度補償回路２０ａとにより構成されている。
なお、温度補償回路２０ａは、第１実施例の温度補償回路２０において、分圧回路２４に代えて、ＰＭＯＳトランジスタ２６のバルクを、ソースではなく、電源Ｖｄｄに接続してなる分圧回路２４ａを用いている以外は、第１実施例の温度補償回路２０と全く同様である。
【００６３】
これは、本実施例では、第１及び第２実施例とは異なり、後述するリング発振器４０が電源Ｖｄｄに接続され、電源電圧の変動の影響を受けるように構成されているため、分圧回路２４ａも電源電圧の変動の影響が反映されるように、ソースではなく、電源Ｖｄｄに接続されているのである。
【００６４】
一方、リング発振器４０は、リング状に連結された奇数個の反転回路４２と、温度補償回路２０ａからの補償電圧Ｖｃに基づき、反転回路４２の遅延時間を制御するため、補償電圧Ｖｃをレベル変換した電圧を補償電圧Ｖｃと共に各反転回路４２に供給するレベル変換回路４６とにより構成されている。
【００６５】
このうち反転回路４２は、ソース及びバルクを電源Ｖｄｄに接続したＰＭＯＳトランジスタ１４、及びソース及びバルクを接地したＮＭＯＳトランジスタ１６を、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子としてなる周知のＣＭＯＳインバータと、一方のドレインを他方のソースに夫々接続し、その一端をＣＭＯＳインバータの出力に接続し、他端を当該反転回路４２の出力端子としたＮＭＯＳトランジスタ４８及びＰＭＯＳトランジスタ５０からなる周知のアナログスイッチ４４とにより構成されている。
【００６６】
なお、アナログスイッチ４４は、ＮＭＯＳトランジスタ４８のゲートが第１の制御ラインＬｎに接続され、ＰＭＯＳトランジスタ５０のゲートが第２の制御ラインＬｐに接続され、これら第１及び第２の制御ラインＬｎ，Ｌｐの電圧レベルに応じて、反転回路４２の出力の電流駆動能力を制御するようにされている。
【００６７】
また、レベル変換回路４６は、ソース及びバルクを電源Ｖｄｄに接続したＰＭＯＳトランジスタ５２と、ソース及びバルクを接地し、ドレインをＰＭＯＳトランジスタ５２のドレイン及びゲートに接続したＮＭＯＳトランジスタ５４と、により構成され、ＮＭＯＳトランジスタ５４のゲートに、温度補償回路２０ａの出力、及び第１の制御ラインＬｎが接続され、ＰＭＯＳトランジスタ５２のドレイン及びゲートに、第２の制御ラインＬｐが接続されている。
【００６８】
そして、レベル変換回路４６では、ＮＭＯＳトランジスタ５４が補償電圧Ｖｃに応じた導通状態となり、補償電圧Ｖｃが大きいほどＮＭＯＳトランジスタ５４のドレイン電位が下降し、逆に、補償電圧Ｖｃが小さいほどドレイン電位は上昇する。しかもその電位は、ＰＭＯＳトランジスタ５２のゲートと同電位にされているため、ＰＭＯＳトランジスタ５２に、ＮＭＯＳトランジスタ５４と同じ大きさのドレイン電流を流すような電位となり、通常、電源電圧の１／２に対して、補償電圧Ｖｃとは略対称的な電位となる。
その結果、補償電圧Ｖｃの上昇に応じて、アナログスイッチ４４を構成するＮＭＯＳトランジスタ４８のゲート電圧は大きくなり、またＰＭＯＳトランジスタ５０のゲート電圧は小さくなることにより、いずれのトランジスタ４８，５０もドレイン電流の駆動能力が向上し、即ちアナログスイッチ４４の電流駆動能力が向上する。
【００６９】
ところで、アナログスイッチ４４の電流駆動能力は、ＰＭＯＳトランジスタ１４及びＮＭＯＳトランジスタ１６からなるＣＭＯＳインバータの電流駆動能力より小さくなるように設定されており、反転回路４２の電流駆動能力は、アナログスイッチ４４の電流駆動能力のみにより決定される。
【００７０】
そして、アナログスイッチ４４は、これを構成するＭＯＳトランジスタ４８，５０の特性により、温度Ｔの上昇に応じて電流駆動能力が低下するが、この温度に対する電流駆動能力の特性は、第２の設定電圧Ｖｑを適宜設定し、補償電圧Ｖｃに対する電流駆動能力の特性を調整することにより相殺することができ、その結果、アナログスイッチ４４の電流駆動能力，延いては反転回路４２の遅延時間を、温度によらず略一定とすることができる。
【００７１】
以上説明したように、本実施例の温度補償型リング発振器６によれば、反転回路４２の電流駆動能力は、ＣＭＯＳインバータによらずアナログスイッチ４４により決定されるようにされており、しかも、アナログスイッチ４４の電流駆動能力が温度によらず一定となるように温度補償されているため、反転回路４２の遅延時間が一定となり、延いては、リング発振器４０の発振周波数を安定化することができる。
【００７２】
また本実施例によれば、反転回路４２を構成するＣＭＯＳインバータ、アナログスイッチ４４、及びレベル変換回路４６は、すべてＰＭＯＳトランジスタとＮＭＯＳトランジスタとを組み合わせて構成されているため、当該温度補償型リング発振器６を容易にＣＭＯＳ集積回路として実現することができる。
【００７３】
更に、本実施例によれば、補償電圧Ｖｃは、レベル変換回路４６及びアナログスイッチ４４の各ＮＭＯＳトランジスタ５４，４８のゲートに所定電圧を印加するものであり、第１及び第２実施例のように、反転回路４２に電源を供給するためのものではないため、演算増幅器２２を電流駆動能力の小さい素子を用いて構成することができ、温度補償回路２０ａをより小型化できる。
【００７４】
次に、第４実施例について説明する。
本実施例の温度補償型リング発振器８は、第１ないし第３実施例と同様に、リング発振器４０と温度補償回路３０ａとにより構成されている。
そして、図５に示すように、リング発振器４０は、第３実施例にて説明したものと全く同様であり、また、温度補償回路３０ａは、第２実施例の温度補償回路３０において、分圧回路２４に代えて、ＰＭＯＳトランジスタ２６のバルクを、ソースではなく、電源Ｖｄｄに接続してなる分圧回路２４ａを用いている以外は、第２実施例の温度補償回路３０と全く同様である。
【００７５】
従って、本実施例によれば、第３実施例と同様に、温度補償回路３０ａからの補償電圧Ｖｃにより、アナログスイッチ４４の電流駆動能力を制御して、各反転回路４２の遅延が温度によらず一定となるようにされているので、安定した発振周波数を得ることができる。
【００７６】
また、第２実施例と同様に、メモリ３２，３４及びＤ／Ａ変換回路３６，３８により設定電圧Ｖｒｅｆ，Ｖｑを設定し、補償電圧Ｖｃの温度特性を微調整できるようにされているので、当該温度補償型リング発振器８をＣＭＯＳ集積回路上に構成する場合であっても、発振周波数の温度に対する安定性を劣化させることがなく、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【図２】第２実施例の温度補償型リング発振器の全体構成を表す一部ブロック図を含む電気回路図である。
【図３】メモリとＤ／Ａ変換回路の詳細構成を表す電気回路図である。
【図４】第３実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【図５】第４実施例の温度補償型リング発振器の全体構成を表す一部ブロック図を含む電気回路図である。
【図６】補償電圧Ｖｃと、第１及び第２の設定電圧Ｖｒｅｆ，Ｖｑとの関係を表す説明図である。
【図７】ＭＯＳ型トランジスタの電流特性を表すグラフである。
【図８】反転回路において遅延が相殺される原理を表す説明図である。
【図９】従来のリング発振器の構成を表す電気回路図である。
【図１０】従来の温度補償型リング発振器の構成を表す説明図である。
【符号の説明】
２，４，６…温度補償型リング発振器 １０…リング発振器
１２，４２…反転回路 １４，２６，５０，５２…ＰＭＯＳトランジスタ
１６，２８，４８，５４…ＮＭＯＳトランジスタ
２０，２０ａ，３０，３０ａ…温度補償回路 ２２，６８…演算増幅器
２４，２４ａ…分圧回路 ３２，３４…メモリ ３６，３８…Ｄ／Ａ変換回路
４０…リング発振器 ４４…アナログスイッチ ４６…レベル変換回路
５６…メモリセル ５８…セルトランジスタ ６０…負荷トランジスタ
６２，６６…インバータ ６４…抵抗回路
【発明の属する技術分野】
本発明は、温度によらず一定の発振周波数にて発振する温度補償型リング発振器に関し、特にＭＯＳ型半導体集積回路に適した温度補償型発振回路に関する。
【０００２】
【従来の技術】
従来より、発振回路の一つとして、図９に示すように、奇数個（図では３段）の反転回路ＩＮＶをリング状に連結してなるリング発振器ＯＳＣが知られている。なお、反転回路ＩＮＶは、ソースを電源Ｖｄｄに接続したＰチャネルＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタとよぶ）Ｔｒ１と、ソースを接地したＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）Ｔｒ２とからなり、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子とする周知のＣＭＯＳインバータにより構成されている。
【０００３】
このようなリング発振器ＯＳＣの発振周波数ｆは、各反転回路ＩＮＶの立上がり遅延時間をｔｐｄｒ、立下がり遅延時間をｔｐｄｆ、反転回路ＩＮＶの連結段数をＮとすると、一般に次式にて与えられる。
ｆ＝１／｛Ｎ（ｔｐｄｒ＋ｔｐｄｆ）｝ ・・・（１）
なお、遅延時間ｔｐｄｒ，ｔｐｄｆは、反転回路ＩＮＶを構成するトランジスタＴｒ１，Ｔｒ２のドレイン電流の駆動能力（以下、電流駆動能力とよぶ）と、反転回路ＩＮＶの負荷容量とで決まる時定数に依存する。
【０００４】
そして、トランジスタＴｒ１，Ｔｒ２の電流駆動能力は、温度が上昇する程、低下するという温度特性を有するため、これに応じて各反転回路ＩＮＶの遅延時間ｔｐｄｒ，ｔｐｄｆは増大し、その結果、リング発振器ＯＳＣの発振周波数は温度に応じて変動し、安定した発振周波数が得られないという問題があった。
【０００５】
このような問題を解決するものとして、例えば、特開平４−１３９９１１号公報には、図１０に示すように、ＰＭＯＳトランジスタＴｒ１及びＮＭＯＳトランジスタＴｒ２からなるＣＭＯＳインバータに、各トランジスタＴｒ１，Ｔｒ２に流れるドレイン電流を制御するための制御用トランジスタＴｒ３（ＰＭＯＳ），Ｔｒ４（ＮＭＯＳ）を、各トランジスタＴｒ１，Ｔｒ２のソース側に夫々直列に接続してなる反転回路ＩＮＶａを、奇数個リング状に連結することにより構成されたリング発振器ＯＳＣａと、トランジスタＴｒ１，Ｔｒ２に流れるドレイン電流が温度によらず一定となるように制御用トランジスタＴｒ３，Ｔｒ４のゲート電圧を制御し、各反転回路ＩＮＶａの遅延時間が一定となるようにする温度補償回路７０とにより構成された温度補償型のリング発振器が開示されている。
【０００６】
そして、温度補償回路７０は、周囲温度を検出する温度センサ７２と、温度センサ７２の検出値をデジタル値に変換するＡ／Ｄ変換回路７４と、Ａ／Ｄ変換回路７４からのデジタル値をアドレスとして、予め記憶された所定値を出力するＲＯＭ７６，７８と、ＲＯＭ７６，７８の出力値を夫々制御用トランジスタＴｒ３，Ｔｒ４のゲートを駆動するための電圧値に変換するＤ／Ａ変換回路８０，８２とにより構成され、ＲＯＭ７６，７８には、トランジスタＴｒ１，Ｔｒ２のドレイン電流が温度よらず一定となるようなゲート電圧を発生させるためのデータが予め記憶されてる。
【０００７】
【発明が解決しようとする課題】
しかし、この装置では、リング発振器ＯＳＣａに付加される温度補償回路７０が、温度センサ７２の検出信号を一旦デジタル値に変換し、デジタル的にデータを処理した後、再度アナログ値に変換しているため、構成が複雑になると共に、装置が大型化し、例えば、集積回路として構成した場合にも、その占有面積を増大させてしまうという問題があった。
【０００８】
本発明は、上記問題点を解決するために、温度変動に対して発振周波数を安定させることができ、しかも、小型化が可能な温度補償型リング発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
入力信号を反転して出力すると共に、温度に応じて反転動作の遅延時間が変動する反転回路を奇数個リング状に連結してなるリング発振器と、
該リング発振器を構成する各反転回路の遅延時間を制御することにより、該リング発振器の発振周波数を温度によらず一定となるように温度補償する温度補償手段と、
からなる温度補償型リング発振器において、
上記温度補償手段は、
非反転入力端子を、第１の設定電圧が印加される第１の制御端子に接続した演算増幅器と、
該演算増幅器の出力端子と反転入力端子との間に接続された第１の素子、及び上記演算増幅器の反転入力端子とグランドとの間に接続され、しかも、第２の制御端子に印加される第２の設定電圧に応じて温度特性を変更可能な第２の素子からなり、上記演算増幅器の出力端子から出力される補償電圧を分圧して該演算増幅器の反転入力端子に印加する分圧回路と、
を備え、上記補償電圧により、上記反転回路への印加電圧、或いは上記反転回路を構成する素子を制御するように構成されていると共に、上記補償電圧の温度特性に基づく上記反転回路の遅延時間の変動によって、上記反転回路の温度に応じた遅延時間の変動が相殺されるように、該補償電圧の温度特性を決定する上記第１及び第２の素子の温度特性の極性や前記第１及び第２設定電圧が選択，設定されていることを特徴とする。
【００１０】
このように構成された請求項１に記載の温度補償型リング発振器において、温度補償手段に備えられた演算増幅器、第１の素子、第２の素子は、周知の非反転増幅回路を構成する。
即ち、第１の素子の抵抗値をＲ１（Ｔ）、第２の素子の抵抗値をＲ２（Ｔ）、非反転入力端子に印加される第１の設定電圧をＶｒｅｆとすると、演算増幅器の出力端子から出力される補償電圧Ｖｃは、次式にて表される。
【００１１】
Ｖｃ＝（Ｒ１（Ｔ）／Ｒ２（Ｔ）＋１）・Ｖｒｅｆ ・・・（２）
なお、Ｔは温度であり、Ｒ１（Ｔ），Ｒ２（Ｔ）は、抵抗値が温度特性を有することを表す。
そして、本発明では、抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）の温度特性が互いに異なることから、周囲温度Ｔの変化に応じてＲ１（Ｔ）／Ｒ２（Ｔ）の値が変化し、補償電圧Ｖｃは所定の温度特性を有することになる。例えば、Ｒ１（Ｔ）／Ｒ２（Ｔ）の値が、温度Ｔに対して単調に増加する場合、補償電圧Ｖｃは、図６に実線にて示すような特性を有する。なお、簡単のために、温度特性を直線にて示す。
【００１２】
ここで、第１の設定電圧Ｖｒｅｆの設定値を変化させると、（２）式から明かなように、補償電圧Ｖｃの電圧レベルが変化し、従って、補償電圧の温度特性は、図６に点線にて示すように、その傾きを保持したまま、設定電圧Ｖｒｅｆに応じてシフトする。
【００１３】
一方、第２の設定電圧Ｖｑを変更して、第２の素子の抵抗値Ｒ２（Ｔ）の温度特性を変化させると、これに応じてＲ１（Ｔ）／Ｒ２（Ｔ）の値が変化し、延いては、図６に一点鎖線にて示すように、温度特性の傾きが変化する。
つまり、第１の素子及び第２の素子の温度特性の極性（温度Ｔに対して抵抗値が増加／減少のいずれの方向に変化するか）、第１の設定電圧Ｖｒｅｆ及び第２の設定電圧Ｖｑを適宜選択，設定することにより、任意の温度特性（電圧レベル、傾き）を有する補償電圧Ｖｃを生成できる。
【００１４】
従って、本発明の温度補償型リング発振器によれば、演算増幅器と分圧回路とにより温度に応じて生成される補償電圧Ｖｃの温度特性を任意に設定できるため、この補償電圧Ｖｃをそのままリング発振器の遅延時間を制御するための制御信号として用いることができ、その結果、従来装置において温度センサの検出信号を、リング発振器の制御に適した制御信号に変換するために用いられていたＡ／Ｄ変換器７４，ＲＯＭ７６，７８，Ｄ／Ａ変換回路８０，８２といった構成を省略できるため、当該温度補償型リング発振器を大幅に小型化できる。
【００１５】
次に、請求項２に記載の発明は、請求項１に記載の温度補償型リング発振器において、
上記第１の素子は、ソースを上記演算増幅器の出力端子に接続し、ドレイン及びゲートを該演算増幅器の反転入力端子に接続したＰチャネルＭＯＳ型トランジスタからなると共に、
上記第２の素子は、ソースを接地し、ドレインを上記演算増幅器の反転入力端子に接続し、ゲートを第２の制御端子に接続したＮチャネルＭＯＳ型トランジスタからなり、
上記第２の制御端子には、第２の設定電圧として、ＮチャネルＭＯＳ型トランジスタのしきい値近傍の所定電圧を印加することを特徴とする。
【００１６】
このように構成された請求項２に記載の温度補償型リング発振器においては、第１の素子としてのＰチャネルＭＯＳ型トランジスタは、温度上昇に対してドレイン電流の駆動能力が低下するため導通抵抗（式（２）のＲ１（Ｔ）に相当）が大きくなり、一方、第２の素子としてのＮチャネルＭＯＳ型トランジスタは、温度上昇に対してドレイン電流の駆動能力が向上するため導通抵抗（式（２）のＲ２（Ｔ）に相当）が小さくなる。
【００１７】
ここで、図７は、ＭＯＳ型トランジスタのドレイン電流Ｉｄの特性である。
図７に示すように、ＭＯＳ型トランジスタのドレイン電流Ｉｄは、ドレイン・ソース間電圧Ｖｄを一定とした場合、ゲート・ソース間電圧Ｖｇの増大に応じて指数関数的に増大し、しかも、ゲート・ソース間電圧Ｖｇが所定電圧Ｖａより大きい領域では、温度Ｔの上昇に応じて減少し、所定電圧Ｖａより小さい領域では、温度Ｔの上昇に応じて増大する特性を有する。そして、温度Ｔに対してドレイン電流Ｉｄが変化しない所定電圧Ｖａにおける特性曲線の接線を延長し、ドレイン電流Ｉｄ＝０となるゲート・ソース間電圧Ｖｇをしきい値Ｖｔと呼ぶ。
【００１８】
即ち、ドレインとゲートとが接続された第１の素子としてのＰチャネルＭＯＳ型トランジスタでは、ゲート・ソース間電圧Ｖｇとドレイン・ソース間電圧Ｖｄとが等しく、しかも、ドレイン・ソース間電圧Ｖｄは、通常、所定電圧Ｖａより十分に大きくなることから、温度Ｔの上昇に応じて導通抵抗が大きくなるのであり、また、ゲートが第２の制御端子に接続された第２の素子としてのＮチャネルＭＯＳ型トランジスタは、ゲート・ソース間電圧Ｖｇがしきい値近傍に設定されるため、温度Ｔの上昇に応じて導通抵抗が小さくなるのである。
【００１９】
このように、本発明によれば、第１及び第２の素子のいずれもが、温度Ｔの上昇に対して、（２）式におけるＲ１（Ｔ）／Ｒ２（Ｔ）の値を増大させるように変化するため、温度Ｔに対する感度のよい補償電圧Ｖｃを生成することができる。
また、本発明において所定の温度特性を有する補償電圧Ｖｃを発生させるための主要な構成要素である分圧回路は、ＰチャネルＭＯＳ型トランジスタ及びＮチャネル型ＭＯＳトランジスタのドレインを互いに接続してなり、ＣＭＯＳインバータと略同様の構成をしているため、特に、当該温度補償型リング発振器をＣＭＯＳ集積回路上に構成する場合、容易にしかも小型に作製することができる。
【００２０】
次に、請求項３に記載の発明は、請求項２に記載の温度補償型リング発振器において、
上記反転回路は、ソース及びバルクを電源ラインに接続したＰチャネルＭＯＳ型トランジスタと、ソース及びバルクを接地したＮチャネルＭＯＳ型トランジスタとを、ゲート同士を互いに接続して入力とし、ドレイン同士を互いに接続して出力としてなるＣＭＯＳインバータからなり、
上記電源ラインを、上記演算増幅器の出力端子に接続して、上記補償電圧が上記反転回路に印加されるように構成し、
温度上昇による上記反転回路の遅延時間の増大を、温度上昇に応じて上記反転回路に印加される補償電圧が増大することによる遅延時間の減少により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする。
【００２１】
このように構成された請求項３に記載の温度補償型リング発振器においては、反転回路に電源を供給する電源ラインに、温度補償手段からの補償電圧が印加されており、温度Ｔの上昇に応じて、反転回路の電源電圧は大きくなる。
ところで、反転回路を構成する各ＭＯＳ型トランジスタは、その導通時のゲート・ソース間電圧Ｖｇが反転回路に印加される電源電圧に略等しく、温度特性の極性が反転する所定電圧Ｖａに比べて十分に大きいため、温度Ｔが上昇するとドレイン電流Ｉｄの駆動能力が低下する。
【００２２】
一方、反転回路の電源電圧を大きくすると、導通状態となるトランジスタのゲート・ソース間電圧Ｖｇが大きくなるため、ドレイン電流Ｉｄの駆動能力が向上する。つまり、ドレイン電流Ｉｄの駆動能力と反転回路の負荷容量とにより決まる反転回路の遅延時間は、温度上昇に応じて増大し、また、電源電圧の増大に応じて減少する。
【００２３】
従って、本発明の温度補償型リング発振器によれば、温度上昇による反転回路の遅延時間の増大は、温度上昇に応じて補償電圧Ｖｃ、即ち反転回路の電源電圧が増大することによる遅延時間の減少により相殺されるため、反転回路の遅延時間を温度Ｔによらず略一定とすることができ、その結果、安定した発振周波数を得ることができる。
【００２４】
また、本発明によれば、反転回路の遅延時間の制御を行うために、反転回路に何等加工を施す必要がなく、従来のリング発振器に温度補償手段を付加するという最小限の構成の追加にて、リング発振器の発振周波数を安定化させることができる。
【００２５】
また次に、請求項４に記載の発明は、請求項３に記載の温度補償型リング発振器において、
上記分圧回路を構成する第１の素子としてのＰチャネルＭＯＳ型トランジスタは、バルクがソースに接続されていることを特徴とする。
【００２６】
このように構成された請求項４に記載の温度補償型リング発振器においては、第１の素子としてのＰチャネルＭＯＳ型トランジスタの特性が、電源電圧とは関係なく決定されるため、温度補償手段が出力する補償電圧も、電源電圧の影響を受けることなく生成される。
【００２７】
従って、本発明の温度補償型リング発振器によれば、当該装置に印加される電源電圧が変更されたとしても、第１及び第２の設定電圧を変更することなく同じ設定にて、様々な電源電圧の装置にて使用することができる。また、このように電源電圧の影響を受けないため、電源の安定度が悪く、使用中に電源電圧が変動するような場合であっても、安定した発振周波数を得ることができる。
【００２８】
更に、請求項５に記載の発明は、請求項２に記載の温度補償型リング発振器において、
上記反転回路は、出力または入力に、一方のドレインを他方のソースに夫々接続したＰチャネルＭＯＳ型トランジスタ及びＮチャネルＭＯＳ型トランジスタからなるアナログスイッチを備えると共に、
上記リング発振器は、上記補償電圧発生手段からの補償電圧を上記アナログスイッチのＮチャネルＭＯＳ型トランジスタのゲートに印加すると共に、該補償電圧を、上記反転回路の出力の中心電圧に対して、該補償電圧とは対称的な電圧レベルに変換して上記アナログスイッチのＰチャネルＭＯＳ型トランジスタのゲートに印加するレベル変換回路を備え、上記補償電圧により上記アナログスイッチの導通状態が制御されるように構成し、
更に、上記温度補償手段では、温度上昇に応じて上記補償電圧が増大するように該補償電圧の温度特性を設定することにより、
温度上昇による上記アナログスイッチの電流駆動能力の低下を、温度上昇に応じて該アナログスイッチを構成する各トランジスタのゲート・ソース間電圧が増大することによる該アナログスイッチの電流駆動能力の向上により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする温度補償型リング発振器。
【００２９】
このように構成された請求項５に記載の温度補償型リング発振器においては、レベル変換回路が、温度補償手段からの補償電圧、及びこの補償電圧をレベル変換した電圧を、アナログスイッチを構成するＮチャネルＭＯＳ型トランジスタ及びＰチャネルＭＯＳ型トランジスタのゲートに夫々印加する。そして、補償電圧が印加されるＮチャネルＭＯＳ型トランジスタのゲート電圧は、温度Ｔの上昇に応じて大きくなり、レベル変換回路にてレベル変換された電圧が印加されるＰチャネルＭＯＳ型トランジスタのゲート電圧は、温度Ｔの上昇に応じて小さくなる。
【００３０】
ところで、ＭＯＳ型トランジスタにて構成されたアナログスイッチでは、温度Ｔの上昇に応じて、各トランジスタのドレイン電流Ｉｄの駆動能力が低下するため、アナログスイッチの電流駆動能力は低下する。
一方、アナログスイッチを構成するＮチャネルＭＯＳ型トランジスタは、ゲート電圧が大きい程、また、ＰチャネルＭＯＳ型トランジスタは、ゲート電圧が小さい程、ドレイン電流Ｉｄの駆動能力が向上するため、温度Ｔの上昇に応じて、アナログスイッチの電流駆動能力は向上する。
【００３１】
従って、本発明の温度補償型リング発振器によれば、温度上昇によるアナログスイッチの電流駆動能力の低下分が、補償電圧Ｖｃによりゲート電圧が制御されることによる電流駆動能力の向上分にて相殺されるため、アナログスイッチの電流駆動能力を温度Ｔによらず略一定とすることができる。
【００３２】
ここで、このアナログスイッチの電流駆動能力を、ＣＭＯＳインバータの温度補償範囲内における電流駆動能力の最悪値より小さく設定すれば、アナログスイッチの電流駆動能力が反転回路の電流駆動能力となるため、反転回路の遅延時間は、ＣＭＯＳインバータの電流駆動能力には関係なく、アナログスイッチの電流駆動能力と、負荷容量とにより決定される。
【００３３】
その結果、反転回路の遅延時間が温度によらず略一定となるため、リング発振器の発振周波数を安定化させることができる。
なお、本発明によれば、リング発振器にアナログスイッチとレベル変換回路とを追加する必要があるが、温度補償手段の演算増幅器を、電流駆動能力の小さい素子にて構成することができ、温度補償手段をより小型に構成できるため、全体として、当該温度補償型リング発振器を小型化することができる。
【００３４】
即ち、本発明においては、演算増幅器は、アナログスイッチのゲート信号を発生させればよく、請求項３に記載の温度補償型リング発振器のように、反転回路の電源を供給するものではないため、電流駆動能力の小さい素子を用いて構成することができるのである。
【００３５】
また更に、請求項６に記載の発明は、請求項１ないし請求項５のいずれかに記載の温度補償型リング発振器において、
上記温度補償手段は、更に、上記第１及び第２の制御端子の夫々に、該各制御端子への印加電圧を設定するための設定手段を備え、
該設定手段は、
デジタル値を記憶する記憶手段と、
該記憶手段に記憶されるデジタル値に応じた電圧を生成して上記制御端子に印加するＤ／Ａ変換器と、
からなることを特徴とする。
【００３６】
このように構成された請求項６に記載の温度補償型リング発振器においては、記憶手段に記憶されたデジタル値が、Ｄ／Ａ変換器にて所定のアナログ値に変換され、第１或は第２の設定電圧として、第１及び第２の制御端子に印加される。なお、記憶手段は、従来装置のＲＯＭのように、所定温度毎に、その温度に応じたデータを記憶するためものではなく、設定電圧を微調整するためのものであるため、僅かなビット数（ｎビットあれば２ｎ 段階の調整が可能）でよく、これに対応して、Ｄ／Ａ変換器もビット数の小さな小型のものを用いることができる。
【００３７】
従って、本発明によれば、従来装置と同様に、記憶手段及びＤ／Ａ変換器を備えているにも関わらず、従来装置に比べて小型に構成できる。
また、本発明によれば、第１及び第２の設定電圧を設定するための手段を、当該温度補償型リング発振器の外部に外付けする必要がなく、当該温度補償型リング発振器を用いて構成される装置を小型化できる。
【００３８】
しかも記憶手段は、第１及び第２の設定電圧を最適な値に設定することができ、このため、特に、当該温度補償型リング発振器を集積回路上に構成する場合には、リング発振器の発振周波数の精度を高いレベルに維持することができる。
即ち、当該温度補償型リング発振器を集積回路上に構成する場合、半導体プロセス上のばらつきにより、リング発振器や温度補償手段を構成する各種素子の特性が変動すると、リング発振器の遅延時間の温度特性と、温度補償手段にて生成される補償電圧の温度特性とがずれてしまい、遅延時間の温度変動が相殺されず、発振周波数の精度を悪化させてしまうのであるが、記憶手段の記憶内容を設定するだけで、第１及び第２の設定電圧を調整でき、簡単に補償電圧の特性を微調整できるため、リング発振器の発振周波数の精度を悪化させてしまうことがないのである。
【００３９】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、本発明が適用された第１実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【００４０】
図１に示すように、本実施例の温度補償型リング発振器２は、奇数個の反転回路１２をリング状に連結してなるリング発振器１０と、反転回路１２の遅延時間を温度補償する温度補償回路２０とにより構成されている。
このうちリング発振器１０を構成する反転回路１２は、ソース及びバルクを電源ラインＬに接続したＰＭＯＳトランジスタ１４と、ソース及びバルクを接地したＮＭＯＳトランジスタ１６とからなり、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子とする周知のＣＭＯＳインバータにより構成されている。
【００４１】
一方、温度補償回路２０は、非反転入力端子を所定の第１の設定電圧Ｖｒｅｆが印加される制御端子Ｔ１に接続した演算増幅器２２と、演算増幅器２２の出力電圧を分圧して反転入力端子に印加する分圧回路２４とからなり、所謂非反転増幅回路として構成されている。
【００４２】
そして、演算増幅器２２の出力端子が、温度補償回路２０の出力端子として、リング発振器１０を構成する各反転回路１２の電源ラインＬに接続されており、温度補償回路２０は、リング発振器１０の各反転回路１２に、分圧回路２４の分圧比と設定電圧Ｖｒｅｆとにより決まる補償電圧Ｖｃを供給している。
【００４３】
ここで、分圧回路２４は、ソース及びバルクを演算増幅器２２の出力端子に接続し、ドレイン及びゲートを反転入力端子に接続したＰＭＯＳトランジスタ２６と、ソース及びバルクを接地し、ドレインを演算増幅器２２の反転入力端子に接続し、ゲートを制御端子Ｔ２に接続したＮＭＯＳトランジスタ２８とにより構成されている。なお、制御端子Ｔ２には、しきい値近傍の所定電圧が設定電圧Ｖｑとして印加され、ＮＭＯＳトランジスタ２８のドレイン電流が正の温度特性を有するようにされている。
【００４４】
このように構成された分圧回路２４において、ＰＭＯＳトランジスタ２６の導通抵抗Ｒ１（Ｔ）は、温度Ｔの上昇に応じて増大し、ＮＭＯＳトランジスタ２８の導通抵抗Ｒ２（Ｔ）は、温度Ｔの上昇に応じて減少する。
このため、演算増幅器２２の反転入力端子への印加電圧は、温度Ｔの上昇に応じて低下し、その結果、演算増幅器２２の出力端子に表れる電圧、即ち、補償電圧Ｖｃは、これに応じて増大する。
【００４５】
ところで、反転回路１２は、これを構成するＭＯＳトランジスタ１４，１６の特性により、温度Ｔの上昇に応じて電流駆動能力が低下する。すると、次段の反転回路１２の入力に印加される電圧信号の立上がり、立下がりが鈍るため、遅延時間が増大する。一方、電源ラインＬに印加される電圧、即ち補償電圧Ｖｃが大きくなると、これに応じて、ＭＯＳトランジスタ１４，１６の導通時におけるゲート・ソース間電圧Ｖｇが大きくなるため、反転回路１２は電流駆動能力が向上し、遅延時間が減少する。この様子を図８に示す。
【００４６】
図８は、反転回路１２の電流駆動能力の変化、即ち、反転回路１２を構成するＭＯＳトランジスタ１４，１６のドレイン電流の変化量△Ｉｄを表す説明図であり、特性Ａは、温度Ｔをパラメータとし、また特性Ｂは、補償電圧Ｖｃをパラメータとして表したものである。なお、温度Ｔｏ，補償電圧Ｖｏの時のドレイン電流Ｉｄを基準としている。
【００４７】
即ち、第１の設定電圧Ｖｒｅｆを適宜設定して、リング発振器１０に電源電圧として印加される補償電圧Ｖｃを調整することにより、リング発振器１０の発振周波数を所定値に設定すると共に、第２の設定電圧Ｖｑを適宜設定して、補償電圧Ｖｃの温度特性を調整し、図８に示すように、補償電圧Ｖｃに対するドレイン電流の変化量△Ｉｄの特性が、温度Ｔに対するドレイン電流の変化量△Ｉｄの特性とは、対称的なものとなるように設定すれば、ドレイン電流の変化量△Ｉｄが互いに相殺され、反転回路１２の電流駆動能力が一定となり、反転回路１２の遅延時間が一定となるのである。
【００４８】
以上説明したように、本実施例の温度補償型リング発振器２によれば、温度上昇による反転回路１２の遅延時間の増大を、温度上昇に応じて補償電圧Ｖｃ、即ち反転回路１２の電源電圧が上昇することによる遅延時間の減少により相殺するようにされているので、反転回路１２の遅延時間は温度によらず略一定となり、その結果、リング発振器１０の発振周波数を安定化することができる。
【００４９】
また、本実施例の温度補償型リング発振器２によれば、リング発振器１０に遅延を制御するための手段を何等付加することなく、温度補償回路２０を付加するという最小限の構成変更にて作製することができ、しかも温度補償回路２０は、演算増幅器２２と、ＭＯＳトランジスタ２６，２８からなる分圧回路２４とにより構成された極めて簡易なものであるため、容易にしかも小型に構成できる。
【００５０】
また、本実施例においては、分圧回路２４を構成するＰＭＯＳトランジスタ２６のバルクがソースに接続され、補償電圧Ｖｃが温度Ｔ及び設定電圧Ｖｒｅｆ，Ｖｑのみの影響を受け、電源電圧の影響を受けることのないようにされており、また、反転回路１２を構成するＰＭＯＳトランジスタ１４のバルクもソースに接続され、反転回路１２の遅延時間の特性が、温度Ｔ及び補償電圧Ｖｃのみの影響を受け、電源電圧の影響を受けることがないようにされている。
【００５１】
従って、本実施例の温度補償型リング発振器２によれば、使用する電源電圧の大きさを変更したとしても、補償電圧Ｖｃは変化しないため、設定電圧Ｖｒｅｆ，Ｖｑの設定を変更することなくそのまま使用することができ、また、電源の精度が悪く、電源電圧が変動するような場合であっても、発振周波数が変動することがないため、装置の操作性，信頼性を向上させることができる。
【００５２】
次に、第２実施例について説明する。
本実施例の温度補償型リング発振器４は、第１実施例と同様に、リング発振器１０と、温度補償回路３０とにより構成されている。なお、リング発振器１０は、第１実施例にて説明したものと全く同様であるため、ここでは説明を省略する。
【００５３】
一方、温度補償回路３０は、図２に示すように、第１実施例の温度補償回路２０と同様に、非反転増幅回路を構成する演算増幅器２２及び分圧回路２４を備え、更に、第１の設定電圧Ｖｒｅｆを発生させるためのデジタル値を記憶するメモリ３２と、第２の設定電圧Ｖｑを発生させるためのデジタル値を記憶するメモリ３４と、メモリ３２に記憶されたデジタル値に基づいて所定の電圧値を発生させ、制御端子Ｔ１に印加するＤ／Ａ変換回路３６と、メモリ３４に記憶されたデジタル値に基づいて電圧値を発生させ、制御端子Ｔ２に印加するＤ／Ａ変換回路３８とを備えることにより構成されている。
【００５４】
ここで、図３は、メモリ３２，３４及びＤ／Ａ変換回路３６，３８の詳細な構成を表す電気回路図である。
図３に示すように、メモリ３２（メモリ３４も全く同じ構成）は、夫々が１ビットのデータを記憶するメモリセル５６を４個備えてなる周知の４ビットＥＰＲＯＭとして構成されている。即ち、メモリセル５６は、ソースを接地し、ゲートをデータ書込端子Ｗに接続したセルトランジスタ５８と、ドレインをセルトランジスタ５８のドレインに接続し、ソースを電源Ｖｄｄに接続し、ゲートを接地したＰチャネルＭＯＳ型トランジスタからなる負荷トランジスタ６０と、セルトランジスタ５８のドレイン電位を、所定のしきい値にてコンパレートして出力するインバータ６２とにより構成されている。
【００５５】
そして、セルトランジスタ５８は、ゲート・基板間に周囲から絶縁されたフローティングゲートを有し、このフローティングゲートに電荷が蓄積されているか否かにより、メモリセル５６の出力が決まる。即ち、フローティングゲートに電荷が蓄積されていない場合、セルトランジスタ５８は導通状態となり、ドレイン電位がＬｏｗ レベルとなるため、インバータ６２を介することによりメモリセル５６の出力はＨｉｇｈレベルとなる。一方、フローティングゲートに電荷が蓄積されている場合、セルトランジスタ５８は非導通状態となり、ドレイン電位がＨｉｇｈレベルとなるためメモリセルの出力はＬｏｗ レベルとなる。
【００５６】
なお、メモリセル５６へのデータの書込、即ちフローティングゲートへの電荷の蓄積は、ゲート及びドレインに高電圧（１０〜２０Ｖ）を印加してドレイン電流を流すことにより行い、データの消去、即ちフローティングゲートに蓄積された電荷の放出は、セルトランジスタ５８に紫外線を照射することにより行う。
【００５７】
一方、Ｄ／Ａ変換回路３６（Ｄ／Ａ変換回路３８も全く同じ構成）は、抵抗値Ｒの抵抗を３個，及び抵抗値２Ｒの抵抗を５個用いてなるはしご形抵抗回路６４を中心に構成された周知のＲ−２Ｒ型Ｄ／Ａ変換回路であり、４ビットのデジタル値を入力する入力端子の夫々には、デジタル入力バッファとしてのインバータ６６が設けられ、抵抗回路６４にて生成された電圧信号を外部に出力する出力端子には、アナログ出力バッファとして構成された演算増幅器６８が設けられている。
【００５８】
そして、このＤ／Ａ変換回路３６，３８は、メモリ３２，３４に記憶されたデジタル値に応じて１６段階の電圧値を設定する。
以上説明したように、本実施例の温度補償型リング発振器４は、第１実施例の温度補償型リング発振器４に、メモリ３２，３４と、Ｄ／Ａ変換回路３６，３８を付加したものであるため、第１実施例と同様の効果が得られるだけでなく、本実施例によれば、設定電圧Ｖｒｅｆ，Ｖｑを変更することにより、補償電圧Ｖｃの温度特性を容易に微調整できるため、装置の信頼性を向上させることができる。
【００５９】
即ち、例えば、当該温度補償型リング発振器４をＣＭＯＳ集積回路として構成した場合、製造上のばらつきにより、反転回路１２や分圧回路２４を構成するＭＯＳトランジスタ１４，１６，２６，２８等の特性がばらつき、反転回路１２の遅延時間の温度特性や、補償電圧Ｖｃの温度特性が、設計時とはずれてしまうことがあるが、設定電圧Ｖｒｅｆ，Ｖｑの設定を変更することにより、補償電圧Ｖｃの温度特性を、ずれてしまった特性に合わせて微調整できるため、発振周波数の温度に対する安定性を悪化させることがなく、信頼性を向上させることができるのである。
【００６０】
また、本実施例によれば、設定電圧Ｖｒｅｆ，Ｖｑを設定するための設定器具を外付けする必要がないので、当該温度補償型リング発振器４を用いて構成される装置をより小型化できる。
なお、本実施例においては、設定電圧Ｖｒｅｆ，Ｖｑを４ビットにて設定するようにされているが、必要に応じてビット数を増減させてもよい。
【００６１】
また、メモリ３２，３４として、ＥＰＲＯＭを用いているが、記憶された内容が保持されるものであればどのようなものでもよく、例えば、ＥＥＰＲＯＭ，フラッシュメモリ，バッテリバックアップされたＲＡＭ，ヒューズ等でもよい。
更に、Ｄ／Ａ変換回路３６，３８としてＲ−２Ｒ型を用いているが、△Σ型等を用いてもよい。
【００６２】
次に、第３実施例について説明する。
本実施例の温度補償型リング発振器６は、図４に示すように、第１及び第２実施例と同様に、リング発振器４０と、温度補償回路２０ａとにより構成されている。
なお、温度補償回路２０ａは、第１実施例の温度補償回路２０において、分圧回路２４に代えて、ＰＭＯＳトランジスタ２６のバルクを、ソースではなく、電源Ｖｄｄに接続してなる分圧回路２４ａを用いている以外は、第１実施例の温度補償回路２０と全く同様である。
【００６３】
これは、本実施例では、第１及び第２実施例とは異なり、後述するリング発振器４０が電源Ｖｄｄに接続され、電源電圧の変動の影響を受けるように構成されているため、分圧回路２４ａも電源電圧の変動の影響が反映されるように、ソースではなく、電源Ｖｄｄに接続されているのである。
【００６４】
一方、リング発振器４０は、リング状に連結された奇数個の反転回路４２と、温度補償回路２０ａからの補償電圧Ｖｃに基づき、反転回路４２の遅延時間を制御するため、補償電圧Ｖｃをレベル変換した電圧を補償電圧Ｖｃと共に各反転回路４２に供給するレベル変換回路４６とにより構成されている。
【００６５】
このうち反転回路４２は、ソース及びバルクを電源Ｖｄｄに接続したＰＭＯＳトランジスタ１４、及びソース及びバルクを接地したＮＭＯＳトランジスタ１６を、互いに接続されたゲートを入力端子とし、互いに接続されたドレインを出力端子としてなる周知のＣＭＯＳインバータと、一方のドレインを他方のソースに夫々接続し、その一端をＣＭＯＳインバータの出力に接続し、他端を当該反転回路４２の出力端子としたＮＭＯＳトランジスタ４８及びＰＭＯＳトランジスタ５０からなる周知のアナログスイッチ４４とにより構成されている。
【００６６】
なお、アナログスイッチ４４は、ＮＭＯＳトランジスタ４８のゲートが第１の制御ラインＬｎに接続され、ＰＭＯＳトランジスタ５０のゲートが第２の制御ラインＬｐに接続され、これら第１及び第２の制御ラインＬｎ，Ｌｐの電圧レベルに応じて、反転回路４２の出力の電流駆動能力を制御するようにされている。
【００６７】
また、レベル変換回路４６は、ソース及びバルクを電源Ｖｄｄに接続したＰＭＯＳトランジスタ５２と、ソース及びバルクを接地し、ドレインをＰＭＯＳトランジスタ５２のドレイン及びゲートに接続したＮＭＯＳトランジスタ５４と、により構成され、ＮＭＯＳトランジスタ５４のゲートに、温度補償回路２０ａの出力、及び第１の制御ラインＬｎが接続され、ＰＭＯＳトランジスタ５２のドレイン及びゲートに、第２の制御ラインＬｐが接続されている。
【００６８】
そして、レベル変換回路４６では、ＮＭＯＳトランジスタ５４が補償電圧Ｖｃに応じた導通状態となり、補償電圧Ｖｃが大きいほどＮＭＯＳトランジスタ５４のドレイン電位が下降し、逆に、補償電圧Ｖｃが小さいほどドレイン電位は上昇する。しかもその電位は、ＰＭＯＳトランジスタ５２のゲートと同電位にされているため、ＰＭＯＳトランジスタ５２に、ＮＭＯＳトランジスタ５４と同じ大きさのドレイン電流を流すような電位となり、通常、電源電圧の１／２に対して、補償電圧Ｖｃとは略対称的な電位となる。
その結果、補償電圧Ｖｃの上昇に応じて、アナログスイッチ４４を構成するＮＭＯＳトランジスタ４８のゲート電圧は大きくなり、またＰＭＯＳトランジスタ５０のゲート電圧は小さくなることにより、いずれのトランジスタ４８，５０もドレイン電流の駆動能力が向上し、即ちアナログスイッチ４４の電流駆動能力が向上する。
【００６９】
ところで、アナログスイッチ４４の電流駆動能力は、ＰＭＯＳトランジスタ１４及びＮＭＯＳトランジスタ１６からなるＣＭＯＳインバータの電流駆動能力より小さくなるように設定されており、反転回路４２の電流駆動能力は、アナログスイッチ４４の電流駆動能力のみにより決定される。
【００７０】
そして、アナログスイッチ４４は、これを構成するＭＯＳトランジスタ４８，５０の特性により、温度Ｔの上昇に応じて電流駆動能力が低下するが、この温度に対する電流駆動能力の特性は、第２の設定電圧Ｖｑを適宜設定し、補償電圧Ｖｃに対する電流駆動能力の特性を調整することにより相殺することができ、その結果、アナログスイッチ４４の電流駆動能力，延いては反転回路４２の遅延時間を、温度によらず略一定とすることができる。
【００７１】
以上説明したように、本実施例の温度補償型リング発振器６によれば、反転回路４２の電流駆動能力は、ＣＭＯＳインバータによらずアナログスイッチ４４により決定されるようにされており、しかも、アナログスイッチ４４の電流駆動能力が温度によらず一定となるように温度補償されているため、反転回路４２の遅延時間が一定となり、延いては、リング発振器４０の発振周波数を安定化することができる。
【００７２】
また本実施例によれば、反転回路４２を構成するＣＭＯＳインバータ、アナログスイッチ４４、及びレベル変換回路４６は、すべてＰＭＯＳトランジスタとＮＭＯＳトランジスタとを組み合わせて構成されているため、当該温度補償型リング発振器６を容易にＣＭＯＳ集積回路として実現することができる。
【００７３】
更に、本実施例によれば、補償電圧Ｖｃは、レベル変換回路４６及びアナログスイッチ４４の各ＮＭＯＳトランジスタ５４，４８のゲートに所定電圧を印加するものであり、第１及び第２実施例のように、反転回路４２に電源を供給するためのものではないため、演算増幅器２２を電流駆動能力の小さい素子を用いて構成することができ、温度補償回路２０ａをより小型化できる。
【００７４】
次に、第４実施例について説明する。
本実施例の温度補償型リング発振器８は、第１ないし第３実施例と同様に、リング発振器４０と温度補償回路３０ａとにより構成されている。
そして、図５に示すように、リング発振器４０は、第３実施例にて説明したものと全く同様であり、また、温度補償回路３０ａは、第２実施例の温度補償回路３０において、分圧回路２４に代えて、ＰＭＯＳトランジスタ２６のバルクを、ソースではなく、電源Ｖｄｄに接続してなる分圧回路２４ａを用いている以外は、第２実施例の温度補償回路３０と全く同様である。
【００７５】
従って、本実施例によれば、第３実施例と同様に、温度補償回路３０ａからの補償電圧Ｖｃにより、アナログスイッチ４４の電流駆動能力を制御して、各反転回路４２の遅延が温度によらず一定となるようにされているので、安定した発振周波数を得ることができる。
【００７６】
また、第２実施例と同様に、メモリ３２，３４及びＤ／Ａ変換回路３６，３８により設定電圧Ｖｒｅｆ，Ｖｑを設定し、補償電圧Ｖｃの温度特性を微調整できるようにされているので、当該温度補償型リング発振器８をＣＭＯＳ集積回路上に構成する場合であっても、発振周波数の温度に対する安定性を劣化させることがなく、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【図２】第２実施例の温度補償型リング発振器の全体構成を表す一部ブロック図を含む電気回路図である。
【図３】メモリとＤ／Ａ変換回路の詳細構成を表す電気回路図である。
【図４】第３実施例の温度補償型リング発振器の全体構成を表す電気回路図である。
【図５】第４実施例の温度補償型リング発振器の全体構成を表す一部ブロック図を含む電気回路図である。
【図６】補償電圧Ｖｃと、第１及び第２の設定電圧Ｖｒｅｆ，Ｖｑとの関係を表す説明図である。
【図７】ＭＯＳ型トランジスタの電流特性を表すグラフである。
【図８】反転回路において遅延が相殺される原理を表す説明図である。
【図９】従来のリング発振器の構成を表す電気回路図である。
【図１０】従来の温度補償型リング発振器の構成を表す説明図である。
【符号の説明】
２，４，６…温度補償型リング発振器 １０…リング発振器
１２，４２…反転回路 １４，２６，５０，５２…ＰＭＯＳトランジスタ
１６，２８，４８，５４…ＮＭＯＳトランジスタ
２０，２０ａ，３０，３０ａ…温度補償回路 ２２，６８…演算増幅器
２４，２４ａ…分圧回路 ３２，３４…メモリ ３６，３８…Ｄ／Ａ変換回路
４０…リング発振器 ４４…アナログスイッチ ４６…レベル変換回路
５６…メモリセル ５８…セルトランジスタ ６０…負荷トランジスタ
６２，６６…インバータ ６４…抵抗回路
Claims (6)
- 入力信号を反転して出力すると共に、温度に応じて反転動作の遅延時間が変動する反転回路を奇数個リング状に連結してなるリング発振器と、
該リング発振器を構成する各反転回路の遅延時間を制御することにより、該リング発振器の発振周波数を温度によらず一定となるように温度補償する温度補償手段と、
からなる温度補償型リング発振器において、
上記温度補償手段は、
非反転入力端子を、第１の設定電圧が印加される第１の制御端子に接続した演算増幅器と、
該演算増幅器の出力端子と反転入力端子との間に接続された第１の素子、及び上記演算増幅器の反転入力端子とグランドとの間に接続され、しかも、第２の制御端子に印加される第２の設定電圧に応じて温度特性を変更可能な第２の素子からなり、上記演算増幅器の出力端子から出力される補償電圧を分圧して該演算増幅器の反転入力端子に印加する分圧回路と、
を備え、上記補償電圧により、上記反転回路への印加電圧、或いは上記反転回路を構成する素子を制御するように構成されていると共に、上記補償電圧の温度特性に基づく上記反転回路の遅延時間の変動によって、上記反転回路の温度に応じた遅延時間の変動が相殺されるように、該補償電圧の温度特性を決定する上記第１及び第２の素子の温度特性の極性や前記第１及び第２設定電圧が選択，設定されていることを特徴とする温度補償型リング発振器。 - 上記第１の素子は、ソースを上記演算増幅器の出力端子に接続し、ドレイン及びゲートを該演算増幅器の反転入力端子に接続したＰチャネルＭＯＳ型トランジスタからなると共に、
上記第２の素子は、ソースを接地し、ドレインを上記演算増幅器の反転入力端子に接続し、ゲートを第２の制御端子に接続したＮチャネルＭＯＳ型トランジスタからなり、
上記第２の制御端子には、第２の設定電圧として、ＮチャネルＭＯＳ型トランジスタのしきい値近傍の所定電圧を印加することを特徴とする請求項１に記載の温度補償型リング発振器。 - 請求項２に記載の温度補償型リング発振器において、
上記反転回路は、ソース及びバルクを電源ラインに接続したＰチャネルＭＯＳ型トランジスタと、ソース及びバルクを接地したＮチャネルＭＯＳ型トランジスタとを、ゲート同士を互いに接続して入力とし、ドレイン同士を互いに接続して出力としてなるＣＭＯＳインバータからなり、
上記電源ラインを、上記演算増幅器の出力端子に接続して、上記補償電圧が上記反転回路に印加されるように構成し、
温度上昇による上記反転回路の遅延時間の増大を、温度上昇に応じて上記反転回路に印加される補償電圧が増大することによる遅延時間の減少により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする温度補償型リング発振器。 - 請求項３に記載の温度補償型リング発振器において、
上記分圧回路を構成する第１の素子としてのＰチャネルＭＯＳ型トランジスタは、バルクがソースに接続されていることを特徴とする温度補償型リング発振器。 - 請求項２に記載の温度補償型リング発振器において、
上記反転回路は、出力または入力に、一方のドレインを他方のソースに夫々接続したＰチャネルＭＯＳ型トランジスタ及びＮチャネルＭＯＳ型トランジスタからなるアナログスイッチを備えると共に、
上記リング発振器は、上記補償電圧発生手段からの補償電圧を上記アナログスイッチのＮチャネルＭＯＳ型トランジスタのゲートに印加すると共に、該補償電圧を、上記反転回路の出力の中心電圧に対して、該補償電圧とは対称的な電圧レベルに変換して上記アナログスイッチのＰチャネルＭＯＳ型トランジスタのゲートに印加するレベル変換回路を備え、上記補償電圧により上記アナログスイッチの導通状態が制御されるように構成し、
更に、上記温度補償手段では、温度上昇に応じて上記補償電圧が増大するように該補償電圧の温度特性を設定することにより、
温度上昇による上記アナログスイッチの電流駆動能力の低下を、温度上昇に応じて該アナログスイッチを構成する各トランジスタのゲート・ソース間電圧が増大することによる該アナログスイッチの電流駆動能力の向上により相殺して、上記反転回路の遅延時間を一定とすることを特徴とする温度補償型リング発振器。 - 請求項１ないし請求項５のいずれかに記載の温度補償型リング発振器において、
上記温度補償手段は、更に、上記第１及び第２の制御端子の夫々に、該各制御端子への印加電圧を設定するための設定手段を備え、
該設定手段は、
デジタル値を記憶する記憶手段と、
該記憶手段に記憶されるデジタル値に応じた電圧を生成して上記制御端子に印加するＤ／Ａ変換器と、
からなることを特徴とする温度補償型リング発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23726795A JP3579980B2 (ja) | 1995-09-14 | 1995-09-14 | 温度補償型リング発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23726795A JP3579980B2 (ja) | 1995-09-14 | 1995-09-14 | 温度補償型リング発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983309A JPH0983309A (ja) | 1997-03-28 |
| JP3579980B2 true JP3579980B2 (ja) | 2004-10-20 |
Family
ID=17012873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23726795A Expired - Fee Related JP3579980B2 (ja) | 1995-09-14 | 1995-09-14 | 温度補償型リング発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3579980B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11870393B2 (en) * | 2015-10-30 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device each having oscillator |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002031533A (ja) * | 2000-07-13 | 2002-01-31 | Microstone Corp | ジャイロセンサ |
| JP2002331832A (ja) * | 2001-05-08 | 2002-11-19 | Mutsuwa Kogyo Kk | 車両用サンバイザ |
| JP2007060588A (ja) * | 2005-08-26 | 2007-03-08 | Ricoh Co Ltd | Ｐｌｌ回路 |
| JP4969858B2 (ja) * | 2006-01-27 | 2012-07-04 | ローム株式会社 | レーザダイオード駆動回路、発光装置およびそれを搭載したディスク装置 |
| JP4887075B2 (ja) * | 2006-05-19 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP5862313B2 (ja) | 2012-01-11 | 2016-02-16 | 株式会社ソシオネクスト | 基準電圧生成回路，それを有する発振回路および発振回路の発振周波数の校正方法 |
| KR102074946B1 (ko) | 2013-10-30 | 2020-02-07 | 삼성전자 주식회사 | 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치 |
| US9595955B2 (en) * | 2014-08-08 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements and switches |
| KR102610822B1 (ko) * | 2016-11-30 | 2023-12-06 | 삼성전자주식회사 | 오실레이터를 제어하기 위한 회로 및 이를 포함하는 장치 |
| CN112349320A (zh) * | 2019-08-06 | 2021-02-09 | 长鑫存储技术有限公司 | 字线驱动电路及存储单元 |
| CN112272008B (zh) * | 2020-10-21 | 2023-10-13 | 高新兴物联科技股份有限公司 | 一种晶体温度参数校准曲线自动匹配的方法及装置 |
-
1995
- 1995-09-14 JP JP23726795A patent/JP3579980B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11870393B2 (en) * | 2015-10-30 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device each having oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983309A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560164B2 (en) | Semiconductor integrated circuit device with internal clock generating circuit | |
| US5936455A (en) | MOS integrated circuit with low power consumption | |
| US6225855B1 (en) | Reference voltage generation circuit using source followers | |
| US6803831B2 (en) | Current starved inverter ring oscillator having an in-phase signal transmitter with a sub-threshold current control unit | |
| US20080238530A1 (en) | Semiconductor Device Generating Voltage for Temperature Compensation | |
| JPH01200816A (ja) | リング発振器 | |
| JP3579980B2 (ja) | 温度補償型リング発振器 | |
| KR101038624B1 (ko) | 발진 회로 및 메모리 시스템 | |
| JPH06152334A (ja) | リングオシレータおよび定電圧発生回路 | |
| US4593203A (en) | Semiconductor integrated circuit which allows adjustment of circuit characteristics in accordance with storage data of nonvolatile memory element | |
| US6359494B2 (en) | Semiconductor integrated circuit device having an oscillation circuit using reference current source independent from influence of variation of power supply voltage and threshold voltage of transistor | |
| JP2011135349A (ja) | 発振装置 | |
| US6104234A (en) | Substrate voltage generation circuit | |
| JP3586059B2 (ja) | 半導体回路 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
| US6559709B2 (en) | Low-consumption charge pump for a nonvolatile memory | |
| JP2826073B2 (ja) | 改良されたブートストラップ回路 | |
| US5742558A (en) | Semiconductor memory device for plurality of ranges of power supply voltage | |
| JP2004048690A (ja) | リング発振器 | |
| US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
| JP2002015599A (ja) | 半導体記憶装置 | |
| US6847253B2 (en) | Half voltage generator having low power consumption | |
| JP3152228B2 (ja) | 水晶発振子の温度補償装置および水晶発振器 | |
| JP3152229B2 (ja) | 可変容量装置および水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |